JP3418530B2 - データ転送システム - Google Patents
データ転送システムInfo
- Publication number
- JP3418530B2 JP3418530B2 JP24540997A JP24540997A JP3418530B2 JP 3418530 B2 JP3418530 B2 JP 3418530B2 JP 24540997 A JP24540997 A JP 24540997A JP 24540997 A JP24540997 A JP 24540997A JP 3418530 B2 JP3418530 B2 JP 3418530B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- strobe signal
- strobe
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Information Transfer Systems (AREA)
Description
装置に転送データと共にストローブ信号を送信するデー
タ転送システムに関する。
トずつデータを転送するためには、ホスト装置とプリン
タなどの周辺装置との間にインタフェース回路としてセ
ントロニクス準拠パラレルインターフェース(以後セン
トロインターフェースと記す)と呼ばれるパラレルイン
ターフェースを使用したデータ転送システムがある。こ
のインターフェースではホスト装置から周辺装置に出力
される1バイトのデータ、データの出力同期をとるデー
タストローブ信号(以後ストローブ信号と記す)、周辺
装置からホスト装置に出力される、周辺装置が処理中で
あることを示すビジー信号(以後ビジー信号と記す)等
が設けてある。
信手順は転送データをデータバスに出力し、ビジー信号
がオフになるとストローブ信号を出力する。周辺装置は
ストローブ信号の立ち上がりに同期してデータバス上の
転送データを受信するものである。
1バイト転送する毎に、ホスト装置が備える入出力制御
部等に対してデータ出力、ビジー信号のチェック、スト
ローブ信号への0出力、ストローブ信号への1出力と、
合計で4回のアクセスを必要とする。
変化だけでなく、転送データの変化をデータサンプルの
タイミングに利用するデータ変化同期型パラレルインタ
ーフェースである。例えば、特開平7−281999号
公報もその一つであり、この公報によれば、ホスト装置
において、周辺装置が処理中であるか否かをビジー信号
により確認し、否であれば、1バイトのデータを転送す
ると共にストローブ信号を反転させる。
して制御信号を発生させ、転送データをラッチすると共
に、ラッチデータをメモリにDMA(ダイレクトメモリ
アクセス)伝送する。この場合、所定の数のデータの転
送が終了するまでホスト装置はビジー信号の確認を行わ
ないので、データ転送時間を短縮できることが記載して
ある。
テムでは、ホスト装置が1バイトのデータを転送する度
にストローブ信号を反転させるので、上述のような入出
力制御部等に対するアクセスのための時間を設ける必要
があり、その分データ転送速度が遅くなるという問題点
があった。
辺装置では、ホスト装置から供給されるデータに対して
必要とする演算処理の複雑性、転送データ量、実装して
いる受信バッファの大きさ等により、受信バッファの使
用効率が著しく変化する。これは、一括処理しなければ
ならないデータブロックの大きさ、すなわち、データの
粒度により、データの最適処理サイズが異なっているこ
とによる。これらは転送効率向上を阻害する一因にもな
っている。
ト装置、周辺装置に含まれる入力あるいは出力用のトラ
ンシーバ回路の特性、両者を接続するケーブルの品質等
により、データ変化同期型パラレルインターフェースに
使用するデータ及びストローブ信号の過渡特性が変化す
るため、データ転送システム毎に転送データ信号及びス
トローブ信号の遷移時間が異なり、適用できるデータ転
送システムが制限されるという問題があった。
する同一データの区切りを示す反転するストローブ信号
の立ち上がり時間、立ち下がり時間は一般的に異なり、
データ変化同期型パラレルインターフェースでは、デー
タの変化点が一様でなく局所的にストローブ変化とデー
タ変化の間隔のもっとも短い個所で限界受信速度が出た
としても、それ以外の変化のときは速度が下がってしま
うという問題である。
れたものであり、転送効率を向上させたデータ転送シス
テムを提供することを目的とする。
データ転送システムにも適用することができるデータ転
送システムを提供することを目的としている。
めに、本発明に係るデータ転送システムでは、ホスト装
置が、転送データを転送する際に、転送データの内容が
前回の転送データの内容と同じか否かを確認し、同じ場
合にストローブ信号を反転させるストローブ信号反転手
段と、ビジー信号がオフであることを確認した後、所定
のブロック長分の転送データを連続的に転送するブロッ
ク転送手段とを備え、周辺装置が、受信した転送データ
の内容が変化したこと、又はストローブ信号が反転した
ことに基づいて内部ストローブ信号を発生させる内部ス
トローブ信号発生手段と、内部ストローブ信号に基づい
て転送データをラッチするラッチ手段と、ラッチ手段に
よりラッチしたデータを順次、保持するバッファ手段
と、バッファ手段の空き容量を算出する空き容量算出手
段と、閾値を設定する閾値設定手段と、空き容量算出手
段により算出された空き容量が閾値設定手段により設定
された閾値を超えているか否かを検出し、空き容量が閾
値を超えていないときはビジー信号をオンとし、空き容
量が閾値を超えているときはビジー信号をオフとするビ
ジー信号発生手段とを備えている。
ムでは、ホスト装置が、転送データの内容が前回の転送
データの内容と同じか否かを確認し、同じ場合にストロ
ーブ信号を反転させるストローブ信号反転手段を備え、
周辺装置が、データの変化を検出し、当該データの変化
が終了した後、第1の時間の経過後にデータ変化タイミ
ング信号を出力するデータ変化検出手段と、ストローブ
信号の変化を検出し、当該ストローブ信号の変化が終了
した後、第2の時間の経過後にストローブ変化タイミン
グ信号を出力するストローブ変化検出手段と、データ変
化タイミング信号と、ストローブ変化タイミング信号に
基づいて内部ストローブ信号を発生させる内部ストロー
ブ信号発生手段と、内部ストローブ発生手段からの内部
ストローブ信号に基づいて転送データをラッチするラッ
チ手段とを備えている。
て図面を参照しながら説明する。なお、各図面に共通な
要素には同一符号を付す。 第1の実施の形態 図1は、本発明の第1の実施形態に係るデータ転送シス
テムの構成を示すブロック図である。
と、周辺装置2と、ホスト装置1と周辺装置2を接続す
るバス3とを備えている。ホスト装置1は、例えばパー
ソナルコンピュータ、ワークステーション等の情報処理
装置からなり、周辺装置2は、例えばプリンタ装置等か
らなる。
図である。このホスト装置1は、中央処理装置11(以
後プロセッサ1と記す)と、ランダムアクセスメモリ1
2(以後RAM12と記す)と、入出力装置13(以後
I/Oポート13と記す)とを備えており、これらはバ
ス14、15で接続されている。I/Oポート13と周
辺装置2との間のバス3は、データライン、ストローブ
信号線、ビジー信号線、CPUバス、CPU書き込み信
号線、選択信号線等からなる。
転送データD0〜D7等が格納されている。プロセッサ
11はドライバソフトウェアを読み込んでこれを実行
し、例えばRAM12上の転送データD0〜D7を読み
出し、ストローブ信号、ビジー信号等の信号線を制御
し、読み出したデータを所定の手順で周辺装置に転送さ
せる。
ック図である。この周辺装置は、データの転送制御をす
るための内部ストローブ信号発生回路と、この内部スト
ローブ信号発生回路の制御により受信したデータに対し
て、例えば印刷処理等を行なうデータ処理部とを備えて
いる。
置1からの転送データ(D0〜D7)の変化を検出する
データ変化検出回路20と、ストローブ信号の変化を検
出するストローブ変化検出回路21と、データ変化検出
回路20の出力とストローブ変化検出回路21の出力に
基づいて内部ストローブ信号を出力するNOR回路22
と、この内部ストローブ信号に応じて転送データ(D0
〜D7)を保持するFIFO形式の受信バッファ30
と、受信バッファ30の空き容量を算出するカウンタ2
3と、算出された空き容量が設定された閾値を超えてい
るか否かを検出するコンパレータ24と、閾値を保持す
るレジスタ25とを備えている。このレジスタ25に保
持される閾値は、後述のように周辺装置2を制御するC
PUから設定することができるようになっている。
0、ストローブ変化検出回路21の出力を入力し、これ
らの出力の論理和を反転させ内部ストローブ信号として
受信バッファ30とカウンタ23とに出力する。受信バ
ッファ30は内部ストローブに基づいてデータ変化検出
回路20から入力した転送データD0〜D7をラッチす
る。
ウンカウンタであり、DATA入力端子、WR入力端
子、UP入力端子、DN入力端子、SEL入力端子、Q
出力端子、クロックCLK入力端子を有する。DATA
入力端子、WR入力端子には、周辺装置2を制御するC
PUに接続されたCPUデータバスとCPU書込み信号
線とが接続されている。SEL端子には、カウンタ選択
信号が供給されている。DN入力端子はNOR回路22
の出力端子と接続され、UP入力端子には受信データ処
理部に接続された受信バッファリード信号線が接続され
ている。受信バッファリード信号は受信バッファ30か
らデータを読み出したことをカウンタ23に知らせる。
Q出力端子はコンパレータ24の一方の入力端子Aに接
続されており、カウンタ23のカウンタ値が出力され
る。
エッジに同期して次のように動作する。DATA入力端
子を介してカウンタ23の初期値がセットされ、WR入
力端子に1が入力されると、初期値がカウンタ23にセ
ットされる。UP入力端子に0を入力すると、カウンタ
23の内容が1加算され、DN入力端子に0を入力する
と、カウンタ23の内容が1減算される。
入力端子、DATA出力端子の他、SEL端子を有す
る。DATA入力端子、WR入力端子には、アップダウ
ンカウンタ23と共通のCPUデータバスとCPU書き
込み信号線とが接続されている。DATA出力端子はコ
ンパレータ24の一方の入力端子Bに接続されており、
CPUにより設定された任意の値が出力される。SEL
端子にはレジスタ選択信号が入力される。カウンタ選択
信号とレジスタ選択信号は排他的にアクティブになり、
選択信号のいずれかがアクティブになったときには、C
PUデータバス上のデータとCPU書き込み信号がアッ
プダウンカウンタ23又はレジスタ25に供給される。
信号線が接続されている。コンパレータ24はアップダ
ウンカウンタ23のカウント値とレジスタ25のDAT
A出力値とを比較し、カウント値≦レジスタ値のときは
ビジー信号を1(オン)とし、カウンタ値>レジスタ値
のときビジー信号を0(オフ)としてホスト装置1に出
力する。ホスト装置1はコンパレータ24の出力が1の
ときビジー信号オンと認識し、コンパレータ24の出力
が0のときビジー信号オフと認識する。
システムの動作(データ転送処理)を示すフローチャー
トである。データ転送の割り込み処理が開始されると、
プロセッサ11はステップS1に進み、ビジー信号をI
/Oポート3から読み込む。ビジー信号が1(オン)で
あれば、プロセッサ11は割り込み処理を一旦終了し、
必要に応じて再度ステップS1からの処理を実行する。
ビジー信号が0(オフ)であればプロセッサ11はステ
ップS2に進む。
するCPUは、上述のレジスタ25に保持されている閾
値の変更要求があるか否かを確認し、要求がなければス
テップS4に進み、要求があれば続くステップS3に進
み、新たな閾値をレジスタ25に設定してステップS4
に進む。
辺装置2のCPUは、まず、レジスタ25のSEL端子
に供給するレジスタ選択信号をアクティブとし、次いで
周辺機器に接続されたCPUデータバス上に変更値を出
力し、CPU書き込み信号を出力する。これによりレジ
スタ25の内容が変更値に更新される。レジスタ25の
値が更新されると、ステップS4に進む。
ク転送を行なう際のブロック長以上であることが好まし
いが、データの転送中に順次、データの処理が行なわ
れ、バッファ30の空き容量が維持される場合には、ブ
ロック長以下としてもよい。周辺装置2のCPUは、転
送するデータの態様に応じて適切な閾値を設定する。
装置2に出力されている8ビットデータポートの値(D
0〜D7)をOLDレジスタに転送し、周辺装置2に出
力されているストローブポートの値をSTBレジスタに
転送する。さらに、プロセッサ11は、転送データのブ
ロック長をCOUNTレジスタに転送し、続くステップ
S5に進む。
に転送するデータD0〜D7をRAM12から読み出
し、NEWレジスタに転送し、続くステップS6でOL
Dレジスタの内容とNEWレジスタの内容とを比較し、
同じならばステップS7に進み、異なっていればステッ
プS9に進む。
Bレジスタの内容を反転させ、続くステップS8でST
Bレジスタの内容をストローブ信号としてストローブポ
ートに出力してステップS11に進む。
岐した場合では、プロセッサ11はステップS9におい
てNEWレジスタの内容を転送データとして8ビットデ
ータポートに出力し、続くステップS10でNEWレジ
スタの内容をOLDレジスタに転送してステップS11
に進む。
OUNTレジスタの内容を1減じてステップS12に進
み、COUNTレジスタの内容が0か否かを判定する。
COUNTレジスタが0ならばブロック長分の転送デー
タの出力が終了したことになるため割り込み処理を終了
し、否であればステップS5に戻る。
周辺装置2の電源がオンにされると、周辺装置2全体の
動作を制御するCPUはカウンタ23に初期値をセット
する。初期値は設定し得る最長のブロック長(例えば1
024)あるいは少なくともレジスタ23に設定された
閾値より大きい値とする。また、CPUはレジスタ25
に適当な閾値を設定する。
タ値とレジスタ25に設定された閾値とを比較し、カウ
ンタ値≦閾値のときホスト装置にビジー信号オンを出力
し、カウンタ値>閾値のときホスト装置1にビジー信号
オフを出力する。このため、上述のような閾値が設定さ
れると、カウンタ25のカウント値がレジスタ23の設
定値より大きくなってコンパレータ24の出力Yが0と
なり、ビジー信号オフがホスト装置1に出力される。
図4に示すデータ転送処理を実行するようになってお
り、ビジー信号がオフであれば周辺装置2に対するデー
タ転送を開始し、上述の図4に示すようにブロック長分
の転送データD0〜D7を連続して送信する。
ら出力された転送データD0〜D7が図3中のデータ変
化検出回路20に入力され、ストローブ信号がストロー
ブ変化検出回路21に入力されると、データ変化検出回
路20はホスト装置からのデータの変化を検出し、スト
ローブ検出回路21はホスト装置からのストローブ信号
の変化を検出する。NOR回路22はこれらの変化検出
回路20、21の出力の論理和を反転させて内部ストロ
ーブ信号を形成し、バッファ30、カウンタ23に供給
する。
基づいてデータ変化検出回路20から供給される転送デ
ータD0〜D7を順次ラッチする。カウンタ23のカウ
ンタ値は、転送データをバッファ30にラッチする毎に
1ずつ減少する。
信バッファリード信号を受信バッファ30及びカウンタ
23に出力することにより受信バッファ30に保持され
ている転送データを先頭から1バイトずつ読み出して、
例えば印刷イメージの形成等の処理等を行なう。このと
き、カウンタ23のカウント値は、受信バッファリード
信号毎に1ずつ増加する。
するカウント値と設定された閾値を比較し、ブロック転
送が可能であるか否かを判断し、判断結果に基づいてビ
ジー信号を発生している。
されるデータの量や複雑さの度合い、あるいは受信バッ
ファの容量やデータの粒度を検出し、これに合わせてレ
ジスタ25に適当な閾値を設定する。
データや、前記のデータの粒度が大きいデータを処理す
る場合、あるいは、実装している受信バッファが大きい
ときには閾値を大きく設定し、ループ内で処理するデー
タ数を大きく設定することにより転送効率を向上させる
ことができる。
が小さいデータを処理する場合、あるいは、実装してい
る受信バッファが小さいときには閾値を小さく設定する
ことによりバッファの使用効率を向上させることができ
る。
ータの量や複雑さの度合い、あるいは受信バッファの容
量やデータの粒度に応じて閾値を設定することにより、
データの転送効率を向上させ、あるいはバッファの使用
効率を向上させることができる。
のように周辺装置2にデータ変化検出回路20とストロ
ーブ変化検出回路21を設け、転送データの変化又はス
トローブ信号の反転に基づいて内部ストローブ信号を発
生させるようにしたことにより、ホスト装置1側から出
力されるストローブ信号の反転回数を減少させることが
できる。これにより、ホスト装置1がストローブ信号を
反転させるためにI/Oポート13にアクセスする回
数、あるいは周辺機器2がストローブ信号を検出するた
めに周辺機器2の入出力制御部等にアクセスする回数を
減少させることができる。従って、これらのI/Oポー
ト13、入出力制御部等に対するアクセス時間を減少さ
せてデータ転送速度を向上させることができる。
D7の内容をチェックして同じ場合にストローブ信号を
反転させるようにしたが、データ変化の頻度の高い下位
2ビットをチェックして同じ場合にストローブ信号を反
転させるようにしても同様の効果が期待できる。
は、上述の第1の実施形態と同様に、ホスト装置1、周
辺装置2と、これらを接続するバス3からなる。
に、データの変化を検出するデータ変化検出回路20
と、ストローブ信号の変化を検出するストローブ変化検
出回路61と、これらの検出出力に基づいて動作制御を
行なうシーケンス回路66、67、68と、タイミング
を検出するためのカウンタ70、71、72とを備えて
いる。
実施形態と同様に構成されている。このデータ変化検出
回路20の出力(データ変化検出信号)は、NOT回路
60により反転されてシーケンス回路66に供給されて
いる。
すように、クロックに応じてストローブ信号をラッチす
る第1のストローブ信号バッファ62、第2のストロー
ブ信号バッファ、2入力AND回路64、65を備えて
いる。第1及び第2のストローブ信号バッファには共に
クロック信号、リセット信号が供給されている。
ストローブ信号バッファ62のD入力に供給され、第1
のストローブ信号バッファ62の非反転出力Qは第2の
ストローブ信号バッファ63、2入力AND回路65に
供給され、反転出力QNは2入力AND回路64に供給
されている。第2のストローブ信号バッファ63の非反
転出力Qは2入力AND回路64に供給され、反転出力
QNは2入力AND回路65に供給されている。
立ち下がりエッジ検出信号)はシーケンス回路67に供
給され、2入力AND回路65の出力(ストローブ立ち
上がりエッジ検出信号)はシーケンス回路68に供給さ
れている。
クロック信号が供給されている。これらのシーケンス回
路66、67、68はそれぞれカウントイネーブル信
号、カウンタリセット信号を出力し、これらの信号をそ
れぞれカウンタ70、71、72のCE、RSTに供給
している。また、これらのシーケンス回路66、67、
68には、それぞれカウンタ70、71、72のキャリ
ー出力(CARRY)が供給されている。
からのタイミング信号Tは、3入力OR回路69に供給
されている。3入力OR回路69は、これらのタイミン
グ信号の論理和を求め、内部ストローブ信号としてデー
タ処理部に供給する。
置2全体の制御を行なうCPUからのCPUデータバ
ス、CPU書き込み信号、クロック信号が供給されてい
る。また、カウンタ70、71、72にはそれぞれカウ
ンタ選択信号が供給されており、これらのカウンタ選択
信号によって選択されたものに、CPU書き込み信号に
応じてCPUデータバスを介して供給されたデータ(カ
ウント値)が書き込まれる。
システムの動作を説明する。図6は、ホスト装置1が一
定間隔でデータ、ストローブ信号を出力したときの、ホ
スト装置の出力信号と、周辺装置2の受信波形を示した
ものである。
転送データB0からB11の間には、以下の関係があ
る。 B0≠B1、B1=B2、B2≠B3、B3=B4、B
4≠B5、B5=B6=B7=B8、B8≠B9、B9
≠B10、B10≠B11 まず、図6(2)に示すように時刻t1においてホスト
装置がデータをB0からB1に変化させると周辺装置2
のデータ変化検出回路20は同図(4)に示すデータの
遷移が治まった時刻tl’において受信データが変化し
たことを検出して、同図(7)に示すようにデータ変化
検出信号を発生させる。
図6(1)に示すようにストローブ信号を1から0に反
転させ、同一データの継続を周辺装置に知らせる。周辺
装置2が受信するストローブ信号は、送信回路、ケーブ
ル、受信回路の特性により、同図(3)に示すように過
渡的に変化する。周辺装置2のストローブ変化検出回路
61はストローブ信号が1から0に変化したことを、受
信したストローブ信号のレベルがVILになったとき、
すなわち時刻t2’に検出し、同図(6)に示すように
ストローブ立ち下がり検出信号を発生させる。
t1と同様にデータをB2からB3に変化させる。これ
に応じて、周辺装置2は図6(7)に示すように、時刻
t3’においてデータ変化検出信号を発生させる。
ように、時刻t4にストローブ信号を0から1に反転さ
せ、同一データの遷移を周辺装置2に知らせる。周辺装
置2のストローブ変化検出回路61はストローブ信号が
0から1に変化したことを、同図(3)に示すように受
信ストローブ信号が電圧レベルVIHにまで上がったと
き、すなわち時刻t4’に検出し、同図(6)に示すよ
うに、ストローブ立ち上がり検出信号を発生させる。
10における転送データの出力時には図6(2)に示す
ようにデータが変化しているため、同図(1)に示すよ
うにストローブ信号を反転させず、時刻t6、t7、t
8における転送データの出力時にはストローブ信号を反
転させる。これに応じて、周辺装置2のデータ変化検出
回路20は、同図(7)に示すように、時刻t5’、t
9’、tl0’においてデータの変化を検出してデータ
変化検出信号を出力し、周辺装置2のストローブ変化検
出回路61は、時刻t6’、t7’、t8’に受信スト
ローブ信号の反転を検出し、同図(5)又は同図(6)
に示すように、ストローブ立ち下がり検出信号又はスト
ローブ立ち上がり検出信号を発生させる。
(2)、同図(3)に示すように、データ変化の遅延、
ストローブ信号の波形の鈍り等が発生する。このため、
データ変化検出回路20、ストローブ変化検出回路61
をそのまま用いて内部ストローブ信号を発生すると、同
図(9)に示すように、間隔が一定とならない。特に、
図6(9)の時刻t4’とt5’間に示すように、受信
ストローブ信号が0から1に変化した後に受信データの
変化が発生する場合、内部ストローブ信号に基づくデー
タ受信速度は一時的にホスト装置1のデータ送出速度を
超えてしまう。
す状態遷移図である。同図中、円で囲んだ部分は状態を
表し、状態間を結ぶ矢印付きの円弧は状態遷移を表し、
円弧上の枠内の上段は状態の遷移条件、下段は出力信号
の状態を示している。なお、キャリー信号は整定状態を
除いて無視される。
ンス回路66はデータの変化待ちの状態であるアイドル
状態に移行する。
検出信号が0である場合にはアイドル状態を継続する。
このとき3入力OR回路に出力するデータ変化タイミン
グ信号Tは0(非アクティブ)であり、カウンタ70は
リセットされる。
検出信号が1になった場合には過渡状態に移行する。こ
のときデータ変化タイミング信号Tは0(非アクティ
ブ)であり、カウンタ70はリセットされる。
信号が1である場合には過渡状態を継続する。このとき
データ変化タイミング信号Tは0(非アクティブ)であ
り、カウンタ70はリセットされる。
信号が0となった場合には整定状態に移行する。このと
きデータ変化タイミング信号Tは0(非アクティブ)で
あり、カウンタ71はリセットされる。
信号が0であってキャリー信号も0の場合には整定状態
を継続する。このときデータ変化タイミング信号Tは0
(非アクティブ)であり、カウンタ70はカウント状態
である。(リセット信号が0、カウントイネーブル信号
が1)(円弧85) 整定状態でデータ変化検出信号が
1となった場合には過渡状態に戻る。このときキャリー
信号は無視される。また、データ変化タイミング信号T
は0(非アクティブ)であり、カウンタ70はリセット
される。
信号が0となり、かつ、キャリー信号が1になった場
合、すなわち、整定状態になった後、定められた時間
(ΔT1)が経過した場合にはアイドル状態に移行す
る。このときデータ変化検出タイミング信号Tは1(ア
クティブ状態)とされて後段の3入力OR回路69に出
力され、内部ストローブ信号が発生される。
に、例えば時刻t1、t3、t5、・・・におけるデー
タの変化が終了した時刻t1’、t3’、t5’、・・
・から所定時間(ΔT1)後に内部ストローブ信号が出
力される。
回路66がデータ変化検出信号の変化の終了から所定時
間後(ΔT1)後にデータ変化検出タイミング信号Tを
1とするのに対し、ストローブ立ち下がりエッジ信号の
反転の終了から所定時間(ΔT2)後にデータ変化検出
タイミング信号Tを1とする以外は同様である。
に、例えば時刻t2、t6、t8におけるデータの変化
が終了した時刻t2’、t6’、t8’から所定時間
(ΔT2)後に内部ストローブ信号が出力される。
ケンス回路66がデータ変化検出信号の変化の終了から
所定時間後(ΔT1)後にデータ変化検出タイミング信
号Tを1とするのに対し、ストローブ立ち上がりエッジ
信号の反転の終了から所定時間(ΔT3)後にデータ変
化検出タイミング信号Tを1とする以外は同様である。
に、例えば時刻t4、t7におけるデータの変化が終了
した時刻t4’、t7’から所定時間(ΔT3)後に内
部ストローブ信号が出力される。
タ70、カウンタ71、カウンタ72のカウント値の設
定は、周辺装置2の初期化時(例えば電源投入、リセッ
ト時等)に周辺装置2全体の制御を行なうCPUが行な
う。これらの値はデータの変化、ストローブ信号の立ち
下がり又は立ち上がりの変化からの整定時間である。
により、シーケンス回路66は、データ変化検出信号が
1(アクティブ状態)になり、整定状態に入ってからカ
ウンタ70がΔT1カウントした後、データ変化タイミ
ング信号を3入力OR回路69に出力する。また、シー
ケンス回路67は、ストローブ立ち下がり検出信号が1
(アクティブ状態)になった後、整定状態に入ってから
カウンタ71がΔT2カウントした後、ストローブ立ち
下がりタイミング信号を3入力OR回路69に出力す
る。さらに、シーケンス回路68は、ストローブ立ち上
がり検出信号が1(アクティブ状態)になった後、整定
状態に入ってからカウンタ72がΔT3カウントした
後、ストローブ立ち下がりタイミング信号を3入力OR
回路69に出力する。
応するカウント値)を適切に設定することにより、3入
力OR回路69の出力、すなわち内部ストローブ信号を
一定間隔で発生させることができ、局所的にホスト転送
速度より速い伝送速度となってしまうことを防止するこ
とができる。
は、転送データの変化、ストローブの立ち下がり又は立
ち上がり変化が終了した後の整定時間を独立して設定で
きるようにしたため、ホスト装置、周辺装置の送受信回
路の特性、両者を接続するケーブルの品質等によりスト
ローブ信号の過渡特性が悪化した場合であっても内部ス
トローブ信号を一定間隔で発生させることができる。従
来、データの転送においては、タイミングの変動を見込
んでマージンを設けているため、データ転送速度が制限
されるが、データの取り込みタイミングを一定間隔とす
ることにより、この制限を改善して、データ転送の高速
化に寄与することができる。
るものではなく、ホスト装置及び周辺装置に含まれるト
ランシーバ回路の特性、ホスト装置と周辺装置を接続す
るケーブルの品質等によりデータ信号の過渡特性が異な
る広範なデータ転送システムにおいて、本発明の技術的
思想の範囲内で適宜変更を加えて適用することができ、
誤ったサンプルを防止することができる。
周辺装置の閾値設定手段により、周辺装置がバッファ手
段の空き領域を判定するための閾値を変更することがで
きる。従って、転送するデータの性質に応じて閾値を設
定すれば、データの転送効率の向上、あるいはバッファ
手段の使用効率の向上に寄与することができる。
ムでは、データ変化検出手段はデータの変化が終了した
後、第1の時間の経過後にデータ変化タイミング信号を
出力し、ストローブ変化検出手段はストローブ信号の変
化が終了した後、第2の時間の経過後にストローブ変化
タイミング信号を出力する。そして、内部ストローブ信
号発生手段は、データ変化タイミング信号とストローブ
変化タイミング信号に基づいて内部ストローブ信号を発
生させる。このため、第1の時間と第2の時間を適当に
設定することにより、転送データの取り込み(ラッチ)
タイミングを一定間隔にすることができる。このため、
データ転送速度の制限を改善して、データ転送の高速化
に寄与することができる。
システムの構成を示すブロック図である。
構成を示すブロック図である。
部構成を示すブロック図である。
る。
を構成する周辺装置の要部の構成を示すブロック図であ
る。
ある。
回路、21 ストローブ変化検出回路、30 バッファ
Claims (4)
- 【請求項1】 周辺装置によって処理されるデータをホ
スト装置がストローブ信号と共に周辺装置に転送するデ
ータ転送システムにおいて、 前記ホスト装置は、 転送データを転送する際に、転送データの内容が前回の
転送データの内容と同じか否かを確認し、同じ場合に前
記ストローブ信号を反転させるストローブ信号反転手段
と、 ビジー信号がオフであることを確認した後、所定のブロ
ック長分の転送データを連続的に転送するブロック転送
手段とを備え、 前記周辺装置は、 受信した転送データの内容が変化したこと、又は前記ス
トローブ信号が反転したことに基づいて内部ストローブ
信号を発生させる内部ストローブ信号発生手段と、 該内部ストローブ信号に基づいて転送データをラッチす
るラッチ手段と、 該ラッチ手段によりラッチしたデータを順次、保持する
バッファ手段と、 バッファ手段の空き容量を算出する空き容量算出手段
と、 閾値を設定する閾値設定手段と、 前記空き容量算出手段により算出された空き容量が前記
閾値設定手段により設定された閾値を超えているか否か
を検出し、空き容量が閾値を超えていないときは前記ビ
ジー信号をオンとし、空き容量が閾値を超えているとき
は前記ビジー信号をオフとするビジー信号発生手段とを
備えることを特徴とするデータ転送システム。 - 【請求項2】 前記閾値設定手段は、前記転送データに
応じて設定する閾値を変化させることを特徴とする請求
項1記載のデータ転送システム。 - 【請求項3】 周辺装置によって処理されるデータをホ
スト装置がストローブ信号と共に周辺装置に転送するデ
ータ転送システムにおいて、 前記ホスト装置は、 転送データの内容が前回の転送データの内容と同じか否
かを確認し、同じ場合に前記ストローブ信号を反転させ
るストローブ信号反転手段を備え、 前記周辺装置は、 データの変化を検出し、当該データの変化が終了した
後、第1の時間の経過後にデータ変化タイミング信号を
出力するデータ変化検出手段と、 ストローブ信号の変化を検出し、当該ストローブ信号の
変化が終了した後、第2の時間の経過後にストローブ変
化タイミング信号を出力するストローブ変化検出手段
と、 前記データ変化タイミング信号と前記ストローブ変化タ
イミング信号に基づいて内部ストローブ信号を発生させ
る内部ストローブ信号発生手段と、 該内部ストローブ発生手段からの内部ストローブ信号に
基づいて転送データをラッチするラッチ手段とを備える
ことを特徴とするデータ転送システム。 - 【請求項4】 前記周辺装置は、 少なくとも前記第1の時間又は前記第2の時間を設定す
るタイミング信号出力タイミング設定手段を備えること
を特徴とする請求項3記載のデータ転送システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24540997A JP3418530B2 (ja) | 1997-09-10 | 1997-09-10 | データ転送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24540997A JP3418530B2 (ja) | 1997-09-10 | 1997-09-10 | データ転送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1185461A JPH1185461A (ja) | 1999-03-30 |
JP3418530B2 true JP3418530B2 (ja) | 2003-06-23 |
Family
ID=17133232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24540997A Expired - Fee Related JP3418530B2 (ja) | 1997-09-10 | 1997-09-10 | データ転送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3418530B2 (ja) |
-
1997
- 1997-09-10 JP JP24540997A patent/JP3418530B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1185461A (ja) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5535341A (en) | Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation | |
US5581669A (en) | System and method for peripheral data transfer | |
US7752374B2 (en) | Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices | |
US5761450A (en) | Bus bridge circuit flushing buffer to a bus during one acquire/relinquish cycle by providing empty address indications | |
US6134625A (en) | Method and apparatus for providing arbitration between multiple data streams | |
WO1999041670A1 (en) | System for dynamically changing draining priority of a receive fifo | |
US5805929A (en) | Multiple independent I/O functions on a PCMCIA card share a single interrupt request signal using an AND gate for triggering a delayed RESET signal | |
US5461701A (en) | System and method for peripheral data transfer | |
US5812875A (en) | Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations | |
US5838995A (en) | System and method for high frequency operation of I/O bus | |
US5572684A (en) | IEEE 488 interface and message handling method | |
CN116028413A (zh) | 一种总线仲裁器、总线仲裁的方法、装置及介质 | |
US8356128B2 (en) | Method and system of reducing latencies associated with resource allocation by using multiple arbiters | |
US6584536B1 (en) | Bus transaction accelerator for multi-clock systems | |
EP1750203B1 (en) | Data bus mechanism for dynamic source synchronized sampling adjust | |
US6026455A (en) | Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system | |
JP3418530B2 (ja) | データ転送システム | |
US6973520B2 (en) | System and method for providing improved bus utilization via target directed completion | |
US5960180A (en) | Host adapter integrated circuit having autoaccess pause | |
JPH09321826A (ja) | データ転送システム | |
JPH07295947A (ja) | データ転送管理装置及び方法 | |
JP2004348460A (ja) | 半導体集積回路およびそれを用いたusbコントローラ | |
EP1242897B1 (en) | Method and apparatus for differential strobing in a communications bus | |
JP2002049580A (ja) | バス管理装置、バス使用要求送信装置、バス管理方法、及びバス使用要求送信方法 | |
US20240320165A1 (en) | Advanced initialization bus (aib) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |