JPH09321826A - データ転送システム - Google Patents

Abstract

(57)【要約】 【課題】 入出力のアクセス時間を減少させてデータ転
送速度を向上させたデータ転送システムを提供する。 【解決手段】 ホスト装置は転送データの内容が前回の
転送データの内容と同じか否かを確認し（Ｓ５）、同じ
場合には、ストローブ信号反転手段によりストローブ信
号を反転させて（Ｓ６）転送データを転送する。周辺装
置は内部ストローブ信号発生手段により、受信した転送
データの内容が変化したこと、又はストローブ信号が反
転したことに基づいて内部ストローブ信号を発生させ、
この内部ストローブ信号により転送データをラッチす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はホスト装置から周辺
装置に転送データと共にストローブ信号を送信するデー
タ転送システムに関する。

【０００２】

【従来の技術】従来、ホスト装置から周辺装置に１バイ
トずつデータを転送するためには、ホスト装置とプリン
タなどの周辺装置との間にインタフェース回路としてセ
ントロニクス準拠パラレルインターフェース（以後セン
トロインターフェースと記す）と呼ばれるパラレルイン
ターフェースを使用したデータ転送システムがある。こ
のインターフェースではホスト装置から周辺装置に出力
される１バイトのデータ、データの出力同期をとるデー
タストローブ信号（以後ストローブ信号と記す）、周辺
装置からホスト装置に出力される、周辺装置が処理中で
あることを示すビジー信号（以後ビジー信号と記す）等
が設けてある。

【０００３】このインターフェースのホスト装置側の通
信手順は転送データをデータバスに出力し、ビジー信号
がオフになるとストローブ信号を出力する。周辺装置は
ストローブ信号の立ち上がりに同期してデータバス上の
転送データを受信するものである。

【０００４】このインターフェースでは、ホスト装置が
１バイト転送する毎に、ホスト装置が備える入出力制御
部等に対してデータ出力、ビジー信号のチェック、スト
ローブ信号への０出力、ストローブ信号への１出力と、
合計で４回のアクセスを必要とする。

【０００５】そこで考案されたのは、ストローブ信号の
変化だけでなく、転送データの変化をデータサンプルの
タイミングに利用するデータ変化同期型パラレルインタ
ーフェースである。例えば、特開平７−２８１９９９号
公報もその一つであり、この公報によれば、ホスト装置
において、周辺装置が処理中であるか否かをビジー信号
により確認し、否であれば、１バイトのデータを転送す
ると共にストローブ信号を反転させる。

【０００６】周辺装置はストローブ信号のエッジを検出
して制御信号を発生させ、転送データをラッチすると共
に、ラッチデータをメモリにＤＭＡ（ダイレクトメモリ
アクセス）伝送する。この場合、所定の数のデータの転
送が終了するまでホスト装置はビジー信号の確認を行わ
ないので、データ転送時間を短縮できることが記載して
ある。

【０００７】

【発明が解決しようとする課題】従来のデータ転送シス
テムでは、ホスト装置が１バイトのデータを転送する度
にストローブ信号を反転させるので、上述のような入出
力制御部等に対するアクセスのための時間を設ける必要
があり、その分データ転送速度が遅くなるという問題点
があった。

【０００８】また、データ転送システムを構成するホス
ト装置、周辺装置に含まれる入力あるいは出力用のトラ
ンシーバ回路の特性、両者を接続するケーブルの品質等
により、データ変化同期型パラレルインターフェースに
使用するデータ及びストローブ信号の過渡特性が変化す
るため、データ転送システム毎に転送データ信号及びス
トローブ信号の遷移時間が異なり、適用できるデータ転
送システムが制限されるという問題があった。

【０００９】本発明は転送データの内容が変化したこと
を周辺装置側で捕らえて内部ストローブ信号を発生さ
せ、ホスト装置側から出力されるストローブ信号の反転
回数を減少させることにより入出力のアクセス時間を減
少させてデータ転送速度を向上させたデータ転送システ
ムとを提供することを目的としている。

【００１０】また、本発明はホスト装置、周辺装置の特
性、及びこれらの間のケーブルの品質等によりデータ信
号の過渡特性が異なる広範なデータ転送システムにおい
て誤ったサンプルを防止することができるデータ転送シ
ステムを提供することを目的としている。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明のデータ転送システムにおいては、ホスト装
置は、転送データの内容が前回の転送データの内容と同
じか否かを確認し、同じ場合にストローブ信号を反転さ
せるストローブ信号反転手段を備え、周辺装置は、受信
した転送データの内容が変化したこと、又はストローブ
信号が反転したことに基づいて内部ストローブ信号を発
生させる内部ストローブ信号発生手段と、この内部スト
ローブ信号に基づいて転送データをラッチするラッチ手
段とを備えている。

【００１２】

【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。尚、各図面に共通な要素には
同一符号を付す。 第１の実施の形態 図２は第１の実施の形態によるホスト装置の構成を示す
ブロック図である。中央処理装置１（以後プロセッサ１
と記す）にはランダムアクセスメモリ２（以後ＲＡＭ２
と記す）と入出力装置３（以後Ｉ／Ｏポート３と記す）
とがバス４、５で接続されている。Ｉ／Ｏポート３と周
辺装置との間はデータライン、ストローブ信号線、ビジ
ー信号線等で接続されている。

【００１３】ＲＡＭ２にはドライバソフトウェア及び転
送データＤ０〜Ｄ７が格納されている。プロセッサ１は
ドライバソフトウェアの命令を読み込んで解読しデータ
転送を実行する。ドライバソフトウェアの命令は転送デ
ータＤ０〜Ｄ７をプロセッサ１に読み込ませ、ストロー
ブ信号、ビジー信号等の信号線を制御することによって
周辺装置に転送させる。

【００１４】図１は第１の実施の形態によるホスト装置
のフローチャートである。ステップＳ１でプロセッサ１
は周辺装置が処理中か否かを示すビジー信号をＩ／Ｏポ
ート３から読み込む。ビジー信号はオンであれば処理中
であることを示す。ステップＳ２でプロセッサ１はビジ
ー信号がオンであればステップＳ１に分岐し、否であれ
ばステップＳ３に分岐する。ステップＳ３でプロセッサ
１は１バイトの転送データＤ０〜Ｄ７をＩ／Ｏポート３
に出力する。ステップＳ４でプロセッサ１は転送データ
Ｄ０〜Ｄ７が出力されたことを周辺装置に知らせるスト
ローブ信号を反転させてＩ／Ｏポート３に出力する。

【００１５】ステップＳ５でプロセッサ１は転送データ
Ｄ０〜Ｄ７が前回の転送データＤ０〜Ｄ７と同じ内容か
否かをチェックし、同じならばステップＳ６に分岐し、
否ならばステップＳ７に分岐する。ステップＳ６でプロ
セッサ１はストローブ信号を反転させてＩ／Ｏポート３
に出力する。ステップＳ７でプロセッサ１は１バイトの
転送データＤ０〜Ｄ７をＩ／Ｏポート３に出力する。ス
テップＳ８でプロセッサ１は１ブロック分のデータが転
送できたか否かをチェックし、転送できたならばステッ
プＳ９に分岐し、否ならばステップＳ５に分岐する。ス
テップＳ９でプロセッサ１は全データが転送できたか否
かをチェックし、転送できたならば処理を終了し、否な
らばステップＳ１に分岐する。

【００１６】ステップＳ５とステップＳ６とがストロー
ブ信号反転手段に相当する。

【００１７】図３は第１の実施の形態による周辺装置の
要部構成を示すブロック図である。内部ストローブ信号
発生回路はデータ変化検出回路１０と、ストローブ変化
検出回路１１と、データ変化検出回路１０の出力とスト
ローブ変化検出回路１１の出力とを入力して内部ストロ
ーブ信号を出力する論理回路としての２入力ＡＮＤ回路
１２とからなる。

【００１８】データ変化検出回路１０はホスト装置から
転送されてくる転送データＤ０〜Ｄ７の内容をビット毎
に保持する第１のデータバッファ１３としてのフリップ
フロップ回路（以後Ｆ／Ｆと記す）と、１クロック遅延
して第１のデータバッファ１３の内容を保持する第２の
データバッファ１４としてのＦ／Ｆと、第１のデータバ
ッファ１３の内容と第２のデータバッファ１４の内容と
を入力してその入力値が共に１又は０のとき１を出力す
るＥＸＮＯＲ回路１５と、ＥＸＮＯＲ回路１５の出力を
入力して論理積をとる多入力ＡＮＤ回路１６とを有し、
転送データＤ０〜Ｄ７の内容が変化したことを検出して
データ変化信号を出力する。

【００１９】ストローブ変化検出回路１１はホスト装置
から出力されるストローブ信号を保持する第１のストロ
ーブ信号バッファ１７としてのＦ／Ｆと、第１のストロ
ーブ信号バッファ１７の内容を遅延させて保持する第２
のストローブ信号バッファ１８としてのＦ／Ｆと、第１
のストローブ信号バッファ１７の内容と第２のストロー
ブ信号バッファ１８の内容とを入力してその入力値が共
に１又は０のとき１を出力するＥＸＮＯＲ回路１９とを
有し、ストローブ信号が反転したことを検出してストロ
ーブ変化信号を出力する。

【００２０】２入力ＡＮＤ回路１２は多入力ＡＮＤ回路
１６の出力とＥＸＮＯＲ回路１９の出力とを入力して論
理積をとり、内部ストローブ信号を出力する。即ち、ホ
スト装置は、転送データＤ０〜Ｄ７の内容が変化する場
合にはストローブ信号を反転させず、転送データＤ０〜
Ｄ７の内容が変化しない場合にストローブ信号を反転さ
せるので、内部ストローブ信号発生回路はストローブ信
号が反転しない場合にはデータ変化検出回路１０で転送
データＤ０〜Ｄ７の内容の変化を検出し、ストローブ信
号が反転する場合にはストローブ変化検出回路１１でス
トローブ信号の反転を検出して内部ストローブ信号を出
力する。

【００２１】図４は第１の実施の形態による周辺装置の
タイムチャートであり、図３を参照しながら説明する。
（１）〜（２５）はそれぞれリセット信号、クロック信
号、転送データＤ０〜Ｄ７、ストローブ信号、第１のデ
ータバッファ１３、第２のデータバッファ１４、ＥＸＮ
ＯＲ回路１５、多入力ＡＮＤ回路１６、第１のストロー
ブ信号バッファ１７、第２のストローブ信号バッファ１
８、ＥＸＮＯＲ回路１９、２入力ＡＮＤ回路１２の出力
を示している。但し、第１のデータバッファ１３、第２
のデータバッファ１４、ＥＸＮＯＲ回路１５は、図３に
合わせて説明上必要な転送データＤ７、Ｄ６、Ｄ０のみ
を保持し出力するように示している。

【００２２】時刻ｔ1 で周辺装置の電源がオンにされる
と、リセット信号により第１のデータバッファ１３、第
２のデータバッファ１４、ＥＸＮＯＲ回路１５、多入力
ＡＮＤ回路１６、第１のストローブ信号バッファ１７、
第２のストローブ信号バッファ１８、ＥＸＮＯＲ回路１
９、２入力ＡＮＤ回路１２の出力は全て１となる。

【００２３】時刻ｔ2 のクロック信号の立上がりエッジ
により転送データＤ０〜Ｄ７が第１のデータバッファ１
３に保持され、第１のデータバッファ１３の出力が第２
のデータバッファ１４に保持される。第１のデータバッ
ファ１３は、（３）、（５）、（７）、（８）、（１
０）に示すように、１から０に変化した転送データを保
持すると、（１２）、（１８）に示すように、ＥＸＮＯ
Ｒ回路１５に０を出力する。また、第２のデータバッフ
ァ１４は第１のデータバッファ１３の内容が変化する前
の内容を保持しているので、（１３）、（１６）、（１
９）に示すように、ＥＸＮＯＲ回路１５に１を出力す
る。

【００２４】ＥＸＮＯＲ回路１５には第１のデータバッ
ファ１３の出力と第２のデータバッファ１４の出力とが
入力され、（１４）、（２０）に示すように、０を多入
力ＡＮＤ回路１６に出力するものがあり、多入力ＡＮＤ
回路１６で論理和がとられて（２１）に示すように、多
入力ＡＮＤ回路１６から２入力ＡＮＤ回路１２に０が出
力される。

【００２５】他方、同じクロック信号の立上がりエッジ
によりストローブ信号が第１のストローブ信号バッファ
１７に保持され、第１のストローブ信号バッファ１７の
出力が第２のストローブ信号バッファ１８に保持され
る。ストローブ信号は反転していないので、第１のスト
ローブ信号バッファ１７及び第２のストローブ信号バッ
ファ１８の内容は、（２２）、（２３）に示すように、
１のままである。ＥＸＮＯＲ回路１９は、第１のストロ
ーブ信号バッファ１７の出力と第２のストローブ信号バ
ッファ１８の出力から（２４）に示すように、２入力Ａ
ＮＤ回路１２に１を出力する。

【００２６】２入力ＡＮＤ回路１２は、多入力ＡＮＤ回
路１６の出力０とＥＸＮＯＲ回路１９の出力１とを入力
して論理和をとり、（２５）に示すように、出力を１か
ら０にする。

【００２７】時刻ｔ3 のクロック信号の立上がりエッジ
により転送データＤ０〜Ｄ７が第１のデータバッファ１
３に保持され、第１のデータバッファ１３の出力が第２
のデータバッファ１４に保持される。転送データＤ０〜
Ｄ７の内容は不変なので、第１のデータバッファ１３と
第２のデータバッファ１４との内容は同じであり、ＥＸ
ＮＯＲ回路１５から全て１が出力され、多入力ＡＮＤ回
路１６からは、（２１）に示すように、２入力ＡＮＤ回
路１６に１が出力される。

【００２８】他方、同じクロック信号の立上がりエッジ
によりストローブ信号が第１のストローブ信号バッファ
１７に保持され、第１のストローブ信号バッファ１７の
出力が第２のストローブ信号バッファ１８に保持され
る。ストローブ信号は反転していないので、第１のスト
ローブ信号バッファ１７及び第２のストローブ信号バッ
ファ１８の内容は、（２２）、（２３）に示すように、
１のままである。ＥＸＮＯＲ回路１９は、第１のストロ
ーブ信号バッファ１７の出力と第２のストローブ信号バ
ッファ１８の出力から（２４）に示すように、２入力Ａ
ＮＤ回路１２に１を出力する。

【００２９】２入力ＡＮＤ回路１２は、多入力ＡＮＤ回
路１６の出力１とＥＸＮＯＲ回路１９の出力１とを入力
して論理和をとり、（２５）に示すように、出力を０か
ら１にする。この結果、内部ストローブ信号発生回路は
時刻ｔ2 で立ち下がり、時刻ｔ3 で立ち上がる内部スト
ローブ信号を発生し、この内部ストローブ信号の立ち下
がりエッジを検出して特開平７−２８１９９９号公報に
記載してあるように制御信号を発生させ、転送データＤ
０〜Ｄ７の内容をラッチする。

【００３０】時刻ｔ4 のクロック信号の立上がりエッジ
により転送データＤ０〜Ｄ７が第１のデータバッファ１
３に保持され、第１のデータバッファ１３の出力が第２
のデータバッファ１４に保持される。転送データＤ０〜
Ｄ７の内容は不変なので、第１のデータバッファ１３と
第２のデータバッファ１４との内容は同じであり、ＥＸ
ＮＯＲ回路１５から全て１が出力され、多入力ＡＮＤ回
路１６からは、（２１）に示すように、２入力ＡＮＤ回
路１６に１が出力される。

【００３１】他方、同じクロック信号の立上がりエッジ
によりストローブ信号が第１のストローブ信号バッファ
１７に保持され、第１のストローブ信号バッファ１７の
出力が第２のストローブ信号バッファ１８に保持され
る。ストローブ信号は反転していないので、第１のスト
ローブ信号バッファ１７及び第２のストローブ信号バッ
ファ１８の内容は、（２２）、（２３）に示すように、
１のままである。ＥＸＮＯＲ回路１９は、第１のストロ
ーブ信号バッファ１７の出力と第２のストローブ信号バ
ッファ１８の出力から（２４）に示すように、２入力Ａ
ＮＤ回路１２に１を出力する。

【００３２】２入力ＡＮＤ回路１２は多入力ＡＮＤ回路
１６の出力１とＥＸＮＯＲ回路１９の出力１とを入力し
て論理和をとり、（２５）に示すように１を出力する。

【００３３】時刻ｔ5 、ｔ8 のクロック信号の立上がり
エッジによる結果は、転送データＤ０〜Ｄ７の内容が変
化し、ストローブ信号が反転していないので、時刻ｔ2
のクロック信号の立上がりエッジの結果と同様であり、
時刻ｔ6 、ｔ9 のクロック信号の立上がりエッジによる
結果は、時刻ｔ3 のクロック信号の立上がりエッジの結
果と同様であり、時刻ｔ7 、ｔ10のクロック信号の立上
がりエッジによる結果は、時刻ｔ4 のクロック信号の立
上がりエッジの結果と同様である。

【００３４】時刻ｔ11のクロック信号の立上がりエッジ
により転送データＤ０〜Ｄ７、ストローブ信号が第１の
データバッファ１３、第１のストローブ信号バッファ１
７に保持され、第１のデータバッファ１３、第１のスト
ローブ信号バッファ１７の出力が第２のデータバッファ
１４、第２のストローブ信号バッファ１８に保持され
る。転送データＤ０〜Ｄ７の内容が不変であるのに対し
て、ストローブ信号が（１１）に示すように１から０に
反転しているので、データ変化検出回路１０、ストロー
ブ変化検出回路１１からそれぞれ１、０が２入力ＡＮＤ
回路１２に出力され、２入力ＡＮＤ回路１２からは（２
５）に示すように０が出力される。

【００３５】時刻ｔ12のクロック信号の立上がりエッジ
によりデータ変化検出回路１０からの出力は、（２１）
に示すように１であるが、ストローブ変化検出回路１１
からの出力が（２４）に示すように０から１に変化する
ので、（２５）に示すように内部ストローブ信号が発生
する。

【００３６】このように、転送データＤ０〜Ｄ７の内容
が変化するか、又はストローブ信号が反転すれば、それ
に同期して内部ストローブ信号が発生する。

【００３７】尚、多入力ＡＮＤ回路１６、ＥＸＮＯＲ回
路１９、２入力ＡＮＤ回路１２の代わりにそれぞれ多入
力ＮＡＮＤ回路、ＥＸＯＲ回路、２入力ＮＯＲ回路を用
いても同じ結果が得られるように、種々の論理回路の組
み合わせが考えられる。

【００３８】第１の実施の形態によれば、周辺装置にデ
ータ変化検出回路とストローブ変化検出回路を設けて、
転送データの内容が変化したこと、又はストローブ信号
が反転したことに基づいて、転送データをラッチする内
部ストローブ信号を発生させるようにしたことにより、
ホスト装置側から出力されるストローブ信号の反転回数
を減少させることができ、ホスト装置がストローブ信号
を反転させるために入出力制御部等にアクセスする回
数、あるいは周辺機器がストローブ信号を検出するため
のアクセス回数等を減少させることができる。これによ
り、入出力制御部等に対するアクセス時間を減少させて
データ転送速度を向上させることができる。

【００３９】また、第１の実施の形態においては、転送
データＤ０〜Ｄ７の内容をチェックして同じ場合にスト
ローブ信号を反転させるようにしたが、データ変化の頻
度の高い下位２ビットをチェックして同じ場合にストロ
ーブ信号を反転させるようにしても同様の効果が期待で
きる。

【００４０】第２の実施の形態 第２の実施の形態は、周辺装置がホスト装置からの転送
データＤ０〜Ｄ７をラッチする受信バッファとして先入
れ先出し（ＦＩＦＯ：Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ
Ｏｕｔ）形式のメモリを有し、受信バッファの空き容量
を算出する空き容量算出手段と、算出された空き容量が
所定量を超えている状態を検出する手段と、その状態を
ビジー信号としてホスト装置に出力する手段とを備え、
ホスト装置はビジー信号がオフであることを確認する
と、受信バッファの空き容量に相当する転送データを連
続して送信するようにしたものである。

【００４１】図５は第２の実施の形態による周辺装置の
要部構成を示すブロック図であり、第１の実施の形態で
説明した図３と異なるところは、転送データＤ０〜Ｄ７
を受信するＦＩＦＯ形式の受信バッファ２０と、ＮＯＲ
回路２１と、受信バッファ２０の空き容量を算出するカ
ウンタ２２と、算出された空き容量が所定量を超えてい
る状態を検出するコンパレータ２３とを有する点であ
る。

【００４２】ＮＯＲ回路２１は、図３で説明した２入力
ＡＮＤ回路１２に代えてデータ変化検出回路１０、スト
ローブ変化検出回路１１の出力を入力し、これらの出力
の論理和を反転させ内部ストローブ信号として受信バッ
ファ２０とカウンタ２２とに出力する。受信バッファ２
０は内部ストローブに基づいてデータ変化検出回路１０
から入力した転送データＤ０〜Ｄ７をラッチする。

【００４３】カウンタ２２はクロック同期式のアップダ
ウンカウンタであり、ＤＡＴＡ入力端子、ＷＲ入力端
子、ＵＰ入力端子、ＤＮ入力端子、Ｑ出力端子、クロッ
クＣＬＫ入力端子を有する。ＤＡＴＡ入力端子、ＷＲ入
力端子には、周辺装置を制御するＣＰＵに接続されたデ
ータバスと書込み信号線とが接続されている。ＤＮ入力
端子はＮＯＲ回路２１の出力端子と接続され、ＵＰ入力
端子には図示せぬ受信データ処理部に接続された受信バ
ッファリード信号線が接続されている。受信バッファリ
ード信号は受信バッファ２０からデータを読み出したこ
とをカウンタ２２に知らせる。Ｑ出力端子はコンパレー
タ２３の一方の入力端子Ａに接続されており、カウンタ
２２のカウンタ値が出力される。

【００４４】カウンタ２２はクロック信号の立ち上がり
エッジに同期して次のように動作する。ＤＡＴＡ入力端
子はカウンタ２２にセットされる初期値を入力し、ＷＲ
入力端子に１が入力されると、初期値がカウンタ２２に
セットされる。ＵＰ入力端子に０を入力すると、カウン
タ２２の内容が１加算され、ＤＮ入力端子に０を入力す
ると、カウンタ２２の内容が１減算される。

【００４５】コンパレータ２３の他方の入力端子Ｂはデ
ィップスイッチ等に接続され、セットされた固定値、例
えば１０２４が入力されている。コンパレータ２３の出
力端子Ｙにはビジー信号線が接続されており、カウンタ
値≦１０２４のとき１がホスト装置に出力され、カウン
タ値＞１０２４のとき０がホスト装置に出力される。ホ
スト装置はコンパレータ２３の出力が１のときビジー信
号オンと認識し、コンパレータ２３の出力が０のときビ
ジー信号オフと認識する。

【００４６】図６は第２の実施の形態によるホスト装置
のフローチャートである。ステップＳ１でプロセッサ１
はビジー信号をＩ／Ｏポート３から読み込む。ビジー信
号は１であれば割り込み処理を終了し、否であればステ
ップＳ２に分岐する。ステップＳ２でプロセッサ１は周
辺装置に出力されている８ビットデータポートの値を読
み、ＯＬＤレジスタに転送する。また、周辺装置に出力
されているストローブポートの値を読み、ＳＴＢレジス
タに転送する。次にＲＡＭ２から転送データ１ブロック
分を示す固定値１０２４をＣＯＵＮＴレジスタに転送す
る。

【００４７】ステップＳ３でプロセッサ１は周辺装置に
転送するデータＤ０〜Ｄ７をＲＡＭ２から読み出し、Ｎ
ＥＷレジスタに転送する。ステップＳ４でプロセッサ１
はＯＬＤレジスタの内容とＮＥＷレジスタの内容とを比
較し、同じならばステップＳ５に分岐し、否ならばステ
ップＳ９に分岐する。ステップＳ５でプロセッサ１はＳ
ＴＢレジスタの内容を反転させる。ステップＳ６でプロ
セッサ１はＳＴＢレジスタの内容をストローブ信号とし
てストローブポートに出力する。ステップＳ７でプロセ
ッサ１はＣＯＵＮＴレジスタの内容を１減ずる。ステッ
プＳ８でプロセッサ１はＣＯＵＮＴレジスタの内容が０
ならば割り込み処理を終了し、否であればステップＳ３
に分岐する。ステップＳ９でプロセッサ１はＮＥＷレジ
スタの内容を転送データとして８ビットデータポートに
出力する。ステップＳ９でプロセッサ１はＮＥＷレジス
タの内容をＯＬＤレジスタに転送してステップＳ７に分
岐する。

【００４８】次に動作について説明する。周辺装置の電
源がオンにされると、周辺装置を制御するＣＰＵはカウ
ンタ２２に初期値をセットする。初期値は固定値１０２
４より大きい値とされている。従って、コンパレータ２
３の出力端子Ｙからビジー信号オフがホスト装置に出力
される。ホスト装置は周辺装置へのデータ転送を時分割
処理で行っており、上述の図６に示すように、タイマー
割り込みで周辺装置にデータ転送を開始する。ホスト装
置から転送データＤ０〜Ｄ７がデータ変化検出回路１０
に入力され、ストローブ信号がストローブ変化検出回路
１１に入力されると、第１の実施の形態と同様に、デー
タ変化検出回路１０はホスト装置からのデータの変化を
検出し、ストローブ検出回路１１はホスト装置からのス
トローブ信号の変化を検出する。ＮＯＲ回路２１はこれ
らの変化検出回路１０、１１の出力の論理和を反転させ
て内部ストローブ信号を形成する。これにより、内部ス
トローブ信号がＮＯＲ回路２１から出力される。受信バ
ッファ２０は内部ストローブに基づいてデータ変化検出
回路１０から入力した転送データＤ０〜Ｄ７をラッチす
る。また、カウンタ２２はカウンタ値を１減ずる。以
後、周辺装置では転送データＤ０〜Ｄ７がホスト装置か
ら送られてくると、内部ストローブ信号に基づいて転送
データＤ０〜Ｄ７を受信バッファ２０にラッチすると共
にカウンタ２２のカウンタ値を１減ずる。

【００４９】周辺装置の受信データ処理部は受信バッフ
ァリード信号０を受信バッファ２０及びカウンタ２２に
出力することにより受信バッファ２０に蓄えられている
データの先頭から１バイトデータを読み出し、処理す
る。このとき、カウンタ２２では受信バッファリード信
号０によりカウンタ値に１加算される。

【００５０】コンパレータ２３はカウンタ２２のカウン
タ値と固定値１０２４とを比較し、カウンタ値≦１０２
４のときホスト装置にビジー信号オンを出力し、カウン
タ値＞１０２４のときホスト装置にビジー信号オフを出
力する。

【００５１】ホスト装置はビジー信号オフを確認する
と、受信バッファ２０の空き容量に相当する転送データ
Ｄ０〜Ｄ７を連続して送信する。

【００５２】第２の実施の形態によれば、周辺装置は受
信バッファの空き容量が１ブロックを超えている場合に
ビジー信号をオフにするので、1ブロック単位でデータ
転送の制御を行うことができる。第１の実施の形態では
このようなデータ転送制御を行っていなかったため、ホ
スト装置からのデータをデータの欠落なしに受信するた
めには、全データを周辺装置の受信バッファに受け入れ
る必要があったがこの実施の形態ではこのような必要が
なく、小容量の受信バッファで済む。

【００５３】第３の実施の形態 第３の実施の形態は転送データの遷移状態を検出しで遷
移状態が終了するのを待って転送データをラッチするよ
うにしたものである。

【００５４】図７は第３の実施の形態による周辺装置の
要部構成を示すブロック図であり、図３で説明した２入
力ＡＮＤ回路１２に代えてシーケンス回路２５を設け、
さらにカウンタ２６を設けたものである。

【００５５】シーケンス回路２５、カウンタ２６はクロ
ック信号に同期して動作する。シーケンス回路２５はデ
ータ変化検出回路１０、ストローブ変化検出回路１１の
出力と、カウンタ２６が出力するキャリー信号とを入力
し、図示せぬデータ受信回路に内部ストローブ信号を出
力すると共に、カウンタ２６にリセット信号とカウント
イネーブル信号とを出力する。

【００５６】カウンタ２６は転送データの変化が終了し
た後のデータ静定時間を計測するものであり、リセット
端子ＲＳＴに１を入力することで内容が０となり、カウ
ントイネーブル端子ＣＥが１の場合にカウント動作を行
う。カウント値が特定の値になったときキャリー端子Ｃ
ＡＲＲＹを１に変化させる。

【００５７】図８は第３の実施の形態によるシーケンス
回路の状態遷移図である。円で囲んだ部分は状態を表
し、状態間を結ぶ矢印付きの円弧は状態遷移を表し、円
弧の上に書かれた枠内の記述の意味は仕切り線の上の段
が状態の遷移条件を示し、下の段が状態遷移時の出力信
号の状態を示す。尚、キャリー信号は静定状態を除いて
無視される。

【００５８】（初期状態）回路の初期化によりシーケン
ス回路はデータかストローブ信号の変化待ちの状態であ
るアイドル状態に移行する。

【００５９】（円弧４０）アイドル状態でデータ変化検
出回路１０、ストローブ変化検出回路１１の出力が共に
０の場合にはアイドル状態を継続する。この時内部スト
ローブ信号は１（非アクティブ）、カウンタ２６はリセ
ットされる。

【００６０】（円弧４１）アイドル状態でデータ変化検
出回路１０、ストローブ変化検出回路１１のいずれか一
方の出力が１になった場合には過渡状態に移行する。こ
の時内部ストローブ信号は１（非アクティブ）、カウン
タ２６はリセットされる。

【００６１】（円弧４２）過渡状態でデータ変化検出回
路１０、ストローブ変化検出回路１１のいずれか一方の
出力が１であれば過渡状態を継続する。この時内部スト
ローブ信号は１（非アクティブ）、カウンタ２６はリセ
ットされる。

【００６２】（円弧４３）過渡状態でデータ変化検出回
路１０、ストローブ変化検出回路１１の出力が共に０の
場合には静定状態に移行する。この時内部ストローブ信
号は１（非アクティブ）、カウンタ２６はリセットされ
る。

【００６３】（円弧４４）静定状態でデータ変化検出回
路１０、ストローブ変化検出回路１１の出力が共に０で
あってキャリー信号も０の場合には静定状態を継続す
る。この時内部ストローブ信号は１（非アクティブ）、
カウンタ２６はカウント状態である。

【００６４】（円弧４５）静定状態でデータ変化検出回
路１０、ストローブ変化検出回路１１のいずれか一方の
出力が１であれば過渡状態に戻る。この時キャリー信号
は無視される。また、内部ストローブ信号は１（非アク
ティブ）、カウンタ２６はリセットされる。

【００６５】（円弧４６）静定状態でデータ変化検出回
路１０、ストローブ変化検出回路１１の出力が共に０で
あってキャリー信号が１になった場合、即ち、静定状態
になった後、定められた時間が経過した場合にアイドル
状態に移行する。この時内部ストローブ信号は０（アク
ティブ状態）とし、後段のデータ受信回路に対し、デー
タのラッチを指示する。カウンタ２６はリセットされ
る。

【００６６】次に動作について図９に従って説明する。
図９は第３の実施の形態による周辺装置の動作を示すタ
イムチャートである。データ変化検出回路１０、ストロ
ーブ変化検出回路１１の出力が第１の実施の形態の場合
と逆になっているが、多入力ＡＮＤ回路１６、ＥＸＮＯ
Ｒ回路１９、２入力ＡＮＤ回路１２の代わりにそれぞれ
多入力ＮＡＮＤ回路、ＥＸＯＲ回路、２入力ＮＯＲ回路
を用いればよい。

【００６７】時刻ｔ1 で転送データの内容が変化を開始
すると、時刻ｔ2 でデータ変化検出回路１０の出力が１
になり、ストローブ変化検出回路１１の出力が０になる
ので、時刻ｔ3 でシーケンス回路２５は過渡状態に移行
する。時刻ｔ4 でデータが変化中であるにもかかわらず
連続したサンプルデータが一時的に同じになると、デー
タ変化検出回路１０の出力が０になるので、時刻ｔ5 で
シーケンス回路２５は静定状態に移行する。時刻ｔ6 で
キャリー信号が１になる前にデータ変化検出回路１０の
出力が１になるので、時刻ｔ7 で過渡状態に戻る。時刻
ｔ8 でデータ変化が終了すると、時刻ｔ9 で静定状態に
移行しカウントを開始する。時刻ｔ10でカウンタ２６が
所定の値に達すると、キャリー信号が１になり、内部ス
トローブ信号が出力される。

【００６８】第３の実施の形態によれば、周辺装置内で
データバスの遷移状態が数クロック分に亘って発生した
場合でも遷移状態での誤ったデータサンプルを防止でき
る。

【００６９】第４の実施の形態 第４の実施の形態はデータライン上に静電気や回線の反
射等によるスパイクノイズが発生した場合に生ずる誤っ
たデータサンプルを防止するものである。一般にスパイ
クノイズが発生すると、短時間、転送データの内容又は
ストローブ信号が一旦変化した後、元の状態に復帰す
る。第４の実施の形態の回路ではこのシーケンスを検出
してスパイクノイズによるデータサンプルタイミングを
無効にするものである。

【００７０】図１０は第４の実施の形態による周辺装置
の要部構成を示すブロック図であり、第３の実施の形態
におけるシーケンス回路の入力に状態復帰信号を追加し
ている。即ち、状態復帰信号を発生させるために、前回
の転送データＤ０〜Ｄ７を保持する第３のデータバッフ
ァとしての８ビットデータバッファ４０と、前回のスト
ローブ信号の状況を保持する第３のストローブ信号バッ
ファとしての１ビットデータバッファ４１と、今回の転
送データＤ０〜Ｄ７の内容と前回の転送データＤ０〜Ｄ
７の内容とを入力して一致する場合に１を出力する８ビ
ットコンパレータ４２と、今回のストローブ信号の状況
と前回のストローブ信号の状況とを入力して一致する場
合に１を出力する１ビットコンパレータ４３と、８ビッ
トコンパレータ４２の出力と１ビットコンパレータ４３
の出力とを入力して論理積をとり、状態復帰信号として
シーケンス回路２５に出力するＡＮＤ回路４４とを設け
る。

【００７１】８ビットデータバッファ４０と１ビットデ
ータバッファ４１とはシーケンス回路２５の出力である
内部ストローブ信号の立ち上がりに同期して内容を更新
する。状態復帰信号は前回の転送データＤ０〜Ｄ７の内
容と今回の転送データＤ０〜Ｄ７の内容とが一致し、前
回のストローブ信号の状況と今回のストローブ信号の状
況とが一致するとき１となる。

【００７２】図１１は第４の実施の形態によるシーケン
ス回路２５の状態遷移図であり、基本的な動作は第３の
実施の形態と同じであるが、以下の点が異なる。

【００７３】（円弧４６）第３の実施の形態においては
静定状態でデータ変化検出回路１０の出力とストローブ
変化検出回路１１の出力とが共に所定時間０であれば、
キャリー信号が１となり、内部ストローブ信号が０とな
ってデータ受信回路にデータサンプル要求を出力してア
イドル状態に移行するものであったが、本実施の形態で
はさらに状態復帰信号が０である条件が追加されてい
る。

【００７４】（円弧９７）本実施の形態ではこの円弧が
新たに追加されている。円弧４６は正常にデータを受信
することにより、内部ストローブ信号を出力してシーケ
ンスを終了するのに対し、円弧９７はスパイクノイズが
発生したことにより開始された一連の過渡状態、静定状
態を無効にする。即ち、データ変化検出回路１０の出力
とストローブ変化検出回路１１の出力とが共に所定時間
０で、キャリー信号が１となっても、状態復帰信号が１
であれば内部ストローブ信号が１のままでデータ受信回
路にデータサンプル要求を出力せずにアイドル状態に移
行する。

【００７５】図１２は第４の実施の形態による周辺装置
の動作を示すタイムチャートである。転送データＤ０〜
Ｄ７は「データ変化中」と記載してある期間で変化し、
さらに「スパイクノイズ発生」と記載してある期間で一
時的に変化するが、その後、元に復帰する。

【００７６】「データ変化中」の期間、時刻ｔ1 でデー
タ変化検出回路１０の出力が１となり、ストローブ変化
検出回路１１の出力が０となる。また、状態復帰信号は
データ変化により８ビットコンパレータ４２の出力が０
となることから０になる。シーケンス回路２５はアイド
ル状態から過渡状態に移行する。

【００７７】時刻ｔ2 でデータ変化検出回路の出力１０
が０となり、ストローブ変化検出回路１１の出力が０と
なると静定状態に移行する。同時にカウンタ２６はリセ
ットされ、カウントを開始して時刻ｔ3 で所定時間経過
するとキャリー信号１がシーケンス回路２５に出力され
る。シーケンス回路２５はキャリー信号に同期して内部
ストローブをデータ受信回路に出力すると共に時刻ｔ4
で内部ストローブの立ち下がりにより８ビットデータバ
ッファ４０と１ビットデータバッファ４１との内容を更
新させ、８ビットコンパレータ４２の出力が１となるこ
とから状態復帰信号が１となる。シーケンス回路２５は
静定状態からアイドル状態に移行する。

【００７８】「スパイクノイズ発生」の期間、時刻ｔ5
でデータ変化検出回路１０の出力が１となり、ストロー
ブ変化検出回路１１の出力が１となる。（ここで、いず
れかの変化検出回路１０、１１の出力のみが１となった
場合も同様である。）また、状態復帰信号はデータ変化
により８ビットコンパレータ４２の出力が０となること
から０になる。シーケンス回路２５はアイドル状態から
過渡状態に移行する。

【００７９】時刻ｔ6 でスパイクノイズが終了し、デー
タ変化検出回路１０及びストローブ変化検出回路１１の
出力が０となり、静定状態に移行する。同時に、スパイ
クノイズの前後の転送データＤ０〜Ｄ７、ストローブ信
号入力が同一であるため、８ビットコンパレータ４２、
１ビットコンパレータ４３の出力が１となることから状
態復帰信号が１となる。また、カウンタ２６はリセット
され、カウントを開始して所定時間経過するとキャリー
信号が１となってシーケンス回路２５に出力されるが、
状態復帰信号が１なのでシーケンス回路２５はキャリー
信号を無効にし、静定状態からアイドル状態に移行す
る。

【００８０】第４の実施の形態によれば、転送データ入
力、もしくはストローブ信号入力の際に短い突発的なス
パイクノイズが発生しても、誤ったデータサンプルを防
止して、正確な転送データを取り込むことができる。

【００８１】第５の実施の形態 第５の実施の形態はセントロインターフェースと併用で
きるようにしたものである。図１３は第５の実施の形態
による周辺装置の要部構成を示すブロック図であり、図
３で説明したストローブ変化検出回路１１を削除し、２
入力ＡＮＤ回路１２に代えてシーケンス回路３０を設け
たものである。

【００８２】シーケンス回路３０はデータ変化検出回路
１０の出力とモード切り替え信号とストローブ信号とを
入力し、図示せぬデータ受信回路に内部ストローブ信号
を出力する。モード切り替え信号はストローブ信号と共
にホスト装置から送信されてくる。

【００８３】図１４は第５の実施の形態によるシーケン
ス回路の状態遷移図である。円で囲んだ部分は状態を表
し、状態間を結ぶ矢印付きの円弧は状態遷移を表し、円
弧の上に書かれた枠内の記述の意味は仕切り線の上の段
が状態の遷移条件を示し、下の段が状態遷移時の出力信
号の状態を示す。シーケンス回路には大きく分けてセン
トロニクスパラレルインターフェースモード（以後セン
トロモードと記す）、データ変化同期型パラレルインタ
ーフェース（以後データ変化同期モードと記す）、イン
ターフェース切り替えモードの３つの動作モードある。

【００８４】（状態６２）シーケンス回路の初期状態で
あり、セントロモードで、ストローブ信号が１である。

【００８５】（状態６３）セントロモードで、ストロー
ブ信号が０である。

【００８６】（状態６４）セントロモードからデータ変
化同期モードへの移行時に、データ変化検出回路の出力
を無視し、ストローブ信号の反転を待つ状態である。

【００８７】（状態６５）データ変化同期モードで、ス
トローブ信号が０である。

【００８８】（状態６６）データ変化同期モードで、ス
トローブ信号が１である。

【００８９】（状態６７）データ変化同期モードからセ
ントロモードへの移行時に、ストローブ信号の反転を待
つ状態である。

【００９０】（円弧６８〜７１）これらの円弧はセント
ロモードの動作を示している。

【００９１】（円弧７２）状態６２でモード切り替え信
号が１になると、状態６４に移行する。

【００９２】（円弧７３）状態６４でストローブ信号が
１であれば状態６４を継続する。

【００９３】（円弧７４）状態６４でストローブ信号が
０になれば状態６５（データ変化同期モード）に移行す
る。このとき内部ストローブ信号は０になる。

【００９４】（円弧７５〜８０）これらの円弧はデータ
変化同期モードの動作を示している。

【００９５】（円弧８１）状態６６（データ変化同期モ
ード）でモード切り替え信号が０になると状態６２（セ
ントロモード）に移行する。

【００９６】（円弧８２）状態６５（データ変化同期モ
ード）でモード切り替え信号が０になると状態６７に移
行する。

【００９７】（円弧８３）状態６７（インターフェース
切り替えモード）でストローブ信号が０の間は状態６７
を継続する。

【００９８】（円弧８４）状態６７（インターフェース
切り替えモード）でストローブ信号が１になると状態６
２に移行する。

【００９９】図１５は第５の実施の形態によるホスト装
置におけるモード切り換え指示動作のフローチャートで
ある。ステップＳ１で現在セントロモードか否かをチェ
ックし、セントロモードならばステップＳ４に分岐し、
否ならばステップＳ２に分岐する。ステップＳ２でモー
ド切り替え信号を０にし、ステップＳ３でストローブ信
号を１にする。この結果データ変化同期モードからセン
トロモードに切り替わる。ステップＳ４でモード切り替
え信号を１にし、ステップＳ３でストローブ信号を０に
する。この結果セントロモードからデータ変化同期モー
ドに切り替わる。

【０１００】図１６は第５の実施の形態による周辺装置
の動作を示すタイムチャートである。時刻ｔ1 でモード
切り替え信号が１になると、時刻ｔ2 でシーケンス回路
３０は状態６２（セントロモード）から状態６４（イン
ターフェース切り替えモード）に移行する。時刻ｔ3 で
データ変化検出回路１０に出力は１になるが無視され、
時刻ｔ4 でストローブ信号が０になると、時刻ｔ5 でシ
ーケンス回路３０は状態６４（インターフェース切り替
えモード）から状態６５（データ変化同期モード）に移
行する。データ変化同期モードに移行すると、シーケン
ス回路３０はデータ変化検出回路１０の出力に同期した
内部ストローブ信号をデータ受信回路に出力する。

【０１０１】時刻ｔ6 でモード切り替え信号が０になる
と、時刻ｔ7 でシーケンス回路３０は状態６５（データ
変化同期モード）から状態６７（インターフェース切り
替えモード）に移行する。時刻ｔ8 でストローブ信号が
１になると、時刻ｔ9 でシーケンス回路３０は状態６７
（インターフェース切り替えモード）から状態６２（セ
ントロモード）に移行する。セントロモードに移行する
と、シーケンス回路３０はデータ変化検出回路１０の出
力を無効とし、ストローブ信号に同期させた内部ストロ
ーブ信号をデータ受信回路に出力する。

【０１０２】第５の実施の形態によれば、セントロモー
ドとデータ変化同期モードとをインターフェース切り替
えモードによりモード変換するようにしたことにより、
セントロモードとデータ変化同期モードとを併用でき
る。

【０１０３】図１７は第６の実施の形態による周辺装置
の要部構成を示すブロック図である。内部ストローブ信
号発生回路はデータラッチタイミング発生回路５０と、
データ変化検出回路５１と、ストローブラッチタイミン
グ発生回路５２と、ストローブ変化検出回路５３と、デ
ータ変化検出回路５１の出力とストローブ変化検出回路
５３の出力とを入力して内部ストローブ信号を出力する
論理回路としての２入力ＡＮＤ回路１２とからなる。

【０１０４】データラッチタイミング発生回路５０は、
ＣＰＵデータバスからのデータ、ＣＰＵ書き込み信号、
クロック信号、及びデータラッチタイミング発生回路５
０を選択するセレクト信号を入力し、データイネーブル
信号ＥＮＢを出力する。このデータラッチタイミング発
生回路５０は、図示せぬＣＰＵからのセレクト信号によ
って選択され、ＣＰＵデータバスを介して供給されるデ
ータとＣＰＵ書き込み信号により分周率が設定可能なク
ロック分周回路であり、設定された分周率ｎにより、ｎ
クロック毎にクロック信号の１周期に亘り１を出力し、
それ以外のときは０を出力する。

【０１０５】データ変化検出回路５１は、上述の図３に
示すデータ変化検出回路１０にデータイネーブル信号入
力端子を追加したものである。データ変化検出回路５１
には、図示せぬホスト装置からデータ入力信号Ｄ０〜Ｄ
７が供給され、また、データイネーブル信号入力端子は
前段のデータラッチタイミング発生回路５０の出力端子
に接続されている。

【０１０６】ストローブラッチタイミング発生回路５２
は、ＣＰＵデータバス、ＣＰＵ書き込み信号、セレクト
信号、クロック信号及びストローブラッチタイミング発
生回路５２を選択するセレクト信号を入力し、ストロー
ブイネーブル信号ＥＮＢを出力する。

【０１０７】ストローブ変化検出回路５３は、上述の図
３のストローブ変化検出回路１１にストローブイネーブ
ル信号入力端子を追加したものである。ストローブ変化
検出回路５５には、図示せぬホスト装置からのデータ入
力信号Ｄ０〜Ｄ７が供給され、また、上述のストローブ
イネーブル信号入力端子は前段のストローブラッチタイ
ミング発生回路５２の出力端子に接続されている。スト
ローブラッチタイミング発生回路５２は、図示せぬＣＰ
Ｕからのセレクト信号によって選択され、ＣＰＵデータ
バスを介して供給されるデータとＣＰＵ書き込み信号に
より分周率が設定可能なクロック分周回路であり、設定
された分周率ｎにより、ｎクロック毎にクロック信号の
１周期に亙り１を出力し、それ以外のときは０を出力す
る。

【０１０８】データ変化検出回路５１の出力及びストロ
ーブ変化検出回路５３の出力は論理回路としての２入力
ＡＮＤ回路１２に入力され、２入力ＡＮＤ回路１２の出
力は内部ストローブ信号として、また、データ変化検出
回路５１のデータ出力はデータ出力信号Ｄ０〜Ｄ７とし
てそれぞれ図示せぬデータ受信回路に出力される。

【０１０９】図１８は第６の実施の形態による周辺装置
の要部構成を示す回路図である。なお、この図１８で
は、上述の図３と同一又は等価な構成要素には図３と同
一の符号を付している。

【０１１０】データ変化検出回路５１のデータ信号入力
端子Ｄ０〜Ｄ７はそれぞれビット毎にセレクタ回路５４
のＢ端子に接続され、データイネーブル信号入力端子か
ら入力されるタイミング信号はセレクタ回路５４のすべ
てのＳ端子に入力される。また、セレクタ回路５４の出
力Ｙはビット毎に第１のデータバッファ１３に入力され
る。第１のデータバッファ１３の出力はビット毎に第２
のデータバッファ１４に入力されると共に、セレクタ回
路５４のＡ端子に入力される。

【０１１１】セレクタ回路５４は、Ｓ端子入力が０のと
きにはＡ端子入力の値、即ち第１のデータバッファ１３
の現在の内容を出力し、これにより、第１のデータバッ
ファ１３の値がそのまま保持される。セレクタ回路５４
のＳ端子入力が１のときはＢ端子入力の値、即ち、ホス
ト装置から供給された転送データＤ０〜Ｄ７が出力さ
れ、これにより、第１のデータバッファ１３の内容が更
新される。

【０１１２】さらに、データ変化検出回路５１は、第１
のデータバッファ１３の内容と第２のデータバッファ１
４の内容とを入力してその入力値が共に１又は０のとき
１を出力するＥＸＮＯＲ回路１５と、ＥＸＮＯＲ回路１
５の出力を入力して論理積をとる多入力ＡＮＤ回路１６
とを備え、転送データＤ０〜Ｄ７の内容が変化したこと
を検出してデータ変化信号を出力する。

【０１１３】ストローブ変化検出回路５３のストローブ
信号入力端子はセレクタ回路５５のＢ端子に接続され、
ストローブイネーブル信号入力端子はセレクタ回路５５
のＳ端子に接続される。セレクタ回路５５の出力Ｙは第
１のストローブ信号バッファ１７に入力される。第１の
ストローブ信号バッファ１７の出力は第２のストローブ
信号バッファ１８に入力されると共に、セレクタ回路５
５のＡ端子に入力される。セレクタ回路５５は、Ｓ端子
入力が０のときにはＡ端子入力の値、即ち第１のストロ
ーブ信号バッファ１７の現在の内容を出力し、第１のス
トローブ信号バッファ１７の値がそのまま保持される。
セレクタ回路５５のＳ端子入力が１のときはＢ端子入力
の値、即ち、ホスト装置から出力されるストローブ信号
が出力され、第１のストローブ信号バッファ１７の内容
が更新される。ストローブ変化検出回路５３は、その
他、第１のストローブ信号バッファ１７の内容と第２の
ストローブ信号バッファ１８の内容とを入力してその入
力値が共に１又は０のとき１を出力するＥＸＮＯＲ回路
１９を有し、ストローブ信号が反転したことを検出して
ストローブ変化信号を出力する。

【０１１４】２入力ＡＮＤ回路１２は多入力ＡＮＤ回路
１６の出力とＥＸＮＯＲ回路１９の出力とを入力して論
理積をとり、内部ストローブ信号を出力する。即ち、ホ
スト装置は、転送データＤ０〜Ｄ７の内容が変化する場
合にはストローブ信号を反転させず、転送データＤ０〜
Ｄ７の内容が変化しない場合にストローブ信号を反転さ
せるので、内部ストローブ信号発生回路はストローブ信
号が反転しない場合にはデータ変化検出回路５１で転送
データＤ０〜Ｄ７の内容の変化を検出し、ストローブ信
号が反転する場合にはストローブ変化検出回路５３でス
トローブ信号の反転を検出して内部ストローブ信号を出
力する。

【０１１５】図１９は第６の実施の形態による周辺装置
のタイミングチャートであり、図１７及び図１８を参照
しながら説明する。（１）〜（２７）はそれぞれリセッ
ト信号、クロック信号、データイネーブル信号、転送デ
ータＤ０〜Ｄ７、第１のデータバッファ１３、第２のデ
ータバッファ１４、ＥＸＮＯＲ回路１５、多入力ＡＮＤ
回路１６（データ変化信号）、ストローブイネーブル信
号、ストローブ信号、第１のストローブ信号バッファ１
７、第２のストローブ信号バッファ１８、ＥＸＮＯＲ回
路１９（ストローブ変化信号）、２入力ＡＮＤ回路１２
の出力（内部ストローブ信号）を示している。但し、第
１のデータバッファ１３、第２のデータバッファ１４、
ＥＸＮＯＲ回路１５は、図１８に合わせて説明上必要な
転送データＤ７、Ｄ６、Ｄ０のみを保持し出力するよう
に示している。また、図１９の（３）ではデータラッチ
タイミング発生回路が分周率が４に、（２２）ではスト
ローブラッチタイミング発生回路が分周率が６に設定さ
れた場合を示している。

【０１１６】時刻ｔ0 で周辺装置の電源がオンにされる
と、リセット信号により第１のデータバッファ１３、第
２のデータバッファ１４、ＥＸＮＯＲ回路１５、多入力
ＡＮＤ回路１６、第１のストローブ信号バッファ１７、
第２のストローブ信号バッファ１８、ＥＸＮＯＲ回路１
９、２入力ＡＮＤ回路１２の出力は全て１となる。ま
た、ストローブ信号入力（２３）は時刻ｔ0 から時刻ｔ
13の直前まで反転しないので、この間、第１のストロー
ブ信号バッファ１７の内容Ｋ部（２４）及び第２のスト
ローブ信号バッファ１８の内容Ｌ部（２５）は１のまま
であり、ＥＸＮＯＲ回路１９の出力であるストローブ変
化信号（２６）には１が出力される。また、内部ストロ
ーブ信号（２７）には１が出力される。

【０１１７】時刻ｔ1 でリセット信号が解除されるとデ
ータラッチタイミング発生回路５０及びストローブラッ
チタイミング発生回路５２に設定された所定の分周率に
より、一定周期でデータイネーブル信号（３）及びスト
ローブイネーブル信号（２２）に１が出力される。

【０１１８】時刻ｔ2 では、データイネーブル信号
（３）が１なので、セレクタ回路５４のＳ端子には１が
入力され、Ｂ端子入力、即ち転送データがそのままＹに
出力され、クロック信号の立ち上がりエッジにより転送
データの初期値が第１のデータバッファ１３にラッチさ
れる。同様に、ストローブイネーブル信号（２２）も１
なので、セレクタ回路５５のＳ端子には１が入力され、
Ｂ端子入力、即ちストローブ信号がそのままＹに出力さ
れ、クロック信号の立ち上がりエッジによりストローブ
信号の初期値が第１のストローブ信号バッファ１７にラ
ッチされる。しかし、転送データ、及びストローブ信号
の両方とも変化がないため、データ変化信号（２１）、
及びストローブ変化信号（２６）には共に１が出力さ
れ、２入力ＡＮＤ回路１２の出力である内部ストローブ
信号（２７）には１が出力される。

【０１１９】次のクロック信号の立ち上がりエッジであ
る時刻ｔ3 では、データイネーブル信号（３）及びスト
ローブイネーブル信号（２２）は共に０なので、セレク
タ回路５４のＳ端子及びセレクタ回路５５のＳ端子には
０が入力され、セレクタ回路５４の出力には第１のデー
タバッファ１３の現在の値がそのまま出力され、第１の
データバッファ１３の内容がそのまま保持され、セレク
タ回路５５の出力には第１のストローブ信号バッファ１
７の現在の値がそのまま出力され、第１のストローブ信
号バッファ１７の内容がそのまま保持される。また、第
１のデータバッファ１３の出力は第２のデータバッファ
１４に、第１のストローブ信号バッファ１７の出力は第
２のストローブ信号バッファ１８にそれぞれ保持され
る。このとき、第１のデータバッファ１３と第２のデー
タバッファ１４の各ビットの内容は等しいのでデータ変
化信号（２１）は１のままである。また、この時ストロ
ーブ変化信号（２６）も１のままなので、２入力ＡＮＤ
回路１２の出力である内部ストローブ信号（２７）には
１が出力されたままになる。

【０１２０】時刻ｔ4 で転送データの内、Ｄ７（４）、
Ｄ５（６）、Ｄ３（８）、Ｄ２（９）、Ｄ０（１１）の
各信号が変化しているが、直後のクロック信号の立ち上
がりエッジである時刻ｔ5 では、データイネーブル信号
（３）が０であり、２入力ＡＮＤ回路の出力が変化しな
いため、第１のデータバッファ１３の内容は変化しな
い。

【０１２１】次のクロック信号の立ち上がりエッジであ
る時刻ｔ6 では、データイネーブル信号（３）が１であ
り、転送データが変化しているＤ７（４）、Ｄ５
（６）、Ｄ３（８）、Ｄ２（９）、Ｄ０（１１）の各ビ
ットに対応する第１のデータバッファ１３の内容が１か
ら０へ変化する［Ａ部（１２）、Ｇ部（１８）］。この
とき、第２のデータバッファ１４の内容は１のままであ
る［Ｂ部（１３）、Ｈ部（１９）］。第１のデータバッ
ファ１３のうち１から０へ変化した各ビットに対応する
ＥＸＮＯＲ回路１５の出力は１から０に変化する［Ｃ部
（１４）、Ｉ部（２０）］。このとき、ストローブ変化
信号（２６）は１のままであるが、すべてのＥＸＮＯＲ
回路１５の出力の論理積をとった多入力ＡＮＤ回路１６
の出力、即ち、データ変化信号（２１）には０が出力さ
れるので、最終段の２入力ＡＮＤ回路１２の出力には内
部ストローブ信号（２７）として０が出力される。

【０１２２】時刻ｔ7 ではクロック信号の立ち上がりに
より、第１のデータバッファ１３の内容が第２のデータ
バッファ１４にラッチされる。このとき、転送データの
各ビットに対応するＥＸＮＯＲ回路１５の入力、即ち、
第１のデータバッファ１３の出力、及び第２のデータバ
ッファ１４の出力は等しくなるため、全てのＥＸＮＯＲ
回路１５の出力は１になる。したがって、すべてのＥＸ
ＮＯＲ回路１５の出力の論理積をとった多入力ＡＮＤ回
路１６の出力、即ち、データ変化信号（２１）には１が
出力され、時刻ｔ6 と同様にストローブ変化最終段のＥ
ＸＮＯＲ回路１９の出力（２６）も１なので、２入力Ａ
ＮＤ回路１２の出力である内部ストローブ信号（２７）
には１が出力される。

【０１２３】時刻ｔ８ではデータイネーブル信号（３）
が１であるが、転送データ（４）〜（１１）の変化がな
いためＥＸＮＯＲ回路１５の出力であるＣ部（１４）、
Ｆ部（１７）、及びＩ部（２０）には１が出力され、全
てのＥＸＮＯＲ回路１５の出力の論理積をとった多入力
ＡＮＤ回路１６の出力（２１）にも１が出力される。ま
た、このときストローブ変化信号（２６）も１であるの
で内部ストローブ信号は１のままである。

【０１２４】次に、時刻ｔ4 及び時刻ｔ6 、ｔ7 と同様
に、時刻ｔ9 で変化した転送データＤ７（４）、Ｄ６
（５）、Ｄ２（９）、Ｄ１（１０）の値は、次にデータ
イネーブル信号（３）が１になる時刻ｔ10のクロック信
号の立ち上がりエッジで第１のデータバッファ１３にラ
ッチされ、次のクロック信号の立ち上がりエッジ（時刻
ｔ11）で第２のデータバッファ４にラッチされる。した
がって、この間、第１のデータバッファ１３の内容と第
２のデータバッファ１４の内容が異なるため転送データ
が変化したビットに対応するＥＸＮＯＲ回路１５の出力
が０になる［Ｃ部（１４）、Ｆ部（１７）］。これよ
り、ＥＸＮＯＲ回路１５の全てのビットの論理積をとっ
た多入力ＡＮＤ回路１６の出力（２１）は０になり、２
入力ＡＮＤ回路１２の出力（２７）も０となって、内部
ストローブ信号が発生する。

【０１２５】ｔ11以降、転送データＤ０〜Ｄ７、第１の
データバッファ１３及び第２のデータバッファ１４の内
容は変化していないため、ＥＸＮＯＲ回路１５の出力
（１４）、（１７）、（２０）及び多入力ＡＮＤ回路１
６の出力、即ちデータ変化信号（２１）は１を出力し続
ける。

【０１２６】時刻ｔ12でストローブイネーブル信号（２
２）は１であるが、ストローブ信号は反転していないの
で第１のストローブ信号バッファ１７の内容Ｋ部（２
４）及び第２のストローブ信号バッファ１８の内容Ｌ部
（２５）に変化はないため、ＥＸＮＯＲ回路１９の出
力、即ちストローブ変化信号（２６）には１が出力され
る。したがって、データ変化信号（２１）とストローブ
変化信号（２６）の論理積は１となり、内部ストローブ
信号（２入力ＡＮＤ回路１２の出力）は１が出力され
る。

【０１２７】転送データの変化時と同様に、時刻ｔ13で
反転したストローブ信号入力（２３）は、ストローブイ
ネーブル信号（２２）が１となる時刻ｔ14のクロック信
号（２）の立ち上がりエッジで第１のストローブ信号バ
ッファ１７にラッチされ、次のクロック信号の立ち上が
りエッジ（時刻ｔ15）で第２のストローブ信号バッファ
１８にラッチされる。したがって、この間、第１のスト
ローブ信号バッファ１７の内容と第２のストローブ信号
バッファ１８の内容が異なるためＥＸＮＯＲ回路１６の
出力（２６）が０になる。これより、２入力ＡＮＤ回路
１２の出力（２７）も０となって、内部ストローブ信号
が発生する。

【０１２８】以上の動作の説明では、説明上、リセット
解除後、直ちにデータラッチタイミング発生回路５０及
びストローブラッチタイミング発生回路５２が設定され
た所定の分周率にて動作するようにしてあるが、リセッ
ト後、初期化処理時に適切な分周率に設定を行ってもよ
い。

【０１２９】このように、データラッチタイミング発生
回路に設定された分周率による周期により、転送データ
のサンプリングが行われ、ストローブラッチタイミング
発生回路に設定された分周率による周期により、ストロ
ーブ信号のサンプリングが行われ、その結果となる転送
データＤ０〜Ｄ７の内容変化、あるいはストローブ信号
の反転により、内部ストローブ信号が発生する。

【０１３０】以上説明したように、第６の実施の形態に
よれば、データ変化検出回路の前段にデータラッチタイ
ミング発生回路を、ストローブ変化検出回路の前段にス
トローブラッチタイミング発生回路をそれぞれ設け、転
送データ及びストローブ信号をラッチするタイミング
（周期）を設定可能としたことにより、転送データ信号
及びストローブ信号の遷移時間が異なるデータ転送シス
テムにおいても、それぞれの信号の遷移時間に合わせた
サンプリング周期を設定することができ、適切なサンプ
リングを行うことができる。また、データラッチタイミ
ング発生回路とストローブラッチタイミング発生回路の
分周率は独立して設定できるので、転送データとストロ
ーブ信号の過渡特性が異なる場合にも適用することがで
きる。

【０１３１】第７の実施の形態は転送データの遷移状態
を検出して遷移状態が終了するのを待って転送データを
ラッチするようにした第３の実施の形態に対し、転送デ
ータの変化が終了した後のデータ静定時間を計測するカ
ウンタのカウント値をＣＰＵから設定可能としたもので
ある。

【０１３２】図２０は第７の実施の形態による周辺装置
の要部構成を示すブロック図であり、上述の図７で説明
したカウンタ２６に代えてカウント値を任意に設定可能
なカウンタ５６を設けたものである。このカウンタ５６
には、図示せぬＣＰＵとＣＰＵデータバス、カウンタ選
択信号及びＣＰＵ書き込み信号とで接続される。

【０１３３】シーケンス回路２５、カウンタ５６はクロ
ック信号に同期して動作する。シーケンス回路２５はデ
ータ変化検出回路１０、ストローブ変化検出回路１１の
出力と、カウンタ５６が出力するキャリー信号とを入力
し、図示せぬデータ受信回路に内部ストローブ信号を出
力すると共に、カウンタ５６にリセット信号とカウント
イネーブル信号とを出力する。

【０１３４】カウンタ５６はＣＰＵからのカウンタ選択
信号が１になることで選択され、この場合に、ＣＰＵデ
ータバスから入力されるカウント値の設定データをＣＰ
Ｕ書き込み信号によりラッチする。また、カウンタ５６
はリセット端子ＲＳＴに１を入力することで内容が０と
なり、カウントイネーブル端子ＣＥが１の場合にカウン
ト動作を行う。また、カウンタ５６はカウント値がＣＰ
Ｕにより設定された値になったときキャリー端子ＣＡＲ
ＲＹを１に変化させる。以下の動作は、第３の実施の形
態と同じである。

【０１３５】以上説明したように、この第７の実施の形
態によれば、転送データの変化が終了した後のデータ静
定時間を任意の値に設定できるようにしたため、ホスト
装置及び周辺装置に含まれるトランシーバ回路の特性、
ホスト装置と周辺装置を接続するケーブルの品質等によ
りデータ信号の過渡特性が異なる広範なデータ転送シス
テムにおいて誤ったサンプルを防止することができる。

【０１３６】

【発明の効果】本発明は、以上説明したように構成され
ているので以下に記載される効果を奏する。

【０１３７】ホスト装置には転送データの内容が前回の
転送データの内容と同じか否かを確認し、同じ場合に
は、ストローブ信号を反転させるストローブ信号反転手
段を設け、周辺装置には受信した転送データの内容が変
化したこと、又はストローブ信号が反転したことに基づ
いて内部ストローブ信号を発生させる内部ストローブ信
号発生手段を設けてその内部ストローブ信号により転送
データをラッチするようにしたことにより、ホスト装置
側から出力されるストローブ信号の反転回数を減少させ
るので、入出力のアクセス時間を減少させてデータ転送
速度を向上させることができる。

【０１３８】また、転送データの変化が終了した後のデ
ータ静定時間を任意の値に設定できるようにすることに
より、ホスト装置、周辺装置の特性、及びこれらの間の
ケーブルの品質等によりデータ信号の過渡特性が異なる
広範なデータ転送システムにおいて誤ったサンプルを防
止することができる。

【図面の簡単な説明】

【図１】第１の実施の形態によるホスト装置のフローチ
ャートである。

【図２】ホスト装置の構成を示すブロック図である。

【図３】第１の実施の形態による周辺装置の要部構成を
示すブロック図である。

【図４】第１の実施の形態による周辺装置の動作を示す
タイムチャートである。

【図５】第２の実施の形態による周辺装置の要部構成を
示すブロック図である。

【図６】第２の実施の形態によるホスト装置のフローチ
ャートである。

【図７】第３の実施の形態による周辺装置の要部構成を
示すブロック図である。

【図８】第３の実施の形態によるシーケンス回路の状態
遷移図である。

【図９】第３の実施の形態による周辺装置の動作を示す
タイムチャートである。

【図１０】第４の実施の形態による周辺装置の要部構成
を示すブロック図である。

【図１１】第４の実施の形態によるシーケンス回路の状
態遷移図である。

【図１２】第４の実施の形態による周辺装置の動作を示
すタイムチャートである。

【図１３】第５の実施の形態による周辺装置の要部構成
を示すブロック図である。

【図１４】第５の実施の形態によるシーケンス回路の状
態遷移図である。

【図１５】第５の実施の形態によるホスト装置のフロー
チャートである。

【図１６】第５の実施の形態による周辺装置の動作を示
すタイムチャートである。

【図１７】第６の実施の形態による周辺装置の要部構成
を示すブロック図である。

【図１８】第６の実施の形態による周辺装置の要部の構
成を示すブロック図である。

【図１９】第６の実施の形態による周辺装置の動作を示
すタイムチャートである。

【図２０】第７の実施の形態による周辺装置の要部構成
を示すブロック図である。

【符号の説明】

１０ データ変化検出回路、１１ ストローブ変化検出
回路、１３ 第１のデータバッファ、１４ 第２のデー
タバッファ、１７ 第１のストローブ信号バッファ、１
８ 第２のストローブ信号バッファ、４０ 第３のデー
タバッファ、４１第３のストローブ信号バッファ、５０
データラッチタイミング発生回路、５１ データ変化
検出回路、５２ ストローブラッチタイミング発生回
路、５３ストローブ変化検出回路、５４、５５ セレク
タ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 境野 裕 東京都港区芝浦４丁目11番地22号 株式会 社沖データ内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 周辺装置によって処理されるデータをホ
   スト装置がストローブ信号と共に周辺装置に転送するデ
   ータ転送システムにおいて、 上記ホスト装置は、転送データの内容が前回の転送デー
   タの内容と同じか否かを確認し、同じ場合に上記ストロ
   ーブ信号を反転させるストローブ信号反転手段を備え、 上記周辺装置は、受信した転送データの内容が変化した
   こと、又は上記ストローブ信号が反転したことに基づい
   て内部ストローブ信号を発生させる内部ストローブ信号
   発生手段と、該内部ストローブ信号に基づいて転送デー
   タをラッチするラッチ手段とを備えることを特徴とする
   データ転送システム。
2. 【請求項２】 上記内部ストローブ信号発生手段は、 上記転送データの内容をビット毎に保持する第１のデー
   タバッファと、 第１のデータバッファの内容を遅延させて保持する第２
   のデータバッファと、 第１のデータバッファの出力と第２のデータバッファの
   出力とからデータ変化を検出するデータ変化検出回路
   と、 上記ストローブ信号の状態をサンプルする第１のストロ
   ーブ信号バッファと、 第１のストローブ信号バッファの内容を遅延させて保持
   する第２のストローブ信号バッファと、 第１のストローブ信号バッファの出力と第２のストロー
   ブ信号バッファの出力とからストローブ変化信号を検出
   するストローブ変化検出回路と、 データ変化検出回路の出力とストローブ変化検出回路の
   出力とを入力して内部ストローブ信号を発生させる論理
   回路とを備えることを特徴とする請求項１記載のデータ
   転送システム。
3. 【請求項３】 上記周辺装置は、 上記転送データを受信する先入れ先出し形式の受信バッ
   ファと、 受信バッファの空き容量を算出する空き容量算出手段
   と、 算出された空き容量が所定量を超えている状態を検出す
   る手段と、 その状態をビジー信号としてホスト装置に出力する手段
   とを備え、 上記ホスト装置はビジー信号がオフであることを確認す
   ると、受信バッファの空き容量に相当する転送データを
   連続して送信することを特徴とする請求項１又は２に記
   載のデータ転送システム。
4. 【請求項４】 上記周辺装置は、 転送データの変化を待つアイドルモードと転送データが
   変化中である過渡モードと転送データの変化が終了後一
   定時間が経過するのを待つ静定モードの３つの動作モー
   ドを持ち、 アイドルモードにおいて転送データの変化を検出すると
   過渡モードに移行し、過渡モードにおいて転送データの
   変化が無くなった時点で静定モードに移行し、静定モー
   ドにおいて転送データの変化を検出すると過渡モードに
   戻り、静定モードにおいて一定時間が経過したことによ
   って内部ストローブ信号を発生する様にした制御手段
   と、 一定時間を計測する時間計測手段とを備えることを特徴
   とする請求項２記載のデータ転送システム。
5. 【請求項５】 上記周辺装置は、 正常な受信データを保持する手段と、 転送データの変化を検出した結果により保持されたデー
   タが、直前に受信した正常データと一致している場合は
   この転送データを無視し、異なっている場合は内部デー
   タストローブ信号を出力すると同時に上記正常データ保
   持手段の内容を更新するようにした制御手段を備えるこ
   とを特徴とする請求項２記載のデータ転送システム。
6. 【請求項６】 周辺装置によって処理されるデータをホ
   スト装置がストローブ信号と共に周辺装置に転送するデ
   ータ転送システムにおいて、 上記ホスト装置は、当該ホスト装置の動作を、転送デー
   タ毎に上記ストローブ信号を出力するセントロニクスイ
   ンターフェースモードと、転送データの内容が前回の転
   送データの内容と同じか否かを確認し、同じ場合に上記
   ストローブ信号を反転させて出力するデータ変化同期型
   インターフェースモードとに切り替えるインターフェー
   ス切り替えモード信号発生手段を備え、 上記周辺装置は、セントロニクスインターフェースモー
   ドからデータ変化同期型インターフェースモードにモー
   ド変換する際に最初のデータ変化によるデータサンプル
   を禁止する手段と、データ変化同期形インターフェース
   モードからセントロニクスインターフェースモードにモ
   ード変換する際にモード変換に用いられるストローブ信
   号の変化によるデータサンプルを禁止する手段とを備え
   ることを特徴とするデータ転送システム。
7. 【請求項７】 上記論理回路は、 リセット信号とカウントイネーブル信号とを入力してカ
   ウントを開始し、所定の値に達するとキャリー信号を出
   力するカウンタと、 転送データの変化を表すデータ変化信号と一定時間が経
   過したことを表すカウンタのキャリー信号を入力し、カ
   ウンタのリセット信号、カウンタのカウントイネーブル
   信号、内部データストローブ信号を出力するシーケンス
   回路とを備え、 上記シーケンス回路は、アイドルモードと過渡モードと
   静定モードを表す３つの値を取るステートカウンタを備
   え、初期状態のアイドルモードにおいてデータ変化信号
   がＯＮになるとステートカウンタを過渡モードの値に更
   新し、過渡モードではデータ変化信号がＯＦＦになると
   ステートカウンタを静定モードに更新すると同時に、リ
   セット信号をＯＦＦにし、カウントイネーブル信号をＯ
   Ｎにし、カウンタを動作させ、静定モードではデータ変
   化信号のＯＮを検出するとステートカウンタを過渡モー
   ドに更新し、静定モードにおいてカウンタのキャリー信
   号のＯＮを検出すると内部データストローブ信号を出力
   し、ステートカウンタをアイドルモードに更新すること
   を特徴とする請求項４記載のデータ転送システム。
8. 【請求項８】 上記論理回路は、 内部データストローブ信号により前回の転送データの内
   容を保持する第３のデータバッファと、 前回のストローブ信号の内容を保持する第３のストロー
   ブ信号バッファと、 上記第１のデータバッファと第３のデータバッファの内
   容を比較する第１の比較回路と、 上記第１の信号バッファの内容と第３の信号バッファの
   内容を比較する第２の比較回路と、 第１の比較回路の出力と第２の比較回路の出力とを入力
   して状態復帰信号を出力する状態復帰検出回路と、 データ変化信号が入力されても状態復帰信号が入力され
   た場合は内部データストローブ信号を出力せず、上記第
   ３のバッファを更新せず、状態復帰信号が入力されない
   場合にデータ変化信号を受信した場合は内部データスト
   ローブ信号を出力し、同時に第３のバッファを更新する
   ようにしたシーケンス回路とを備えることを特徴とする
   請求項５記載のデータ転送システム。
9. 【請求項９】 上記周辺装置は、 転送データをサンプルするタイミングを発生する手段
   と、 ストローブ信号をサンプルするタイミングを発生する手
   段とを備え、 いずれかのタイミング発生手段により発生したタイミン
   グに基づいて転送データ又はストローブ信号をラッチ
   し、ラッチした転送データ又はストローブ信号に基づい
   て内部ストローブ信号を発生することを特徴とする請求
   項２記載のデータ転送システム。
10. 【請求項１０】 上記カウンタのカウント値を任意に設
    定可能とする手段を設けたことを特徴とする請求項７記
    載のデータ転送システム。