JPH08314851A - データ処理システム - Google Patents
データ処理システムInfo
- Publication number
- JPH08314851A JPH08314851A JP12353895A JP12353895A JPH08314851A JP H08314851 A JPH08314851 A JP H08314851A JP 12353895 A JP12353895 A JP 12353895A JP 12353895 A JP12353895 A JP 12353895A JP H08314851 A JPH08314851 A JP H08314851A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer
- transmission
- bus
- data bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】本発明は、上位装置と、その上位装置との間で
データを送受信する複数のデータ送受信装置とから構成
されるデータ処理システムに関し、データ量に応じた最
適なデータ送受信処理を実行できるようにすることを目
的とする。 【構成】データバス使用権の与えられるデータ送受信装
置が持つ送信データ用バッファ／受信データ用バッファ
のデータ格納状態を検出する検出手段９と、検出手段９
の検出結果に応じて、データバス使用権の与えられるデ
ータ送受信装置がデータ送受信処理の際に使用するデー
タバスの占有時間を動的に設定する設定手段１０とを備
え、データバス使用権の与えられるデータ送受信装置
は、設定手段１０の設定する占有時間に従ってデータバ
スを占有して、上位装置との間のデータ送受信処理を実
行していくように構成する。
データを送受信する複数のデータ送受信装置とから構成
されるデータ処理システムに関し、データ量に応じた最
適なデータ送受信処理を実行できるようにすることを目
的とする。 【構成】データバス使用権の与えられるデータ送受信装
置が持つ送信データ用バッファ／受信データ用バッファ
のデータ格納状態を検出する検出手段９と、検出手段９
の検出結果に応じて、データバス使用権の与えられるデ
ータ送受信装置がデータ送受信処理の際に使用するデー
タバスの占有時間を動的に設定する設定手段１０とを備
え、データバス使用権の与えられるデータ送受信装置
は、設定手段１０の設定する占有時間に従ってデータバ
スを占有して、上位装置との間のデータ送受信処理を実
行していくように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、上位装置と、その上位
装置との間でデータを送受信する複数のデータ送受信装
置とから構成されるデータ処理システムに関し、特に、
データ量に応じた最適なデータ送受信処理を実行するデ
ータ処理システムに関する。
装置との間でデータを送受信する複数のデータ送受信装
置とから構成されるデータ処理システムに関し、特に、
データ量に応じた最適なデータ送受信処理を実行するデ
ータ処理システムに関する。
【０００２】上位装置と複数のデータ送受信装置とで構
成されるデータ処理システムでは、上位装置とデータ送
受信装置とが、データバスを介してデータの送受信処理
を実行していくことになる。データ処理システムのデー
タ処理効率を高めていくためにも、このデータ送受信処
理の最適化を実現していく必要がある。
成されるデータ処理システムでは、上位装置とデータ送
受信装置とが、データバスを介してデータの送受信処理
を実行していくことになる。データ処理システムのデー
タ処理効率を高めていくためにも、このデータ送受信処
理の最適化を実現していく必要がある。
【０００３】
【従来の技術】上位装置と複数のデータ送受信装置とで
構成されるデータ処理システムでは、データ送受信装置
のデータバス使用権を調停するバス調停機構を備える構
成を採って、このバス調停機構によりデータバス使用権
が与えられると、そのデータバス使用権の与えられたデ
ータ送受信装置が、データバスを占有して、上位装置へ
データを送信し、あるいは、上位装置からのデータを受
信する処理を実行することになる。
構成されるデータ処理システムでは、データ送受信装置
のデータバス使用権を調停するバス調停機構を備える構
成を採って、このバス調停機構によりデータバス使用権
が与えられると、そのデータバス使用権の与えられたデ
ータ送受信装置が、データバスを占有して、上位装置へ
データを送信し、あるいは、上位装置からのデータを受
信する処理を実行することになる。
【０００４】従来のデータ処理システムでは、このデー
タバスの占有時間を固定とする構成を採っていた。すな
わち、データバス使用権の与えられたデータ送受信装置
には、データ量に関係なく一律のデータバス占有時間が
与えられ、そして、データ送受信装置は、この一律のデ
ータバス占有時間を使って、データを送信したり受信し
たりするという構成を採っていたのである。
タバスの占有時間を固定とする構成を採っていた。すな
わち、データバス使用権の与えられたデータ送受信装置
には、データ量に関係なく一律のデータバス占有時間が
与えられ、そして、データ送受信装置は、この一律のデ
ータバス占有時間を使って、データを送信したり受信し
たりするという構成を採っていたのである。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来技術に従っていると、データ送受信装置の持つ
送信データ用バッファがオーバーフロー状態（上位装置
へのデータ送信時に満杯に近くなる状態）となったり、
受信データ用バッファがアンダーフロー状態（上位装置
からのデータ受信時に空に近くなる状態）となったりし
てしまい、上位装置との間で効率的なデータ送受信処理
を実行できないという問題点があった。
うな従来技術に従っていると、データ送受信装置の持つ
送信データ用バッファがオーバーフロー状態（上位装置
へのデータ送信時に満杯に近くなる状態）となったり、
受信データ用バッファがアンダーフロー状態（上位装置
からのデータ受信時に空に近くなる状態）となったりし
てしまい、上位装置との間で効率的なデータ送受信処理
を実行できないという問題点があった。
【０００６】すなわち、送信データ量に関係なくデータ
バス占有時間が設定されていることから、沢山の送信デ
ータを送信するデータ送受信装置の持つ送信データ用バ
ッファは、オーバーフロー状態になるし、少ない受信デ
ータを受信するデータ送受信装置の持つ受信データ用バ
ッファは、アンダーフロー状態になるという問題点があ
った。
バス占有時間が設定されていることから、沢山の送信デ
ータを送信するデータ送受信装置の持つ送信データ用バ
ッファは、オーバーフロー状態になるし、少ない受信デ
ータを受信するデータ送受信装置の持つ受信データ用バ
ッファは、アンダーフロー状態になるという問題点があ
った。
【０００７】本発明はかかる事情に鑑みてなされたもの
であって、上位装置と、その上位装置との間でデータを
送受信する複数のデータ送受信装置とから構成されると
きにあって、データ量に応じた最適なデータ送受信処理
を実行する新たなデータ処理システムの提供を目的とす
る。
であって、上位装置と、その上位装置との間でデータを
送受信する複数のデータ送受信装置とから構成されると
きにあって、データ量に応じた最適なデータ送受信処理
を実行する新たなデータ処理システムの提供を目的とす
る。
【０００８】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は上位装置、２は複数用意される
データ送受信装置であって、データバス３を介して上位
装置１と接続されて、上位装置１との間でデータを送受
信するもの、４はバス調停機構であって、データ送受信
装置２のデータバス使用権を調停するもの、５は転送レ
ート調停機構であって、データ送受信装置２のデータバ
ス占有時間を設定するものである。
を図示する。図中、１は上位装置、２は複数用意される
データ送受信装置であって、データバス３を介して上位
装置１と接続されて、上位装置１との間でデータを送受
信するもの、４はバス調停機構であって、データ送受信
装置２のデータバス使用権を調停するもの、５は転送レ
ート調停機構であって、データ送受信装置２のデータバ
ス占有時間を設定するものである。
【０００９】このデータ送受信装置２は、上位装置１に
送るデータを格納する送信データ用バッファ６と、上位
装置１から送られてくるデータを格納する受信データ用
バッファ７と、上位装置１との間のデータ送受信処理を
制御するデータ制御手段８とを備える。
送るデータを格納する送信データ用バッファ６と、上位
装置１から送られてくるデータを格納する受信データ用
バッファ７と、上位装置１との間のデータ送受信処理を
制御するデータ制御手段８とを備える。
【００１０】一方、転送レート調停機構５は、送信デー
タ用バッファ６のデータ格納状態を検出したり、受信デ
ータ用バッファ７のデータ格納状態を検出する検出手段
９と、データ送受信装置２のデータバス占有時間を動的
に設定する設定手段１０とを備える。
タ用バッファ６のデータ格納状態を検出したり、受信デ
ータ用バッファ７のデータ格納状態を検出する検出手段
９と、データ送受信装置２のデータバス占有時間を動的
に設定する設定手段１０とを備える。
【００１１】
【作用】本発明では、データバス使用権の与えられるデ
ータ送受信装置２がデータ送信を実行する場合には、転
送レート調停機構５の検出手段９は、そのデータ送受信
装置２の持つ送信データ用バッファ６のデータ格納状態
を検出し、この検出結果を受けて、転送レート調停機構
５の設定手段１０は、送信データ用バッファ６の格納デ
ータが多い場合にはデータバス３の占有時間を長くする
という形態に従ってデータバス３の占有時間を動的に設
定して、その設定したデータバス占有時間をそのデータ
送受信装置２のデータ制御手段８に通知する。
ータ送受信装置２がデータ送信を実行する場合には、転
送レート調停機構５の検出手段９は、そのデータ送受信
装置２の持つ送信データ用バッファ６のデータ格納状態
を検出し、この検出結果を受けて、転送レート調停機構
５の設定手段１０は、送信データ用バッファ６の格納デ
ータが多い場合にはデータバス３の占有時間を長くする
という形態に従ってデータバス３の占有時間を動的に設
定して、その設定したデータバス占有時間をそのデータ
送受信装置２のデータ制御手段８に通知する。
【００１２】これを受けて、そのデータ制御手段８は、
通知されたデータバス占有時間を使って、送信データ用
バッファ６に格納されるデータを上位装置１に送信して
いく。
通知されたデータバス占有時間を使って、送信データ用
バッファ６に格納されるデータを上位装置１に送信して
いく。
【００１３】また、データバス使用権の与えられるデー
タ送受信装置２がデータ受信を実行する場合には、転送
レート調停機構５の検出手段９は、そのデータ送受信装
置２の持つ受信データ用バッファ７のデータ格納状態を
検出し、この検出結果を受けて、転送レート調停機構５
の設定手段１０は、受信データ用バッファ７の格納デー
タが少ない場合にはデータバス３の占有時間を短くする
という形態に従ってデータバス３の占有時間を動的に設
定して、その設定したデータバス占有時間をそのデータ
送受信装置２のデータ制御手段８に通知する。
タ送受信装置２がデータ受信を実行する場合には、転送
レート調停機構５の検出手段９は、そのデータ送受信装
置２の持つ受信データ用バッファ７のデータ格納状態を
検出し、この検出結果を受けて、転送レート調停機構５
の設定手段１０は、受信データ用バッファ７の格納デー
タが少ない場合にはデータバス３の占有時間を短くする
という形態に従ってデータバス３の占有時間を動的に設
定して、その設定したデータバス占有時間をそのデータ
送受信装置２のデータ制御手段８に通知する。
【００１４】これを受けて、そのデータ制御手段８は、
通知されたデータバス占有時間を使って、上位装置１か
ら送られてくるデータを受信して受信データ用バッファ
７に格納していく。
通知されたデータバス占有時間を使って、上位装置１か
ら送られてくるデータを受信して受信データ用バッファ
７に格納していく。
【００１５】このように、本発明のデータ処理システム
では、送信データ用バッファ６がオーバーフローになる
状態のときには、データバス占有時間が長く設定されて
沢山の量のデータが送信されていくとともに、送信デー
タ用バッファ６に格納されるデータが少ない場合には、
データバス占有時間が短く設定されることで、効率的な
データ送信処理を実行できるようになる。
では、送信データ用バッファ６がオーバーフローになる
状態のときには、データバス占有時間が長く設定されて
沢山の量のデータが送信されていくとともに、送信デー
タ用バッファ６に格納されるデータが少ない場合には、
データバス占有時間が短く設定されることで、効率的な
データ送信処理を実行できるようになる。
【００１６】そして、受信データ用バッファ７がアンダ
ーフローになる状態のときには、データバス占有時間が
短く設定されて少ない量のデータが受信されていくとと
もに、受信データ用バッファ７に格納されるデータが多
い場合には、データバス占有時間が長く設定されること
で、効率的なデータ受信処理を実行できるようになる。
ーフローになる状態のときには、データバス占有時間が
短く設定されて少ない量のデータが受信されていくとと
もに、受信データ用バッファ７に格納されるデータが多
い場合には、データバス占有時間が長く設定されること
で、効率的なデータ受信処理を実行できるようになる。
【００１７】
【実施例】以下、実施例に従って本発明を詳細に説明す
る。図２に、本発明を具備するデータ処理システムの一
実施例を図示する。
る。図２に、本発明を具備するデータ処理システムの一
実施例を図示する。
【００１８】図中、２０はＣＰＵ、２１はデータバス、
２２-i（ｉ＝１〜ｎ）は複数用意されるＩ／Ｏ装置、２
３-i（ｉ＝１〜ｎ）はＩ／Ｏ装置２２-iに対応付けて用
意されるＩ／Ｏ制御装置であって、自装置配下のＩ／Ｏ
装置２２-iからデータを読み出してＣＰＵ２０に送信す
るとともに、ＣＰＵ２０からのデータを受信して自装置
配下のＩ／Ｏ装置２２-iに格納するもの、２４はバス調
停機構であって、Ｉ／Ｏ制御装置２３-iのデータバス使
用権を調停するもの、２５は転送レート調停機構であっ
て、Ｉ／Ｏ制御装置２３-iのデータバス占有時間を設定
するものである。
２２-i（ｉ＝１〜ｎ）は複数用意されるＩ／Ｏ装置、２
３-i（ｉ＝１〜ｎ）はＩ／Ｏ装置２２-iに対応付けて用
意されるＩ／Ｏ制御装置であって、自装置配下のＩ／Ｏ
装置２２-iからデータを読み出してＣＰＵ２０に送信す
るとともに、ＣＰＵ２０からのデータを受信して自装置
配下のＩ／Ｏ装置２２-iに格納するもの、２４はバス調
停機構であって、Ｉ／Ｏ制御装置２３-iのデータバス使
用権を調停するもの、２５は転送レート調停機構であっ
て、Ｉ／Ｏ制御装置２３-iのデータバス占有時間を設定
するものである。
【００１９】各Ｉ／Ｏ制御装置２３-iは、送信データを
格納するとともに、受信データを格納する双方向ＦＩＦ
Ｏバッファ２６と、ＣＰＵ２０との間のデータの送受信
処理を制御するホスト側データ制御手段２７と、自装置
配下のＩ／Ｏ装置２２-iとの間のデータの送受信処理を
制御する周辺機側データ制御手段２８とを備える。
格納するとともに、受信データを格納する双方向ＦＩＦ
Ｏバッファ２６と、ＣＰＵ２０との間のデータの送受信
処理を制御するホスト側データ制御手段２７と、自装置
配下のＩ／Ｏ装置２２-iとの間のデータの送受信処理を
制御する周辺機側データ制御手段２８とを備える。
【００２０】この双方向ＦＩＦＯバッファ２６は、図３
に示すように、送信側ＦＩＦＯバッファ３０と受信側Ｆ
ＩＦＯバッファ４０との対から構成されていて、送信側
ＦＩＦＯバッファ３０には、ＣＰＵ２０に送信するデー
タが満杯に近い状態で格納されているのか、空に近い状
態で格納されているのかを検出するために、転送レート
調停機構２５に対して、格納データが「ＵＰ／ＡＬＦＵ
Ｌ」というスライスレベルを超えるときに“１”、超え
ないときに“０”を出力する送信側第１のデータ量検出
回路３１と、転送レート調停機構２５に対して、格納デ
ータが「ＵＰ／ＡＬＥＭＰ」というスライスレベルを超
えるときに“１”、超えないときに“０”を出力する送
信側第２のデータ量検出回路３２とが備えられる。
に示すように、送信側ＦＩＦＯバッファ３０と受信側Ｆ
ＩＦＯバッファ４０との対から構成されていて、送信側
ＦＩＦＯバッファ３０には、ＣＰＵ２０に送信するデー
タが満杯に近い状態で格納されているのか、空に近い状
態で格納されているのかを検出するために、転送レート
調停機構２５に対して、格納データが「ＵＰ／ＡＬＦＵ
Ｌ」というスライスレベルを超えるときに“１”、超え
ないときに“０”を出力する送信側第１のデータ量検出
回路３１と、転送レート調停機構２５に対して、格納デ
ータが「ＵＰ／ＡＬＥＭＰ」というスライスレベルを超
えるときに“１”、超えないときに“０”を出力する送
信側第２のデータ量検出回路３２とが備えられる。
【００２１】そして、受信側ＦＩＦＯバッファ４０に
は、ＣＰＵ２０から受信するデータが満杯に近い状態で
格納されているのか、空に近い状態で格納されているの
かを検出するために、転送レート調停機構２５に対し
て、格納データが「ＤＯＷＮ／ＡＬＦＵＬ」というスラ
イスレベルを超えるときに“１”、超えないときに
“０”を出力する受信側第１のデータ量検出回路４１
と、転送レート調停機構２５に対して、格納データが
「ＤＯＷＮ／ＡＬＥＭＰ」というスライスレベルを超え
るときに“１”、超えないときに“０”を出力する受信
側第２のデータ量検出回路４２とが備えられる。
は、ＣＰＵ２０から受信するデータが満杯に近い状態で
格納されているのか、空に近い状態で格納されているの
かを検出するために、転送レート調停機構２５に対し
て、格納データが「ＤＯＷＮ／ＡＬＦＵＬ」というスラ
イスレベルを超えるときに“１”、超えないときに
“０”を出力する受信側第１のデータ量検出回路４１
と、転送レート調停機構２５に対して、格納データが
「ＤＯＷＮ／ＡＬＥＭＰ」というスライスレベルを超え
るときに“１”、超えないときに“０”を出力する受信
側第２のデータ量検出回路４２とが備えられる。
【００２２】転送レート調停機構２５は、双方向ＦＩＦ
Ｏバッファ２６のデータ格納状態に応じて、Ｉ／Ｏ制御
装置２３-iのデータバス占有時間を動的に設定すること
で本発明を実現するものであって、ＣＰＵ２０へのデー
タ送信に際して、送信側ＦＩＦＯバッファ３０が満杯に
近い状態にあるときには、Ｉ／Ｏ制御装置２３-iに対し
て長いデータバス占有時間を与え、空に近い状態にある
ときには、Ｉ／Ｏ制御装置２３-iに対して短いデータバ
ス占有時間を与えることで、送信側ＦＩＦＯバッファ３
０が適正な状態になるように制御するものである。
Ｏバッファ２６のデータ格納状態に応じて、Ｉ／Ｏ制御
装置２３-iのデータバス占有時間を動的に設定すること
で本発明を実現するものであって、ＣＰＵ２０へのデー
タ送信に際して、送信側ＦＩＦＯバッファ３０が満杯に
近い状態にあるときには、Ｉ／Ｏ制御装置２３-iに対し
て長いデータバス占有時間を与え、空に近い状態にある
ときには、Ｉ／Ｏ制御装置２３-iに対して短いデータバ
ス占有時間を与えることで、送信側ＦＩＦＯバッファ３
０が適正な状態になるように制御するものである。
【００２３】すなわち、図４（ａ）に示すように、送信
側第１のデータ量検出回路３１が“１”を出力する状態
のときには、Ｉ／Ｏ制御装置２３-iに対して長いデータ
バス占有時間“ＵＬ１”を与え、送信側第２のデータ量
検出回路３２が“０”を出力するときには、Ｉ／Ｏ制御
装置２３-iに対して短いデータバス占有時間“ＵＬ３”
を与え、送信側第１のデータ量検出回路３１が“０”
で、送信側第２のデータ量検出回路３２が“１”を出力
するときには、Ｉ／Ｏ制御装置２３-iに対してその中間
のデータバス占有時間“ＵＬ２”を与えるのである。こ
こで、このデータバス占有時間の通知処理は、図２に示
すように、“ＵＬ１”の通知用に用意される信号線と、
“ＵＬ２”の通知用に用意される信号線と、“ＵＬ３”
の通知用に用意される信号線という３本の信号線を使っ
て実行されることになる。
側第１のデータ量検出回路３１が“１”を出力する状態
のときには、Ｉ／Ｏ制御装置２３-iに対して長いデータ
バス占有時間“ＵＬ１”を与え、送信側第２のデータ量
検出回路３２が“０”を出力するときには、Ｉ／Ｏ制御
装置２３-iに対して短いデータバス占有時間“ＵＬ３”
を与え、送信側第１のデータ量検出回路３１が“０”
で、送信側第２のデータ量検出回路３２が“１”を出力
するときには、Ｉ／Ｏ制御装置２３-iに対してその中間
のデータバス占有時間“ＵＬ２”を与えるのである。こ
こで、このデータバス占有時間の通知処理は、図２に示
すように、“ＵＬ１”の通知用に用意される信号線と、
“ＵＬ２”の通知用に用意される信号線と、“ＵＬ３”
の通知用に用意される信号線という３本の信号線を使っ
て実行されることになる。
【００２４】そして、ＣＰＵ２０からのデータ受信に際
して、受信側ＦＩＦＯバッファ４０が空に近い状態にあ
るときには、Ｉ／Ｏ制御装置２３-iに対して短いデータ
バス占有時間を与え、満杯に近い状態にあるときには、
Ｉ／Ｏ制御装置２３-iに対して長いデータバス占有時間
を与えることで、受信側ＦＩＦＯバッファ４０が適正な
状態になるように制御するものである。
して、受信側ＦＩＦＯバッファ４０が空に近い状態にあ
るときには、Ｉ／Ｏ制御装置２３-iに対して短いデータ
バス占有時間を与え、満杯に近い状態にあるときには、
Ｉ／Ｏ制御装置２３-iに対して長いデータバス占有時間
を与えることで、受信側ＦＩＦＯバッファ４０が適正な
状態になるように制御するものである。
【００２５】すなわち、図４（ｂ）に示すように、受信
側第１のデータ量検出回路４１が“１”を出力する状態
のときには、Ｉ／Ｏ制御装置２３-iに対して長いデータ
バス占有時間“ＤＬ１”を与え、受信側第２のデータ量
検出回路４２が“０”を出力するときには、Ｉ／Ｏ制御
装置２３-iに対して短いデータバス占有時間“ＤＬ３”
を与え、受信側第１のデータ量検出回路４１が“０”
で、受信側第２のデータ量検出回路４２が“１”を出力
するときには、Ｉ／Ｏ制御装置２３-iに対してその中間
のデータバス占有時間“ＤＬ２”を与えるのである。こ
こで、このデータバス占有時間の通知処理は、図２に示
すように、“ＤＬ１”の通知用に用意される信号線と、
“ＤＬ２”の通知用に用意される信号線と、“ＤＬ３”
の通知用に用意される信号線という３本の信号線を使っ
て実行されることになる。
側第１のデータ量検出回路４１が“１”を出力する状態
のときには、Ｉ／Ｏ制御装置２３-iに対して長いデータ
バス占有時間“ＤＬ１”を与え、受信側第２のデータ量
検出回路４２が“０”を出力するときには、Ｉ／Ｏ制御
装置２３-iに対して短いデータバス占有時間“ＤＬ３”
を与え、受信側第１のデータ量検出回路４１が“０”
で、受信側第２のデータ量検出回路４２が“１”を出力
するときには、Ｉ／Ｏ制御装置２３-iに対してその中間
のデータバス占有時間“ＤＬ２”を与えるのである。こ
こで、このデータバス占有時間の通知処理は、図２に示
すように、“ＤＬ１”の通知用に用意される信号線と、
“ＤＬ２”の通知用に用意される信号線と、“ＤＬ３”
の通知用に用意される信号線という３本の信号線を使っ
て実行されることになる。
【００２６】次に、このように構成される実施例の動作
処理について説明する。Ｉ／Ｏ制御装置２３-iのホスト
側データ制御手段２７は、ＣＰＵ２０にデータを送信す
るときには、バス調停機構２４に対して、データバス２
１の使用権要求（ＢＲＥＱ）を発行する。このデータバ
ス使用権要求を受け取ると、バス調停機構２４は、他Ｉ
／Ｏ制御装置２３-jの発行するデータバス使用権要求と
の調停処理を行ってから、そのＩ／Ｏ制御装置２３-iの
ホスト側データ制御手段２７に対して、データバス２１
の使用許可（ＢＡＣＫ）を発行する。
処理について説明する。Ｉ／Ｏ制御装置２３-iのホスト
側データ制御手段２７は、ＣＰＵ２０にデータを送信す
るときには、バス調停機構２４に対して、データバス２
１の使用権要求（ＢＲＥＱ）を発行する。このデータバ
ス使用権要求を受け取ると、バス調停機構２４は、他Ｉ
／Ｏ制御装置２３-jの発行するデータバス使用権要求と
の調停処理を行ってから、そのＩ／Ｏ制御装置２３-iの
ホスト側データ制御手段２７に対して、データバス２１
の使用許可（ＢＡＣＫ）を発行する。
【００２７】このようにして、バス調停機構２４の調停
処理により、データバス２１の使用権を持つＩ／Ｏ制御
装置２３-iが決定されると、転送レート調停機構２５
は、そのＩ／Ｏ制御装置２３-iが持つ送信側第１のデー
タ量検出回路３１／送信側第２のデータ量検出回路３２
の検出値を参照して、送信側第１のデータ量検出回路３
１が“１”を出力するときには、そのＩ／Ｏ制御装置２
３-iのホスト側データ制御手段２７に対して、“ＵＬ
１”という長いデータバス占有時間を通知し、送信側第
２のデータ量検出回路３２が“０”を出力するときに
は、“ＵＬ３”という短いデータバス占有時間を通知
し、送信側第１のデータ量検出回路３１が“０”で、送
信側第２のデータ量検出回路３２が“１”を出力すると
きには、“ＵＬ２”というその中間のデータバス占有時
間を通知する。
処理により、データバス２１の使用権を持つＩ／Ｏ制御
装置２３-iが決定されると、転送レート調停機構２５
は、そのＩ／Ｏ制御装置２３-iが持つ送信側第１のデー
タ量検出回路３１／送信側第２のデータ量検出回路３２
の検出値を参照して、送信側第１のデータ量検出回路３
１が“１”を出力するときには、そのＩ／Ｏ制御装置２
３-iのホスト側データ制御手段２７に対して、“ＵＬ
１”という長いデータバス占有時間を通知し、送信側第
２のデータ量検出回路３２が“０”を出力するときに
は、“ＵＬ３”という短いデータバス占有時間を通知
し、送信側第１のデータ量検出回路３１が“０”で、送
信側第２のデータ量検出回路３２が“１”を出力すると
きには、“ＵＬ２”というその中間のデータバス占有時
間を通知する。
【００２８】この通知を受けて、そのＩ／Ｏ制御装置２
３-iのホスト側データ制御手段２７は、通知されたデー
タバス占有時間の間、送信側ＦＩＦＯバッファ３０に格
納されるデータを読み出してＣＰＵ２０に送信していく
処理を実行する。
３-iのホスト側データ制御手段２７は、通知されたデー
タバス占有時間の間、送信側ＦＩＦＯバッファ３０に格
納されるデータを読み出してＣＰＵ２０に送信していく
処理を実行する。
【００２９】一方、Ｉ／Ｏ制御装置２３-iのホスト側デ
ータ制御手段２７は、ＣＰＵ２０からのデータを受信す
るときには、バス調停機構２４に対して、データバス２
１の使用権要求（ＢＲＥＱ）を発行する。このデータバ
ス使用権要求を受け取ると、バス調停機構２４は、他Ｉ
／Ｏ制御装置２３-jの発行するデータバス使用権要求と
の調停処理を行ってから、そのＩ／Ｏ制御装置２３-iの
ホスト側データ制御手段２７に対して、データバス２１
の使用許可（ＢＡＣＫ）を発行する。
ータ制御手段２７は、ＣＰＵ２０からのデータを受信す
るときには、バス調停機構２４に対して、データバス２
１の使用権要求（ＢＲＥＱ）を発行する。このデータバ
ス使用権要求を受け取ると、バス調停機構２４は、他Ｉ
／Ｏ制御装置２３-jの発行するデータバス使用権要求と
の調停処理を行ってから、そのＩ／Ｏ制御装置２３-iの
ホスト側データ制御手段２７に対して、データバス２１
の使用許可（ＢＡＣＫ）を発行する。
【００３０】このようにして、バス調停機構２４の調停
処理により、データバス２１の使用権を持つＩ／Ｏ制御
装置２３-iが決定されると、転送レート調停機構２５
は、そのＩ／Ｏ制御装置２３-iが持つ受信側第１のデー
タ量検出回路４１／受信側第２のデータ量検出回路４２
の検出値を参照して、受信側第１のデータ量検出回路４
１が“１”を出力するときには、そのＩ／Ｏ制御装置２
３-iのホスト側データ制御手段２７に対して、“ＤＬ
１”という長いデータバス占有時間を通知し、受信側第
２のデータ量検出回路４２が“０”を出力するときに
は、“ＤＬ３”という短いデータバス占有時間を通知
し、受信側第１のデータ量検出回路４１が“０”で、受
信側第２のデータ量検出回路４２が“１”を出力すると
きには、“ＤＬ２”というその中間のデータバス占有時
間を通知する。
処理により、データバス２１の使用権を持つＩ／Ｏ制御
装置２３-iが決定されると、転送レート調停機構２５
は、そのＩ／Ｏ制御装置２３-iが持つ受信側第１のデー
タ量検出回路４１／受信側第２のデータ量検出回路４２
の検出値を参照して、受信側第１のデータ量検出回路４
１が“１”を出力するときには、そのＩ／Ｏ制御装置２
３-iのホスト側データ制御手段２７に対して、“ＤＬ
１”という長いデータバス占有時間を通知し、受信側第
２のデータ量検出回路４２が“０”を出力するときに
は、“ＤＬ３”という短いデータバス占有時間を通知
し、受信側第１のデータ量検出回路４１が“０”で、受
信側第２のデータ量検出回路４２が“１”を出力すると
きには、“ＤＬ２”というその中間のデータバス占有時
間を通知する。
【００３１】この通知を受けて、そのＩ／Ｏ制御装置２
３-iのホスト側データ制御手段２７は、通知されたデー
タバス占有時間の間、ＣＰＵ２０から送られてくるデー
タを受信して受信側ＦＩＦＯバッファ４０に格納してい
く処理を実行する。
３-iのホスト側データ制御手段２７は、通知されたデー
タバス占有時間の間、ＣＰＵ２０から送られてくるデー
タを受信して受信側ＦＩＦＯバッファ４０に格納してい
く処理を実行する。
【００３２】このようにして、従来技術であれば、図５
（ａ）に示すように、Ｉ／Ｏ制御装置２３-iに対して、
双方向ＦＩＦＯバッファ２６のデータ格納状態に関係な
く、常に同一のデータバス占有時間が割り付けられてい
たのに対して、本発明では、図５（ｂ）に示すように、
Ｉ／Ｏ制御装置２３-iに対して、双方向ＦＩＦＯバッフ
ァ２６のデータ格納状態に応じて動的に変化するデータ
バス占有時間が割り付けられるのである。
（ａ）に示すように、Ｉ／Ｏ制御装置２３-iに対して、
双方向ＦＩＦＯバッファ２６のデータ格納状態に関係な
く、常に同一のデータバス占有時間が割り付けられてい
たのに対して、本発明では、図５（ｂ）に示すように、
Ｉ／Ｏ制御装置２３-iに対して、双方向ＦＩＦＯバッフ
ァ２６のデータ格納状態に応じて動的に変化するデータ
バス占有時間が割り付けられるのである。
【００３３】図６に、本発明を具備するデータ処理シス
テムの他の実施例を図示する。この実施例では、双方向
ＦＩＦＯバッファ２６のデータ格納状態を更に細かいス
ライスレベルで検出するとともに、それに合わせて、更
に細かいデータバス占有時間を割り付けるときに、それ
を少ない配線本数で実現すべく、Ｉ／Ｏ制御装置２３-i
が、双方向ＦＩＦＯバッファ２６のデータ格納状態の検
出値を符号化する符号器５０と、転送レート調停機構２
５の出力するデータバス占有時間の符号化コードを復号
する復号器５１とを備え、更に、符号器５０の符号化コ
ードをＩ／Ｏ制御装置２３-iから転送レート調停機構２
５に転送するとともに、復号器５１の復号対象となる符
号化コードを転送レート調停機構２５からＩ／Ｏ制御装
置２３-iに転送するステータスバス５２とを備える構成
を採っている。
テムの他の実施例を図示する。この実施例では、双方向
ＦＩＦＯバッファ２６のデータ格納状態を更に細かいス
ライスレベルで検出するとともに、それに合わせて、更
に細かいデータバス占有時間を割り付けるときに、それ
を少ない配線本数で実現すべく、Ｉ／Ｏ制御装置２３-i
が、双方向ＦＩＦＯバッファ２６のデータ格納状態の検
出値を符号化する符号器５０と、転送レート調停機構２
５の出力するデータバス占有時間の符号化コードを復号
する復号器５１とを備え、更に、符号器５０の符号化コ
ードをＩ／Ｏ制御装置２３-iから転送レート調停機構２
５に転送するとともに、復号器５１の復号対象となる符
号化コードを転送レート調停機構２５からＩ／Ｏ制御装
置２３-iに転送するステータスバス５２とを備える構成
を採っている。
【００３４】
【発明の効果】以上説明したように、本発明のデータ処
理システムでは、データ送受信装置の持つ送信データ用
バッファがオーバーフローになる状態のときには、デー
タが多く送信されていくようにとデータバスの占有時間
が長く設定され、逆に、送信データ用バッファに格納さ
れるデータが少ない場合には、データバスの占有時間が
短く設定されることから、送信データ用バッファが適正
な状態に保たれて、効率的なデータ送信処理を実行でき
るようになる。
理システムでは、データ送受信装置の持つ送信データ用
バッファがオーバーフローになる状態のときには、デー
タが多く送信されていくようにとデータバスの占有時間
が長く設定され、逆に、送信データ用バッファに格納さ
れるデータが少ない場合には、データバスの占有時間が
短く設定されることから、送信データ用バッファが適正
な状態に保たれて、効率的なデータ送信処理を実行でき
るようになる。
【００３５】そして、データ送受信装置の持つ受信デー
タ用バッファがアンダーフローになる状態のときには、
データが少なく受信されていくようにとデータバスの占
有時間が短く設定され、逆に、受信データ用バッファに
格納されるデータが多い場合には、データバスの占有時
間が長く設定されることから、受信データ用バッファが
適正な状態に保たれて、効率的なデータ受信処理を実行
できるようになる。
タ用バッファがアンダーフローになる状態のときには、
データが少なく受信されていくようにとデータバスの占
有時間が短く設定され、逆に、受信データ用バッファに
格納されるデータが多い場合には、データバスの占有時
間が長く設定されることから、受信データ用バッファが
適正な状態に保たれて、効率的なデータ受信処理を実行
できるようになる。
【図１】本発明の原理構成図である。
【図２】本発明の一実施例である。
【図３】双方向ＦＩＦＯバッファのデータ格納状態検出
回路の一実施例である。
回路の一実施例である。
【図４】データバス占有時間の割付処理の一実施例であ
る。
る。
【図５】本発明と従来技術の対比説明図である。
【図６】本発明の他の実施例である。
１ 上位装置 ２ データ送受信装置 ３ データバス ４ バス調停機構 ５ 転送レート調停機構 ６ 送信データ用バッファ ７ 受信データ用バッファ ８ データ制御手段 ９ 検出手段 １０ 設定手段
Claims (4)
- 【請求項１】 上位装置と、データバスを介して該上位
装置と接続されて、該上位装置との間でデータを送受信
する複数のデータ送受信装置と、該データ送受信装置の
データバス使用権を調停するバス調停機構とを備えるデ
ータ処理システムにおいて、 データバス使用権の与えられるデータ送受信装置が持つ
送信データ用バッファのデータ格納状態を検出する検出
手段と、 上記検出手段の検出結果に応じて、データバス使用権の
与えられるデータ送受信装置がデータ送信処理の際に使
用するデータバスの占有時間を動的に設定する設定手段
とを備え、 データバス使用権の与えられるデータ送受信装置は、上
記設定手段の設定する占有時間に従ってデータバスを占
有して、送信データ用バッファに格納されるデータを上
位装置へ送信していくよう処理することを、 特徴とするデータ処理システム。 - 【請求項２】 請求項１記載のデータ処理システムにお
いて、 送信データ用バッファがＦＩＦＯ形式のバッファで構成
され、 検出手段は、ＦＩＦＯ形式の送信データ用バッファに複
数の閾値を設定して、送信データ用バッファに格納され
るデータが該閾値を超えるか否かを検出していくこと
で、送信データ用バッファのデータ格納状態を検出する
よう処理することを、 特徴とするデータ処理システム。 - 【請求項３】 上位装置と、データバスを介して該上位
装置と接続されて、該上位装置との間でデータを送受信
する複数のデータ送受信装置と、該データ送受信装置の
データバス使用権を調停するバス調停機構とを備えるデ
ータ処理システムにおいて、 データバス使用権の与えられるデータ送受信装置が持つ
受信データ用バッファのデータ格納状態を検出する検出
手段と、 上記検出手段の検出結果に応じて、データバス使用権の
与えられるデータ送受信装置がデータ受信処理の際に使
用するデータバスの占有時間を動的に設定する設定手段
とを備え、 データバス使用権の与えられるデータ送受信装置は、上
記設定手段の設定する占有時間に従ってデータバスを占
有して、上位装置から送られてくるデータを受信して受
信データ用バッファに格納していくよう処理すること
を、 特徴とするデータ処理システム。 - 【請求項４】 請求項３記載のデータ処理システムにお
いて、 受信データ用バッファがＦＩＦＯ形式のバッファで構成
され、 検出手段は、ＦＩＦＯ形式の受信データ用バッファに複
数の閾値を設定して、受信データ用バッファに格納され
るデータが該閾値を超えるか否かを検出していくこと
で、受信データ用バッファのデータ格納状態を検出する
よう処理することを、 特徴とするデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12353895A JPH08314851A (ja) | 1995-05-23 | 1995-05-23 | データ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12353895A JPH08314851A (ja) | 1995-05-23 | 1995-05-23 | データ処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08314851A true JPH08314851A (ja) | 1996-11-29 |
Family
ID=14863087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12353895A Pending JPH08314851A (ja) | 1995-05-23 | 1995-05-23 | データ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08314851A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522828A (ja) * | 1998-08-05 | 2002-07-23 | インフィネオン テクノロジース アクチエンゲゼルシャフト | インタフェース回路、およびシリアルインタフェースとプロセッサとの間でデータを伝送する方法 |
| US6671752B1 (en) | 2000-08-28 | 2003-12-30 | International Business Machines Corporation | Method and apparatus for bus optimization in a PLB system |
| JP2005321933A (ja) * | 2004-05-07 | 2005-11-17 | Fuji Xerox Co Ltd | データ入出力装置およびデータ入出力方法 |
| JP2012043053A (ja) * | 2010-08-16 | 2012-03-01 | Olympus Corp | バス帯域モニタ装置およびバス帯域モニタ方法 |
| JP2012043052A (ja) * | 2010-08-16 | 2012-03-01 | Olympus Corp | バス帯域モニタ装置およびバス帯域モニタ方法 |
-
1995
- 1995-05-23 JP JP12353895A patent/JPH08314851A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002522828A (ja) * | 1998-08-05 | 2002-07-23 | インフィネオン テクノロジース アクチエンゲゼルシャフト | インタフェース回路、およびシリアルインタフェースとプロセッサとの間でデータを伝送する方法 |
| US6751689B2 (en) | 1998-08-05 | 2004-06-15 | Infineon Technologies Ag | Interface circuit and method for transmitting data between a serial interface and a processor |
| US6671752B1 (en) | 2000-08-28 | 2003-12-30 | International Business Machines Corporation | Method and apparatus for bus optimization in a PLB system |
| JP2005321933A (ja) * | 2004-05-07 | 2005-11-17 | Fuji Xerox Co Ltd | データ入出力装置およびデータ入出力方法 |
| JP4569163B2 (ja) * | 2004-05-07 | 2010-10-27 | 富士ゼロックス株式会社 | データ入出力装置およびデータ入出力方法 |
| JP2012043053A (ja) * | 2010-08-16 | 2012-03-01 | Olympus Corp | バス帯域モニタ装置およびバス帯域モニタ方法 |
| JP2012043052A (ja) * | 2010-08-16 | 2012-03-01 | Olympus Corp | バス帯域モニタ装置およびバス帯域モニタ方法 |
| US8732378B2 (en) | 2010-08-16 | 2014-05-20 | Olympus Corporation | Bus bandwidth monitoring device and bus bandwidth monitoring method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831358A (en) | Communications system employing control line minimization | |
| KR940007903B1 (ko) | 다중 클러스터 신호 처리기 | |
| US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
| EP0196870B1 (en) | Interface circuit for transmitting and receiving data | |
| JP3772690B2 (ja) | サービスシステム及びそれに用いるサービス方法 | |
| US4212080A (en) | Data transmission control system | |
| JPH08314851A (ja) | データ処理システム | |
| EP2336897B1 (en) | Data processing apparatus, data processing method, and computer-readable storage medium | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPH08289065A (ja) | マルチファンクション画像処理装置 | |
| JP3261715B2 (ja) | 入出力データ転送処理装置 | |
| JPS5986940A (ja) | マルチドロツプ方式の情報伝送方式 | |
| JPS6326576B2 (ja) | ||
| JP3379377B2 (ja) | データ処理システム | |
| KR0139967B1 (ko) | 글로벌 버스의 멀티 프레임 전송제어회로 | |
| EP0285335B1 (en) | Data communication system and method | |
| JPH0564384B2 (ja) | ||
| JP2933039B2 (ja) | 通信用コントローラ | |
| JP2005182505A (ja) | データ転送制御装置および画像形成装置 | |
| JPH06110831A (ja) | データ転送装置 | |
| KR960003649B1 (ko) | 통신용 마이크로컴퓨터 시스템 | |
| JP3423376B2 (ja) | 情報処理装置及びその制御方法 | |
| JPH05158871A (ja) | シリアルコントローラ | |
| JPH01106580A (ja) | 復号化装置 | |
| JPH09259071A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20040608 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20040629 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20041026 Free format text: JAPANESE INTERMEDIATE CODE: A02 |