JPH03164961A - 直列データ母線によりデータを転送する装置および方法 - Google Patents
直列データ母線によりデータを転送する装置および方法Info
- Publication number
- JPH03164961A JPH03164961A JP2244153A JP24415390A JPH03164961A JP H03164961 A JPH03164961 A JP H03164961A JP 2244153 A JP2244153 A JP 2244153A JP 24415390 A JP24415390 A JP 24415390A JP H03164961 A JPH03164961 A JP H03164961A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data bus
- bus
- serial data
- signal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004891 communication Methods 0.000 claims abstract description 19
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000007246 mechanism Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 14
- 238000012546 transfer Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- IKTHMQYJOWTSJO-UHFFFAOYSA-N 4-Acetyl-6-tert-butyl-1,1-dimethylindane Chemical compound CC(=O)C1=CC(C(C)(C)C)=CC2=C1CCC2(C)C IKTHMQYJOWTSJO-UHFFFAOYSA-N 0.000 description 1
- 241001527902 Aratus Species 0.000 description 1
- 102000020897 Formins Human genes 0.000 description 1
- 108091022623 Formins Proteins 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Position Input By Displaying (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ通信装置の間でデータを転送する装置
および方法に関する。更に詳細には、本発明は、データ
通信システムの直列データ母線に沿うデータ転送に関す
る。
および方法に関する。更に詳細には、本発明は、データ
通信システムの直列データ母線に沿うデータ転送に関す
る。
コンピュータ業界では、直列データ母線によシ複数の装
置の間でデータを転送することは極めて普通のことであ
る。従来の一つのデータ転送方法では、データ母線から
の信号を高および低のカウンタを使用してａＤＩＡＩし
ている。高カウンタおよび関連の復号し理はデータ母線
信号が高いときカラン）ｆ行い、低カウンタおよび関連
復号論理はデータ母線信号が低いときカランｉ行う。復
調直列データは２進値を生じ、これがレジスタに格納さ
れ装置により連句に使用される。
置の間でデータを転送することは極めて普通のことであ
る。従来の一つのデータ転送方法では、データ母線から
の信号を高および低のカウンタを使用してａＤＩＡＩし
ている。高カウンタおよび関連の復号し理はデータ母線
信号が高いときカラン）ｆ行い、低カウンタおよび関連
復号論理はデータ母線信号が低いときカランｉ行う。復
調直列データは２進値を生じ、これがレジスタに格納さ
れ装置により連句に使用される。
装置からの出力は、レジスタ内の２進値を移動し、これ
ら２進値を高カウンタおよび低カウンタおよび関連復号
論理の第２の組合せにより変調することによシ、変調さ
れる。得られる信号は直列データ母線に出力される。
ら２進値を高カウンタおよび低カウンタおよび関連復号
論理の第２の組合せにより変調することによシ、変調さ
れる。得られる信号は直列データ母線に出力される。
前記２組のカウンタを使用すれば、そのサポートにディ
ジタル論理およびトランジスタが必要である。
ジタル論理およびトランジスタが必要である。
本発明の一つの目的は、データ通信システムの直列デー
タ母線に設置された装置の間でデータを転送する、カウ
ンタの数が可能な限り少い、装置および方法を提供する
ことである。
タ母線に設置された装置の間でデータを転送する、カウ
ンタの数が可能な限り少い、装置および方法を提供する
ことである。
本発明の仙、の目的は、データ通信システムの直列デー
タ母線に設置された装置の間でデータを転送する、カー
ソル制御装置を含む多様なデータ通信装置と共に使用す
ることができる、装置および方法を提供することである
。
タ母線に設置された装置の間でデータを転送する、カー
ソル制御装置を含む多様なデータ通信装置と共に使用す
ることができる、装置および方法を提供することである
。
本発明の他の目的は、データ通信システムの直列データ
母線に設置された装置の間でデータを転送する、比較的
経済的で、確実、且つ機械的に簡単なデータ転送手段と
なる、装置および方法を提供することである。
母線に設置された装置の間でデータを転送する、比較的
経済的で、確実、且つ機械的に簡単なデータ転送手段と
なる、装置および方法を提供することである。
本発明のこれらのおよび他の目的は、データ通信システ
ムの直列データ母線に設置された装置の間でデータを転
送する装置および方法によシ達成される。第１のカウン
テイ／グφフラグ手段が設けられ、これは直列データ母
線上の装置と関連している。第１のカウンテイング・フ
ラグ手段は直列データ母線に結合してデータ母線の高信
号レベルの瞬時期間を決定する。やはり直列データ母線
上の前記装置と関連する第２のカウンテイング・フラグ
手段はデータ母線に結合してデータ母線の低信号レベル
の瞬時期間を決定する。
ムの直列データ母線に設置された装置の間でデータを転
送する装置および方法によシ達成される。第１のカウン
テイ／グφフラグ手段が設けられ、これは直列データ母
線上の装置と関連している。第１のカウンテイング・フ
ラグ手段は直列データ母線に結合してデータ母線の高信
号レベルの瞬時期間を決定する。やはり直列データ母線
上の前記装置と関連する第２のカウンテイング・フラグ
手段はデータ母線に結合してデータ母線の低信号レベル
の瞬時期間を決定する。
第１および第２のカウンテイング・フラグ手段に結合し
て高信号レベルおよび低信号レベルを２進データに復調
し、このデータを使用して装置の関連機能を行う復調論
理手段が設けられている。
て高信号レベルおよび低信号レベルを２進データに復調
し、このデータを使用して装置の関連機能を行う復調論
理手段が設けられている。
送信手段は、第１および第２のカウンテイング・フラグ
手段および復調論理に結合して、その関連機能を行いな
がら装置から受取った２進データを変調する。得られた
変調データはかくして直列データ母線に入力される。
手段および復調論理に結合して、その関連機能を行いな
がら装置から受取った２進データを変調する。得られた
変調データはかくして直列データ母線に入力される。
第１図は、総体的に１４と記したデータ通信システムの
直列データ母線１２に設置された、総体的にＩ Ｑ 、
１０’、・・・・・・１０”と記した、複数のデータ
通信装置を示す。このようなデータ通信装置は、送受信
器チップのようなコンピュータの一部、またはカーソル
制御装置（たとえば、マウスまたはトラックボール）、
キーボード、プリンタ、またはスキャナのような周辺装
置を備えることができる。図示のとおり、装置１０〜１
０”は直列に相互接続されて共通のデータ母線１２によ
シ互いにデータ転送を行う。
直列データ母線１２に設置された、総体的にＩ Ｑ 、
１０’、・・・・・・１０”と記した、複数のデータ
通信装置を示す。このようなデータ通信装置は、送受信
器チップのようなコンピュータの一部、またはカーソル
制御装置（たとえば、マウスまたはトラックボール）、
キーボード、プリンタ、またはスキャナのような周辺装
置を備えることができる。図示のとおり、装置１０〜１
０”は直列に相互接続されて共通のデータ母線１２によ
シ互いにデータ転送を行う。
各種装置が、好適実施例では、受動結合変圧器および抵
抗性および容量性の回路を備えておシ且つ轟業界ではデ
ータ処理装置および他の装置の各々をケーブル１２に結
合するものとして知られている接続モジュール１６によ
シ、ケーブル１２に結合されている。
抗性および容量性の回路を備えておシ且つ轟業界ではデ
ータ処理装置および他の装置の各々をケーブル１２に結
合するものとして知られている接続モジュール１６によ
シ、ケーブル１２に結合されている。
後に説明するように、好適実施例では装置１０〜１０”
の間で同期直列通信およびデータ転送が可能である。好
適実施例の構成およびプロトコルでは、従来のシステム
では普通のノ・ノドシェークの複雑さがほとんど無くな
り、ケーブル１２に沿う高速直列通信が可能になる。
の間で同期直列通信およびデータ転送が可能である。好
適実施例の構成およびプロトコルでは、従来のシステム
では普通のノ・ノドシェークの複雑さがほとんど無くな
り、ケーブル１２に沿う高速直列通信が可能になる。
好適実施例では、データは各ビットセルの低時間対高時
間の比としてコード化される。ビットセルの境界は母線
上の立下シ縁で却定される。「０」は低時間が高時間よ
シ大きいビットセルとしてコード化される。それ故、「
１」は低時間が高時間より少いビットセルとして規定さ
れる。
間の比としてコード化される。ビットセルの境界は母線
上の立下シ縁で却定される。「０」は低時間が高時間よ
シ大きいビットセルとしてコード化される。それ故、「
１」は低時間が高時間より少いビットセルとして規定さ
れる。
命令信号の各ビットセルおよび低速データ伝送の期間は
約１００μｓ±３０％である。高速データ伝送の場合、
ビットセルは２５μＳ±１６％である。
約１００μｓ±３０％である。高速データ伝送の場合、
ビットセルは２５μＳ±１６％である。
データ処理のフォーマットは、受信でも送信でも、開始
ビットにデータの最大２５６ビツトが続き、停止ビット
で終る。他の通信媒体全使用するときは、他の指示方法
を利用できることが認められるであろう。
ビットにデータの最大２５６ビツトが続き、停止ビット
で終る。他の通信媒体全使用するときは、他の指示方法
を利用できることが認められるであろう。
第２図は、ホストコンピュータと、直列データ母線に設
置された、カーソル制御装置のような、特定の装置との
間で処理を行う典型的なプロトコルを示す。この図に示
すように、命令の開始を指示するには、ホストコンピュ
ータから直列データ母線に注意パルスを送出する。注意
パルスはホストコンピュータから［Ｔ−ａｔｔｎＪの期
間だけ母線低の信号を伝達することによυ発生される。
置された、カーソル制御装置のような、特定の装置との
間で処理を行う典型的なプロトコルを示す。この図に示
すように、命令の開始を指示するには、ホストコンピュ
ータから直列データ母線に注意パルスを送出する。注意
パルスはホストコンピュータから［Ｔ−ａｔｔｎＪの期
間だけ母線低の信号を伝達することによυ発生される。
好適実施例では、’ｌ’−ａｔｔｎは５６０〜１０４０
マイクロ秒である。注意パルスの後に同期化パルスＴ８
ｙｎｃが続き、初期母線タイミングを発生する。同期化
パルスの追従縁は命令の最初のビットに対するタイミン
グの基準として使用される。命令の次に停止ビットが続
く。停止ビットの後、母線はその通常の高い状態Ｔｔｔ
に戻る。
マイクロ秒である。注意パルスの後に同期化パルスＴ８
ｙｎｃが続き、初期母線タイミングを発生する。同期化
パルスの追従縁は命令の最初のビットに対するタイミン
グの基準として使用される。命令の次に停止ビットが続
く。停止ビットの後、母線はその通常の高い状態Ｔｔｔ
に戻る。
命令は好適実施例では８ビツトの値である。命令は所要
周辺装置のアドレス（たとえば、マウスに対して００１
１）を指定する４ビツトの装置アドレスフィールドを備
えている。次の２ビツトは命令を形成し、最後の２ビツ
トはアドレスされた周辺装置の内部にある特定のレジス
タＲＱ〜Ｒ３′（ｉｌ−指定することができる登録ずみ
アドレスを形成する。
周辺装置のアドレス（たとえば、マウスに対して００１
１）を指定する４ビツトの装置アドレスフィールドを備
えている。次の２ビツトは命令を形成し、最後の２ビツ
トはアドレスされた周辺装置の内部にある特定のレジス
タＲＱ〜Ｒ３′（ｉｌ−指定することができる登録ずみ
アドレスを形成する。
好適実施例では、命令のビットコードは次のとおシであ
る。
る。
命令 コード
フラッシュ ０００１
聴取 １０Ｒ，Ｒ０
通話 １１Ｒ，Ｒ６
５ｅｎｄＲｅｓｅｔ ００００通話命令は
アドレスされた装置に、もしその装置がデータを所持し
ていれば、そのデータをホストコンピュータに供給する
よう命令する。聴取命令はアドレスされた装置にホスト
コンピュータからのデータを受入れ、これをそのレジス
タの一つに置くよう命令する。フラッシュ命令は個々の
装置により規定される各装置に影響を及はす。この命令
はレジスタをクリアするかまたはキーボード上のすべて
のキーをリセットして再び送出することかできるように
するというような機能に使用することができる。５ｅｎ
ｄＲｅｓｅｔ命令はＡＢＤに接続されているすべての装
置のハードウェアを強制的にリセットさせる。
アドレスされた装置に、もしその装置がデータを所持し
ていれば、そのデータをホストコンピュータに供給する
よう命令する。聴取命令はアドレスされた装置にホスト
コンピュータからのデータを受入れ、これをそのレジス
タの一つに置くよう命令する。フラッシュ命令は個々の
装置により規定される各装置に影響を及はす。この命令
はレジスタをクリアするかまたはキーボード上のすべて
のキーをリセットして再び送出することかできるように
するというような機能に使用することができる。５ｅｎ
ｄＲｅｓｅｔ命令はＡＢＤに接続されているすべての装
置のハードウェアを強制的にリセットさせる。
周辺装置が通話するようアドレスされると、「タイムア
ウト」期間という一定の期間内に応答しなければならな
い。タイムアウト［Ｔｔｔ Ｊは約１４０ないし２６０
マイクロ秒（２ビツトセル）である。選択された装置は
、タイムアウトしていなければ、母線上で活動的になっ
てそのデータ処理（たとえば２ないし８データバイト）
ヲ行い、次に停止ビットを直列データ母線に与える。
ウト」期間という一定の期間内に応答しなければならな
い。タイムアウト［Ｔｔｔ Ｊは約１４０ないし２６０
マイクロ秒（２ビツトセル）である。選択された装置は
、タイムアウトしていなければ、母線上で活動的になっ
てそのデータ処理（たとえば２ないし８データバイト）
ヲ行い、次に停止ビットを直列データ母線に与える。
ホストＣＰＵからの命令バイト（８ビツト）によシ、装
置は、命令バイトに対して存在したと丁度同じ聴取命令
が存在すればデータを復調し、命令バイトからの通話命
令が存在すればデータを変調する。命令ビットは直列デ
ータ母線に含まれている変調を示すかまたは装置特有デ
ータのデータ母線への変調を示す。
置は、命令バイトに対して存在したと丁度同じ聴取命令
が存在すればデータを復調し、命令バイトからの通話命
令が存在すればデータを変調する。命令ビットは直列デ
ータ母線に含まれている変調を示すかまたは装置特有デ
ータのデータ母線への変調を示す。
今度は第３図を参照すると、本発明の装置の機能ブロッ
ク図が示されている。高カウンテイング・フラグ手段１
８および低カウンテイング・フラグ手段２０が直列デー
タ母線１２に結合され、データ母線の高信号レベルおよ
び低信号レベルの瞬時期間を決定する。高カウンタおよ
び低カウンタは外部発振器によシロツクされるのが望ま
しい。
ク図が示されている。高カウンテイング・フラグ手段１
８および低カウンテイング・フラグ手段２０が直列デー
タ母線１２に結合され、データ母線の高信号レベルおよ
び低信号レベルの瞬時期間を決定する。高カウンタおよ
び低カウンタは外部発振器によシロツクされるのが望ま
しい。
フラグ手段は好適にはフラグ状態を格納する複数の７リ
ツブ・フロップ装置を備えており、このようなフラグは
いずれかのカウンタが所定のカウントになったとき活動
的になる。復調論理手段２２はカウンテイング・フラグ
手段と結合され、高信号レベルおよび低信号レベルを２
進データに復調する。復調論理２２は複数の７リツプ・
７０ツブ装置および論理ゲートを備えるのが望ましい。
ツブ・フロップ装置を備えており、このようなフラグは
いずれかのカウンタが所定のカウントになったとき活動
的になる。復調論理手段２２はカウンテイング・フラグ
手段と結合され、高信号レベルおよび低信号レベルを２
進データに復調する。復調論理２２は複数の７リツプ・
７０ツブ装置および論理ゲートを備えるのが望ましい。
この２進データは装置の関連機能を行うのに使用される
。（たとえば、カーソル制御装置では、関連機能とはカ
ーソルを表示画面上の所要位置まで動かすことであり、
または、たとえば、キーボードの関連機能とは数字また
は文字などを表示することである。） 復調論理手段２２の出力は、装置の関連機能を行うチッ
プ論理２４の残シに入力される。
。（たとえば、カーソル制御装置では、関連機能とはカ
ーソルを表示画面上の所要位置まで動かすことであり、
または、たとえば、キーボードの関連機能とは数字また
は文字などを表示することである。） 復調論理手段２２の出力は、装置の関連機能を行うチッ
プ論理２４の残シに入力される。
直列データ母線送信器手段２６は、高および低のカラテ
ィング１フラグ手段および復調論理手段２２に結合され
てその関連機能を行いながら装置から受取った２進デー
タを変調する。得られた変調データを直列データ母線１
２に入力する。
ィング１フラグ手段および復調論理手段２２に結合され
てその関連機能を行いながら装置から受取った２進デー
タを変調する。得られた変調データを直列データ母線１
２に入力する。
好適実施例の原理の特定の使用実施例を第４図に示す。
この図はマウス設計用アプリケーション特有集積回路（
ＡＳＩＣ）のブロック図である。破線３０の右に数字２
８で示したＡＳＩＣの「マウス」サブチップはコード化
に使用されるその部分である。このチップは動作に必要
な所要パルスを形成する。
ＡＳＩＣ）のブロック図である。破線３０の右に数字２
８で示したＡＳＩＣの「マウス」サブチップはコード化
に使用されるその部分である。このチップは動作に必要
な所要パルスを形成する。
ｊＡＤＢＪとして区別したコアセル３２はＡＳＩＣとＣ
ＰＵとの間の通信を規定するのに使用されるＡＳＩＣの
部分を示す。ＡＤＢはアップル・デスクトップ・バスの
略号である。破線３６の左の部分３４をクロックと言う
。「マウス」サブチップの詳細な説明は、１９８９年５
月２４日出願の「光学的コード化の装置および方法（Ａ
ｐｐａｒａｔｕｓ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ ０
ｐｔｉｃａｌ Ｅｎｃｏｄｉｎｇ） Ｊと題する同時係
属中の米国特許出願０７／３５７，４１９および１９８
９年６月８日出願の「コンピュータ制御表示装置の不必
要なカーソル移動を極少にする装置および方法（Ａｐｐ
ａｒａｔｕｓ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍｉｎ
ｉｒｎｉｗｉｎｇ Ｕｎｄｅｓｉｒｅｄ Ｃｕｒｉｏｒ
Ｍｏｖｅｍｅｎｔ ｉｎ ａ Ｃ。
ＰＵとの間の通信を規定するのに使用されるＡＳＩＣの
部分を示す。ＡＤＢはアップル・デスクトップ・バスの
略号である。破線３６の左の部分３４をクロックと言う
。「マウス」サブチップの詳細な説明は、１９８９年５
月２４日出願の「光学的コード化の装置および方法（Ａ
ｐｐａｒａｔｕｓ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ ０
ｐｔｉｃａｌ Ｅｎｃｏｄｉｎｇ） Ｊと題する同時係
属中の米国特許出願０７／３５７，４１９および１９８
９年６月８日出願の「コンピュータ制御表示装置の不必
要なカーソル移動を極少にする装置および方法（Ａｐｐ
ａｒａｔｕｓ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｍｉｎ
ｉｒｎｉｗｉｎｇ Ｕｎｄｅｓｉｒｅｄ Ｃｕｒｉｏｒ
Ｍｏｖｅｍｅｎｔ ｉｎ ａ Ｃ。
ｍｐｕｔｅｒ Ｃｏｎｔｒｏｌｌｅｄ Ｄｉｓｐｌａｙ
Ｓｙｓｔｅｍ） Ｊと題する０７／３６３ 、５８６
に記されている。これら出願の主題事項を参照によシこ
こに取入れである。
Ｓｙｓｔｅｍ） Ｊと題する０７／３６３ 、５８６
に記されている。これら出願の主題事項を参照によシこ
こに取入れである。
今度は第５図を参照すると、ＡＤＢサブチップ３２の低
レベルの図が示されている。ＡＤＢサブチップ３２はマ
ウスサブチップ３２とのインターフェースであルＤＥＶ
ＩＣＥＩＮＴ３ Ｂ ’＆備えティる。ＡＤＢＴＲＡＮ
Ｓ４０は、その関連機能を行いながら装置から受取った
２進データを変調し、得られた変調データを直列データ
母線に入力する送信手段となる。ＡＤＢＲＥＣ４２の部
分はカウンテイング・フラグ手段金偏えている。
レベルの図が示されている。ＡＤＢサブチップ３２はマ
ウスサブチップ３２とのインターフェースであルＤＥＶ
ＩＣＥＩＮＴ３ Ｂ ’＆備えティる。ＡＤＢＴＲＡＮ
Ｓ４０は、その関連機能を行いながら装置から受取った
２進データを変調し、得られた変調データを直列データ
母線に入力する送信手段となる。ＡＤＢＲＥＣ４２の部
分はカウンテイング・フラグ手段金偏えている。
第６図はＡＤＢＲＥＣ４２を示す。ＡＤＢＲＥＣ４２は
高カウンタ４４ （ＡＤＨＨＩＧＨ） 、低カウンタ４
６（ＡＤＢＬＯＷ）、高カウンタと関連するフラグ、す
なわチＨＩＧＨＦ’ＬＡＧＳ ４８、および低カウンタ
と関連するフラグ、すなわちＬＯＷＥＬＡＧＳ５０を備
えている。
高カウンタ４４ （ＡＤＨＨＩＧＨ） 、低カウンタ４
６（ＡＤＢＬＯＷ）、高カウンタと関連するフラグ、す
なわチＨＩＧＨＦ’ＬＡＧＳ ４８、および低カウンタ
と関連するフラグ、すなわちＬＯＷＥＬＡＧＳ５０を備
えている。
第７図は高カウンタ（ＡＤＢＩ（ＩＧＨ４４）の論理図
を示す。このＡＤＢＨＩＧＨはバイナリリップルカウン
タであシ、図のＱ出力をカウントアツプするために、フ
リップ・フロップのＱ出力を反転する。
を示す。このＡＤＢＨＩＧＨはバイナリリップルカウン
タであシ、図のＱ出力をカウントアツプするために、フ
リップ・フロップのＱ出力を反転する。
外部クロックからの入力信号５２ （Ｏ３ＣＣＬＫ）は
ＲＣＡＩ６２０−ＡＮＤゲートに加えられる。データ母
線入力（ＡＤＢＩＮ）は一連の１５４０インバータに加
えられ、次いで１６２０ＡＮＤゲートの入力に加えられ
る。その出力（ＨＩＧＨＣＬＫ ）はＲＣＡ２１９０−
Ｄフリップ・フロップのＣ入力に加えられる。
ＲＣＡＩ６２０−ＡＮＤゲートに加えられる。データ母
線入力（ＡＤＢＩＮ）は一連の１５４０インバータに加
えられ、次いで１６２０ＡＮＤゲートの入力に加えられ
る。その出力（ＨＩＧＨＣＬＫ ）はＲＣＡ２１９０−
Ｄフリップ・フロップのＣ入力に加えられる。
Ｄクリップ畳フロップのＣ入力はシュミットトリガに結
合され、その出力はカウンティングのため一連のＲＣＡ
２１９０−Ｄフリップ・フロップに結合される。１５４
０インバータを通る０８ＣＬＫ、およびＡＤＢＩＮは１
７２０−ＯＲゲートに加えられ、１７２０−ＯＲゲート
からの出力は１５２０インバータの入力に伝えられる。
合され、その出力はカウンティングのため一連のＲＣＡ
２１９０−Ｄフリップ・フロップに結合される。１５４
０インバータを通る０８ＣＬＫ、およびＡＤＢＩＮは１
７２０−ＯＲゲートに加えられ、１７２０−ＯＲゲート
からの出力は１５２０インバータの入力に伝えられる。
１５２０インバータの出力（ＨＩＧＨＲＥＳ ）は２１
９０−Ｄフリップ・フロップのすセット出力であるＲに
結合される。各２１９０−Ｄフリツプ拳フロツプのＤ入
力およびＱ出力は同じ１５２０インバータに結合される
が、Ｑ出力は他の１５２０インバータに結合される。
９０−Ｄフリップ・フロップのすセット出力であるＲに
結合される。各２１９０−Ｄフリツプ拳フロツプのＤ入
力およびＱ出力は同じ１５２０インバータに結合される
が、Ｑ出力は他の１５２０インバータに結合される。
今度は低カウンタＡＤＢＬＯＷ４６の論理図である第８
図を参照すると、ＡＤＢＬＯＷＪ６が実質上ＡＤＨＨＩ
ＧＨ４４と同じであることがわかる。しかし、ＡＤＨＩ
Ｎの逆のＡＤＨＩＮ−が入力される。なお、ＡＤＢＬＯ
Ｗはバイナリリップルカウンタであり、図のＱ出力をカ
ウントアツプするために７リツプ・フロップのＱ出力は
反転される。
図を参照すると、ＡＤＢＬＯＷＪ６が実質上ＡＤＨＨＩ
ＧＨ４４と同じであることがわかる。しかし、ＡＤＨＩ
Ｎの逆のＡＤＨＩＮ−が入力される。なお、ＡＤＢＬＯ
Ｗはバイナリリップルカウンタであり、図のＱ出力をカ
ウントアツプするために７リツプ・フロップのＱ出力は
反転される。
今度は第９図を参暇すると、復調論理手段２２が示され
ている。同期化フラグ（５ＹＮＣＦ ）が高に設定され
ていれば命令行は５ＦＩ、（２５μＳ）、１０ＦＭ（５
０μＳ）、１０ｙｒ、 （５０μｓ ）、５ Ｆ）ｌ
（２５μｓ）、１７ＦＬ（８５μＳ）、および１７ＦＨ
（８５μ８）ｋ使用してこのブロック内部で復調される
。論理レベル「１」は５ＦＬおよびＩＯＦ、が共に設定
されていれば復調される。これは１／３低および２／３
高の等価ビットセル時間を検出する。論理レベル「０」
は１０ＦＬおよび５ＦＨが共に設定きれていれば復調さ
れる。これは２／３低および１／′３高の等価ビットセ
ル時間を検出する。５ＴＡＲＴＦＨが高に設定されてい
ればデータ母線上のデータは同期化フラグが５ＦＬ、
ｌ０ＦＢ、 ５ＦＨ，ｌ０ＦＬ 、 １７ＦＨＸおよび
１７ｙｔ、に使用して高に設定されている場合に命令行
が復調されたと同じ仕方で復調式れる。聴取−通話線Ｌ
Ｔは５ＹＮＣＦおよび５ＴＡＲＴＦＨと共に、受信ビッ
ト復号ブロック２２に何時復調するかを知らせるのに使
用される。出力ＬＩＳＴＦ、ＮＤＡＴＡおよびＬＩＳＴ
ＥＮＣＬＫはチップの残りと結合して復調データを２進
形にする。ピットエラー出力は、１７ＦＬおよび１７Ｆ
、の時間に到達することによシ決まる無効ビットにより
ｘに設定されていｒしば、装置にデータ復調をすべて中
止させ、その後装置はデータ母線上の次の有効注意信号
を探す。
ている。同期化フラグ（５ＹＮＣＦ ）が高に設定され
ていれば命令行は５ＦＩ、（２５μＳ）、１０ＦＭ（５
０μＳ）、１０ｙｒ、 （５０μｓ ）、５ Ｆ）ｌ
（２５μｓ）、１７ＦＬ（８５μＳ）、および１７ＦＨ
（８５μ８）ｋ使用してこのブロック内部で復調される
。論理レベル「１」は５ＦＬおよびＩＯＦ、が共に設定
されていれば復調される。これは１／３低および２／３
高の等価ビットセル時間を検出する。論理レベル「０」
は１０ＦＬおよび５ＦＨが共に設定きれていれば復調さ
れる。これは２／３低および１／′３高の等価ビットセ
ル時間を検出する。５ＴＡＲＴＦＨが高に設定されてい
ればデータ母線上のデータは同期化フラグが５ＦＬ、
ｌ０ＦＢ、 ５ＦＨ，ｌ０ＦＬ 、 １７ＦＨＸおよび
１７ｙｔ、に使用して高に設定されている場合に命令行
が復調されたと同じ仕方で復調式れる。聴取−通話線Ｌ
Ｔは５ＹＮＣＦおよび５ＴＡＲＴＦＨと共に、受信ビッ
ト復号ブロック２２に何時復調するかを知らせるのに使
用される。出力ＬＩＳＴＦ、ＮＤＡＴＡおよびＬＩＳＴ
ＥＮＣＬＫはチップの残りと結合して復調データを２進
形にする。ピットエラー出力は、１７ＦＬおよび１７Ｆ
、の時間に到達することによシ決まる無効ビットにより
ｘに設定されていｒしば、装置にデータ復調をすべて中
止させ、その後装置はデータ母線上の次の有効注意信号
を探す。
注記したように、復調論理手段２２への入力には第６図
に示したフラグからの１７ＦＭ 、 １７ＦＬ 。
に示したフラグからの１７ＦＭ 、 １７ＦＬ 。
５ＦＨ％ ｌ０ＦＬ、ｌ０ＦＨ１および５ＦＬがある。
他の入力は、第６図に示すように、低カウンタからのＬ
ＯＷＣＫＴｌである。チップのマウス特有部分からのＬ
Ｔ−も入力である。５ＹＮＣおよび５ＴＡＲＴＦＨもカ
ウンタからの入力である。
ＯＷＣＫＴｌである。チップのマウス特有部分からのＬ
Ｔ−も入力である。５ＹＮＣおよび５ＴＡＲＴＦＨもカ
ウンタからの入力である。
第１０図はＡＤＢサブチップ３２の送信器手段部分（た
とえば、ＡＤＢＴＲＡＮＳ ４０ ）を示す。聴取−通
話線である入力ＬＴ−はチップの装置特有部分２８から
来る。ＬＴ−は停止ビット開始ビット量時間である入力
ＴＬＴＦ−と関連して使用される。ＬＴ−人力およびＴ
ＬＴＦ入力は送信器手段４ｏが変調手段を使用してデー
タ母線に通話すべきか否かを決定する。ＬＴ−が通話状
態に設定されておシ、且っカウンタΦフラグブロックか
ら来るＴＬＴＦ−が高に設定されていれば、ＡＤＢＴＲ
ＡＮＳ４０は変調を開始する。
とえば、ＡＤＢＴＲＡＮＳ ４０ ）を示す。聴取−通
話線である入力ＬＴ−はチップの装置特有部分２８から
来る。ＬＴ−は停止ビット開始ビット量時間である入力
ＴＬＴＦ−と関連して使用される。ＬＴ−人力およびＴ
ＬＴＦ入力は送信器手段４ｏが変調手段を使用してデー
タ母線に通話すべきか否かを決定する。ＬＴ−が通話状
態に設定されておシ、且っカウンタΦフラグブロックか
ら来るＴＬＴＦ−が高に設定されていれば、ＡＤＢＴＲ
ＡＮＳ４０は変調を開始する。
カウンタ・フラグブロックからのフラグである５ＴＡＲ
ＴＦＨは第１０図に示す出力ＡＤＢＯＵＴを通して開始
ビットをデータ母線上に変調させる。開始ビットが変調
され終るとチップの装置特有部分からのデータがデータ
母線上に変調される。このデータはカウンタ・フラグブ
ロックから来る７ＦＬ＝１７− （３５μｓ）、１３Ｆ、、（６５μＳ）、７ＦＬ（３５
μｓ）、１３ｙｔ（６５μｓ）、および４０ＦＨ（２０
０μＢ）の論理レベルによって決まる。その他、チップ
の装置インターフェース部からのＴＡＬＫＤＡＴＡ入力
線は論理「１ｊおよび「０」を表わすビットセル時間を
変調するのに役立つ。ＴＡＬＫＤＡＴＡｉ７の論理レベ
ルにより、論理「０」または「１」が「０」 または「
１．」のビットセル内に変調される。論理「Ｏ」は１３
ＦＬおよび７ＦＨの入力線を使用して変調され、論理「
１」は７ＦＬおよび１３ＦＨを使用して変調される。
ＴＦＨは第１０図に示す出力ＡＤＢＯＵＴを通して開始
ビットをデータ母線上に変調させる。開始ビットが変調
され終るとチップの装置特有部分からのデータがデータ
母線上に変調される。このデータはカウンタ・フラグブ
ロックから来る７ＦＬ＝１７− （３５μｓ）、１３Ｆ、、（６５μＳ）、７ＦＬ（３５
μｓ）、１３ｙｔ（６５μｓ）、および４０ＦＨ（２０
０μＢ）の論理レベルによって決まる。その他、チップ
の装置インターフェース部からのＴＡＬＫＤＡＴＡ入力
線は論理「１ｊおよび「０」を表わすビットセル時間を
変調するのに役立つ。ＴＡＬＫＤＡＴＡｉ７の論理レベ
ルにより、論理「０」または「１」が「０」 または「
１．」のビットセル内に変調される。論理「Ｏ」は１３
ＦＬおよび７ＦＨの入力線を使用して変調され、論理「
１」は７ＦＬおよび１３ＦＨを使用して変調される。
第１０図への他の入力は送信器手段４ｏの調整の補助に
使用される。
使用される。
出力ＴＡＬＫＣＬＫはＴＡＬＫＤＡＴＡ入力を調整する
のに使用される。ＤＡＴＡＳＴＯＰ出力線は、典型的な
データ母線処理を示す第２図に示すように、新しい注意
パルスおよび同期化パルス金探すＡＤＢサブチップを準
備する送信手段処理が終ったことを示すのに使用される
。
のに使用される。ＤＡＴＡＳＴＯＰ出力線は、典型的な
データ母線処理を示す第２図に示すように、新しい注意
パルスおよび同期化パルス金探すＡＤＢサブチップを準
備する送信手段処理が終ったことを示すのに使用される
。
これまで述べた明細書で、本発明についてその特定の模
範的実施例を参照して説明した。しかし、「特許請求の
範囲」に示した本発明の一層広い精神および範囲から逸
脱することなく、これに各種修正および変更を行うこと
ができることは明らかであろう。明細書および図面は、
したがって、限定的にではなく例示と見なすべきである
。
範的実施例を参照して説明した。しかし、「特許請求の
範囲」に示した本発明の一層広い精神および範囲から逸
脱することなく、これに各種修正および変更を行うこと
ができることは明らかであろう。明細書および図面は、
したがって、限定的にではなく例示と見なすべきである
。
送信手段をカウンティング機構および復調論理に連結す
ることにより、カウンティング装置の数が前に参照した
従来の通信システムと比較して少くなる。カウンティン
グ装置の数を可能な限り少くすることにより比較的１費
がかからない、−層確実なシステム７ｊＢＫ得られる。
ることにより、カウンティング装置の数が前に参照した
従来の通信システムと比較して少くなる。カウンティン
グ装置の数を可能な限り少くすることにより比較的１費
がかからない、−層確実なシステム７ｊＢＫ得られる。
この減少は、直列母線では、復調および変調が決して同
時には発生しないという事実により可能である。一方は
受信しているか、または受信または送信を情っている。
時には発生しないという事実により可能である。一方は
受信しているか、または受信または送信を情っている。
ここに開示した原理は、たとえば、ＣＰＵおよび／また
はカーソル制御装置、キーボード、プリンタ、およびス
キャナのような周辺装置１′〒に利用することができる
。
はカーソル制御装置、キーボード、プリンタ、およびス
キャナのような周辺装置１′〒に利用することができる
。
第１図はデータ通信ネットワークを示す。
第２図は命令プロトコルを図解するタイミング図である
。 第３図は本発明の好適実施例のデータ転送機構を示す機
能ブロック図である。 第４図はカーソル制御装置によシ好適実施例を実施する
のに使用することができるアプリケーション特有集積回
路（ＡＳ Ｉ Ｃ）のブロック図である。 第５図は第３図のＡＳＩＣのデータ母線サブチップの低
レベル図である。 第６図は、データ母線サブチップの一部の低レベル図で
あり、カウンタおよびフラグを示す。 第７図はＡＳＩＣの高カウンタの論理図である。 第８図はＡＳＩＣの低カウンタの論理図である。 第９図はＡＳＩＣの復調論理を示す。 第１０図は、高および低のカウンティング信号、チップ
からの関連信号、および復調論理からの信号を受ける送
信器手段のブロック図である。 １０ 、１０’・・・・・・１０”・・・・データ通信
装置、１２・・・・データ母線、１４・・・・データ通
信システム。
。 第３図は本発明の好適実施例のデータ転送機構を示す機
能ブロック図である。 第４図はカーソル制御装置によシ好適実施例を実施する
のに使用することができるアプリケーション特有集積回
路（ＡＳ Ｉ Ｃ）のブロック図である。 第５図は第３図のＡＳＩＣのデータ母線サブチップの低
レベル図である。 第６図は、データ母線サブチップの一部の低レベル図で
あり、カウンタおよびフラグを示す。 第７図はＡＳＩＣの高カウンタの論理図である。 第８図はＡＳＩＣの低カウンタの論理図である。 第９図はＡＳＩＣの復調論理を示す。 第１０図は、高および低のカウンティング信号、チップ
からの関連信号、および復調論理からの信号を受ける送
信器手段のブロック図である。 １０ 、１０’・・・・・・１０”・・・・データ通信
装置、１２・・・・データ母線、１４・・・・データ通
信システム。
Claims (2)
- （１）データ通信システムの直列データ母線に設置され
た装置の間でデータを転送する装置であつて、 （ａ）前記直列データ母線上の第１の装置に関連する手
段であり、前記直列データ母線に結合して前記データ母
線の高信号レベルの瞬時期間を決定する第１のカウンテ
イング・フラグ手段、 （ｂ）前記直列データ母線上の第１の装置に関連する手
段であり、前記直列データ母線に結合して前記データ母
線の低信号レベルの瞬時期間を決定する第２のカウンテ
イング・フラグ手段、 （ｃ）前記第１および第２のカウンテイング・フラグ手
段に結合して前記高信号レベルおよび低信号レベルを２
進データに復調し、この２進データを使用して前記第１
の装置の関連機能を行う復調論理手段、および （ｄ）前記第１および第２のカウンテイング・フラグ手
段および前記復調論理手段に結合して、前記第１の装置
の一部から受取つた２進データを、その関連機能を行い
ながら変調し、得られた変調信号を前記直列データ母線
に入力する送信手段、から成る装置。 - （２）データ通信システムの直列データ母線に設置され
た装置の間でデータを転送する方法であつて、 （ａ）前記データ母線の高信号レベルと低信号レベルと
の相対期間を決定する段階、 （ｂ）前記決定を使用して前記高信号レベルおよび低信
号レベルを２進データに復調し、前記データ母線上の第
１の装置の関連機能を行う段階、（ｃ）前記相対期間の
決定および前記復調２進データを使用してその関連機能
を行いながら前記第１の装置の一部から受取つた２進デ
ータを変調し、得られた変調データを前記直列データ母
線に入力する段階、 から成る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/407,570 US5128677A (en) | 1989-09-15 | 1989-09-15 | Apparatus and method for transferring data along a serial data bus |
| US407,570 | 1989-09-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03164961A true JPH03164961A (ja) | 1991-07-16 |
| JP3198333B2 JP3198333B2 (ja) | 2001-08-13 |
Family
ID=23612634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24415390A Expired - Lifetime JP3198333B2 (ja) | 1989-09-15 | 1990-09-17 | 直列データ母線によりデータを転送する装置および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5128677A (ja) |
| JP (1) | JP3198333B2 (ja) |
| FR (1) | FR2652179B1 (ja) |
| GB (1) | GB2236460B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2935307B2 (ja) * | 1992-02-20 | 1999-08-16 | 株式会社日立製作所 | ディスプレイ |
| JP3334211B2 (ja) | 1993-02-10 | 2002-10-15 | 株式会社日立製作所 | ディスプレイ |
| GB2300544A (en) * | 1995-04-10 | 1996-11-06 | 3Com Limited | Bridge/repeater device for LANs |
| US5866956A (en) * | 1995-06-06 | 1999-02-02 | Dekko Engineering, Inc. | Apparatus for and method of monitoring and controlling a power system |
| US7577782B2 (en) | 1996-02-02 | 2009-08-18 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US6631435B1 (en) | 1996-02-02 | 2003-10-07 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US6570666B1 (en) * | 1997-01-27 | 2003-05-27 | Seiko Epson Corporation | Printer detecting data precisely in response to change in data transmission speed |
| US7492393B2 (en) * | 1999-02-12 | 2009-02-17 | Sony Corporation | Method of and apparatus for generating a precise frame rate in digital video transmission from a computer system to a digital video device |
| KR101842864B1 (ko) * | 2016-06-21 | 2018-03-28 | 현대성우메탈 주식회사 | 대칭형 레이어 구조를 포함하는 복합재 림 및 이를 포함하는 차량용 로드휠 |
| US11387864B2 (en) * | 2019-06-05 | 2022-07-12 | Farid Dowla | Pulse based wideband signaling |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3965468A (en) * | 1975-01-17 | 1976-06-22 | Hewlett-Packard Company | Logic pulser |
| GB1565203A (en) * | 1975-07-25 | 1980-04-16 | Pico Electronics Ltd | Remote control systems |
| US4128832A (en) * | 1976-01-08 | 1978-12-05 | Ncr Corporation | Combined encoder/decoder |
| GB1519779A (en) * | 1976-03-02 | 1978-08-02 | Butler A W | Apparatus for control of equipment via a single transmissions path |
| US4014002A (en) * | 1976-04-05 | 1977-03-22 | The United States Of America As Represented By The Secretary Of The Navy | Data acquisition and transfer system |
| US4146743A (en) * | 1976-08-09 | 1979-03-27 | Hewlett-Packard Company | Adaptive sampling decoder-encoder apparatus and method |
| GB1575037A (en) * | 1977-02-09 | 1980-09-17 | Philips Electronic Associated | Data transmission |
| US4228422A (en) * | 1978-11-30 | 1980-10-14 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | System for displaying at a remote station data generated at a central station and for powering the remote station from the central station |
| NL191374C (nl) * | 1980-04-23 | 1995-06-16 | Philips Nv | Communicatiesysteem met een communicatiebus. |
| DE3140431C2 (de) * | 1980-10-13 | 1986-09-25 | Hitachi, Ltd., Tokio/Tokyo | Demodulatorschaltung zum Demodulieren eines modulierten Digitalsignals |
| US4700358A (en) * | 1985-11-18 | 1987-10-13 | Hayes Microcomputer Products, Inc. | Synchronous/asynchronous modem |
| US5027109A (en) * | 1989-06-08 | 1991-06-25 | Donovan Paul M | Apparatus and method for minimizing undesired cursor movement in a computer controlled display system |
-
1989
- 1989-09-15 US US07/407,570 patent/US5128677A/en not_active Expired - Lifetime
-
1990
- 1990-08-21 GB GB9018348A patent/GB2236460B/en not_active Expired - Lifetime
- 1990-09-13 FR FR9011323A patent/FR2652179B1/fr not_active Expired - Lifetime
- 1990-09-17 JP JP24415390A patent/JP3198333B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5128677A (en) | 1992-07-07 |
| JP3198333B2 (ja) | 2001-08-13 |
| GB2236460B (en) | 1993-11-17 |
| FR2652179B1 (fr) | 1995-05-05 |
| FR2652179A1 (fr) | 1991-03-22 |
| GB2236460A (en) | 1991-04-03 |
| GB9018348D0 (en) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7010612B1 (en) | Universal serializer/deserializer | |
| US4710871A (en) | Data transmitting and receiving apparatus | |
| US4225919A (en) | Advanced data link controller | |
| EP0071747B1 (en) | Self-pacing serial keyboard interface for data processing system | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| CA1065061A (en) | Cpu-1/0 bus interface for a data processing system | |
| US3863226A (en) | Configurable communications controller having shared logic for providing predetermined operations | |
| JPH03164961A (ja) | 直列データ母線によりデータを転送する装置および方法 | |
| US5564061A (en) | Reconfigurable architecture for multi-protocol data communications having selection means and a plurality of register sets | |
| US5131015A (en) | Combined BAUD rate generator and digital phase locked loop | |
| KR920008450B1 (ko) | 동기 및 비동기 데이타 전송을 검출하기 위한 장치 및 방법 | |
| US6332173B2 (en) | UART automatic parity support for frames with address bits | |
| JP2766941B2 (ja) | クロック生成装置とデータ送受信装置及びその方法 | |
| US4542517A (en) | Digital serial interface with encode logic for transmission | |
| JP3571195B2 (ja) | 画像形成装置のホストインタフェース回路 | |
| US5175750A (en) | Application specific integrated circuit for a serial data bus | |
| JPS5942507B2 (ja) | 通信方式 | |
| JPH11509658A (ja) | 拡張されたチップ選択リセット装置および方法 | |
| US4651329A (en) | Digital decode logic for converting successive binary zero pulses having opposite polarity to a stream of data pulses | |
| US4255813A (en) | Dicode transmission system | |
| GB2324688A (en) | A modem in which bit rate is determined using the width of a start bit | |
| JPH04348638A (ja) | データ伝送方法 | |
| US6311235B1 (en) | UART support for address bit on seven bit frames | |
| US5870437A (en) | Apparatus and method for detecting end of serial bit stream | |
| JP3037174B2 (ja) | シリアルデータ伝送装置及びシリアルデータ伝送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080615 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 10 |