JPH04348638A - データ伝送方法 - Google Patents

データ伝送方法

Info

Publication number
JPH04348638A
JPH04348638A JP3120932A JP12093291A JPH04348638A JP H04348638 A JPH04348638 A JP H04348638A JP 3120932 A JP3120932 A JP 3120932A JP 12093291 A JP12093291 A JP 12093291A JP H04348638 A JPH04348638 A JP H04348638A
Authority
JP
Japan
Prior art keywords
digit
encoded code
data
cpu
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3120932A
Other languages
English (en)
Other versions
JPH0773286B2 (ja
Inventor
Mamoru Takai
高井 護
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MEGA SOFUTO KK
Original Assignee
MEGA SOFUTO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEGA SOFUTO KK filed Critical MEGA SOFUTO KK
Priority to JP3120932A priority Critical patent/JPH0773286B2/ja
Priority to US07/774,499 priority patent/US5394438A/en
Publication of JPH04348638A publication Critical patent/JPH04348638A/ja
Publication of JPH0773286B2 publication Critical patent/JPH0773286B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Input From Keyboards Or The Like (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はデータ伝送に関するも
のであり、特にその高速化に関するものである。
【0002】
【従来の技術】データ交換のため、コンピュータとコン
ピュータとの間に伝送ラインを配設し、データ伝送を行
うことがなされている。このような伝送方法の一つとし
て、従来より行われている、調歩同期通信方式を図8に
示す。通信ラインは、データが無い時にはHレベルを出
力している。1キャラクタ(8ビット)のデータを伝送
する場合には、送信側は、まずスタートビット(Lレベ
ル)Sを伝送する。受信側は、これを受けて、所定の周
期Tの半分の期間後(T/2経過後)から、所定周期T
(1/ボーレイト)の間隔のサンプリングパルスを生成
する。一方、送信側はスタートビットSに続けて、所定
周期Tの間隔で、データD0〜D7およびパリティビッ
トPを順次1ビットずつ伝送する。受信側は、サンプリ
ングパルスにより、通信ライン上のデータおよびパリテ
ィビットPを取り込む。上記のようにして、8ビットの
データ伝送が完了すると、送信側は、ストップビットE
として、Hレベルを出力する。受信側は、ストップビッ
トEを正しく受信したことにより、エラーなく通信が行
われたことを判断する。
【0003】以上のようにして、1キャラクタ(8ビッ
ト)のデータが伝送される。次以降のデータについても
、同様の動作が行われる。
【0004】ところで、上記のような調歩同期通信方式
においては、サンプリングパルスの周期Tにより伝送速
度が決定される。したがって、サンプリングパルスの周
期Tを短くすれば伝送速度が速くなる。しかしながら、
周期Tをあまり短くするとエラーを生じやすくなり、信
頼性を低下させるおそれがある。すなわち、サンプリン
グパルスの周期Tにより、伝送速度に限界があった。
【0005】さらに、この通信方式においては、スター
トビットS、ストップビットEをデータの前後に付加せ
ねばならなかった。このため、なおさら伝送速度が遅く
なっていた。
【0006】これらの問題を解決するため、発明者はす
でに、新たな伝送方式を提案している(米国特許出願第
410206号、特開平2−262747号)。図9に
、特開平2−262747号に開示された通信方式のハ
ードウエア接続図を示す。
【0007】パーソナルコンピュータ1のRS−232
C用の端子24とパーソナルコンピュータ8のRS−2
32C用の端子25とは、ケーブルにより図のように接
続されている。端子RTS、端子DTRは、本来モデム
インターフェイスに使用する端子であるが、ここでは、
出力端子として用いている。同様に、端子CTS、端子
DCDも、モデムインターフェイスに使用する端子であ
るが、ここでは、入力端子として使用している。
【0008】今、コンピュータ1の側からコンピュータ
8の側へデータを伝送するものとして説明を進める。伝
送すべきデータが格納されたフロッピィディスク(図示
せず)を、ディスクドライブ30に挿入する。また、受
信用のフロッピィディスク(図示せず)をディスクドラ
イブ40に挿入する。送り側のCPU2は、インターフ
ェイス32を介してフロッピィディスクのデータを読み
出す。 なお、ここでは、8ビット(1キャラクタ)単位のデー
タを送るものとする。
【0009】メモリ3には、図10、図11に示すよう
な符号化テーブルが記憶されている。このテーブルは、
8ビットのデータ(原データ)の値(28個ある)に対
応させた符号化コードを得るものである。例えば、原デ
ータが(00000000)2(すなわち十進数で0)
であれば、対応する符号化コードは120となる。また
、原データが(00010011)2(すなわち十進数
で19)であれば、符号化コードは102302となる
。なお、符号化テーブルは、(1)各桁の数値は0、1
、2、3の何れかとする、(2)隣接する各桁は必ず異
なる数値とする、(3)必ず1で始まり0か2で終る、
(4)P桁の符号化コードの1桁目からP桁目の値は、
P桁より長いQ桁の符号化コードの1桁目からP桁目ま
での値と一致しない、等の規則性をもって作成されてい
る。CPU2は、この符号化テーブルに従って、伝送す
る原データを符号化コードに変換する。例えば、原デー
タが(00000000)2であれば、120を得る。
【0010】データ伝送の状態を図12に示す。CPU
2は、上記において得た符号化コード120を1桁ずつ
、「1」「2」「0」の順に送り出す。すなわち、端子
RTS、端子DTR(通信路19)を用いて、「0」は
端子RTS=L、端子DTR=L、「1」は端子RTS
=L、端子DTR=H、「2」は端子RTS=H、端子
DTR=L、「3」は端子RTS=H、端子DTR=H
として、受信側に送る。
【0011】まず、受信側CPU9は、受信の準備がで
きたことを知らせるため、通信路22により送信側に向
けて、「3」(端子RTS=H、端子DTR=H)を出
力する。 これを受けて、送信側CPU2は、通信路19により、
「1」(端子RTS=L、端子DTR=H)を送り出す
【0012】「1」が送られてくると、受信側のCPU
9は、端子CTS、端子DCD(通信路19)からこれ
を取り込む。受信側のメモリ10にも、図10、図11
と同じ符号化テーブルが記憶されている。CPU9は、
受け取ったデータ「1」が、符号化テーブルに存在する
か否かを照合する。「1」という符号化コードはないの
で、次の桁が送られてくるのを待つ。
【0013】なお、受信側CPU9は、上記データ「1
」を受け取ると、端子RTS、端子DTR(通信路22
)の値を「0」に変化させる。送信側CPU8は、この
変化を見て、受信側が次の桁を受信可能となったことを
知り、符号化コードの次の桁「2」を、通信路19へ送
出する。受信側CPU9は、通信路19の値が変化した
ことを検知して、次の桁のデータが送られてきたことを
知る(前記の規則(2)参照)。すなわち、図8のよう
なサンプリングパルスを使用する必要がない。これを受
けた受信側CPU9は、「12」という符号化コードが
存在するか否かを照合する。「12」という符号化コー
ドは存在しないので、次の桁が送られてくるのを待つ。
【0014】なお、受信側CPU9は、上記データ「2
」を受け取ると、通信路22の値を「0」から「2」に
変化させる。送信側CPU8は、この変化を見て、受信
側が次の桁を受信可能となったことを知り、符号化コー
ドの次の桁「0」を、通信路19へ送出する。これを受
けた受信側CPU9は、「120」という符号化コード
が存在するか否かを照合する。符号化コード「120」
は、(00000000)2に対応する。4桁以上の符
号化コードにおいて、「120」で始まるものはない(
前記の規則(4)参照)。したがって、受信側CPU9
は、この時点で、原データ(00000000)2を得
ることができる。
【0015】次以降のデータも、上記と同様にして伝送
される。この際に、符号化コードの先頭桁の値と最後の
桁の値とは必ず異なるので(前記規則(3)参照)、受
信側は、次のデータの最初の桁が送られてきたことを知
ることができる。
【0016】また、送信側と、受信側を入れ替える場合
には、新たに受信を行う側が、受信待機値「3」を送る
ようにする。このことにより、容易に送信側と受信側と
を入れ替えることができる。符号化コードは、必ず、「
1」で始まり、「0」か「2」で終るので(前記規則(
3)参照)、受信待機値「3」と混同を生じるおそれが
ない。
【0017】この伝送方法においては、サンプリングパ
ルスを必要としない。したがって、符号化コードを伝送
する速度は、サンプリングパルスの周期に依存せず、C
PUの処理速度に依存することとなる。CPU2,9の
処理速度は、極めて高速であるので、高速な伝送を行う
ことが可能となる。
【0018】さらに、スタートビットやストップビット
が必要でなく、この点からも高速化が可能である。加え
て、符号化コードの長さは、短いもので3桁、長いもの
でも7桁である。したがって、8ビットのデータをその
ままシリアルに伝送する方法に比べ、高速化を図ること
ができる。
【0019】
【発明が解決しようとする課題】上記のように、図9か
ら図12に示す伝送方法は、高速なCPUの処理速度を
利用して、高速伝送を可能にしたものである。しかしな
がら、以下のような問題点も有している。
【0020】上記の伝送方法においては、サンプリング
パルスを不要とするため、符号化コードの隣接する桁を
必ず異なる値としている(前記規則(2)参照)。すな
わち、送られてくる値が変化したことにより、次の桁が
送られてきたことを知るのである。このように、隣接す
る桁を異なる値としなければならないという制約があっ
た。このため、符号化コードが長くなってしまい、伝送
速度の高速化が阻まれていた。
【0021】このことは、あるデータの最後の桁と次の
データの先頭の桁においても同じである。すなわち、符
号化コードの最後の桁と、次に送られる符号化コードの
先頭の桁とは、同じ値であってはならない。この関係を
常に確保するため、符号化コードの先頭の桁と最後の桁
とは、異なる値にしなければならないという制限があっ
た(前記規則(3)参照)。このことによっても、符号
化コードが長くなり、伝送速度の高速化が阻まれていた
【0022】この発明は、上記のような問題点を解決し
て、より高速なデータ伝送方法を提供することを目的と
する。
【0023】
【課題を解決するための手段】請求項1のデータ伝送方
法は、送信側装置から受信側装置へ信号を伝送するため
、各々少なくとも2つの状態を有するm個の通信路を設
け、受信側装置から送信側装置へ信号を伝送するため、
各々少なくとも2つの状態を有するn個の通信路を設け
、送信側装置は、原データを符号化テーブルによって1
桁以上の符号化コードに変換し、当該符号化コードの各
桁ごとの数値に基づいて、m個の通信路の状態によって
表される数値を前回とは変化させて受信側装置に送り、
受信側装置は、m個の通信路の状態によって表される数
値の変化に基づいて、送信側装置が送ろうとした符号化
コードを再現し、当該符号化コードを符号化テーブルに
よって原データに復元することを特徴としている。
【0024】請求項2のデータ伝送方法は、P桁の符号
化コードの1桁目からP桁目の値は、当該P桁の符号化
コードより長いQ桁の他の符号化コードの1桁目からP
桁目までの値と一致しないことを特徴としている。
【0025】請求項3のデータ伝送方法は、出現頻度が
高い原データほど、対応する符号化コードを短くしたこ
とを特徴としている。
【0026】
【作用】送信側装置は、原データを符号化テーブルによ
り符号化コードに変換する。次に、符号化コードの各桁
ごとの数値に基づいて、m個の通信路によって表される
数値を前回とは変化させて受信側装置に送る。受信側装
置は、m個の通信路の状態によって表される数値の変化
に基づいて、送信側装置が送ろうとした符号化コードを
再現する。さらに、符号化テーブルに基づいて、再現し
た符号化コードから原データを復元する。
【0027】上記のように、符号化コードの各桁の値を
、m個の通信路の状態を変化させることによって伝送す
るようにしている。したがって、1桁の伝送を行うごと
に通信路の状態は必ず変化するので、符号化コードの隣
接する桁の数値を異なるものとする必要がない。
【0028】同様に、次の符号化コードの先頭の桁を送
る時に、m個の通信路の状態が必ず変化する。したがっ
て、符号化コードの先頭の桁と最後の桁とを異なった値
としなくともよい。
【0029】また、P桁の符号化コードの1桁目からP
桁目の値は、当該P桁の符号化コードより長いQ桁の他
の符号化コードの1桁目からP桁目までの値と一致しな
いように符号化テーブルを作成することにより、ストッ
プビットを不要としている。さらに、出現頻度が高い原
データほど、対応する符号化コードを短くすることによ
り、高速伝送を可能としている。
【0030】
【実施例】図2に、この発明の一実施例によるデータ伝
送方法を実施するための回路構成を示す。パーソナルコ
ンピュータ1のRS−232C用の端子24とパーソナ
ルコンピュータ8のRS−232C用の端子25とは、
ケーブルにより図のように接続されている。端子RTS
,DTR,TXDと相手方の端子CTS,DCD,RI
とが接続されている。CPU2,9は、制御ライン25
,27およびデータバス15,16によって制御回路9
0,92を制御して、各端子RTS,DTR,TXDへ
データを出力し、また各端子CTS,DCD,RIから
データを取り込む。端子RTS、端子DTRは、本来モ
デムインターフェイスに使用する端子であるが、ここで
は、出力端子として用いている。同様に、端子CTS、
端子DCDも、モデムインターフェイスに使用する端子
であるが、ここでは、入力端子として使用している。
【0031】制御回路90の詳細を図3に示す。制御回
路90の内部データバス136には、データバスバッフ
ァ100が接続されている。このデータバスバッファ1
00は、CPU2のデータバス15に接続されている。 CPU2は、データバス15およびデータバスバッファ
100を介して、データのやり取りを行う。
【0032】内部データバス136には、各種レジスタ
104,106,108,110,112,114,1
16,118,120が接続されている。CPU2が、
各レジスタの何れかとデータのやり取りを行う際には、
制御ライン25によって選択制御回路102に選択信号
を与える。これを受けて、選択制御回路102は、指定
されたレジスタと内部データバス136とのデータのや
り取りを可能とする。
【0033】モデム制御レジスタ114は、モデム制御
回路134の出力RTS、DTRを制御するものである
。モデム制御レジスタ114の最下位ビットをHとする
ことにより、出力RTSをHとすることができる。同様
に、下位2ビット目をHとすることにより、出力DTR
をHとすることができる。
【0034】例えば、CPU2が端子RTSをHレベル
、端子DTRをLレベルにしようとする場合には次のよ
うにして行う。まず、CPU2は、制御ライン25によ
って、モデム制御レジスタ114を選択する。次に、デ
ータバス15およびデータバスバッファ100を介して
モデム制御レジスタ114に(000000001)2
を書き込む。これにより、端子RTSがHレベル、端子
DTRがLレベルとなる。
【0035】また、端子TXDは、シリアル通信用の信
号送出端子であり、本来CPU2,9から直接制御でき
るものではない。しかし、CPU2からライン制御レジ
スタ106にBREAK信号(上位2ビット目をHレベ
ルとする)を送ることにより、端子TXDをHレベルと
することができる。以上のようにして、CPU2は、各
端子RTS,DTR,TXDの状態を制御している。
【0036】次に、各端子CTS,DCD,RIの状態
を読み込む動作について説明する。読み込みには、モデ
ムステータスレジスタ116を用いる。モデムステータ
スレジスタ116の上位1ビット目には、端子DCDが
HでるかLであるかの状態が示されている。同様に2ビ
ット目には端子RIの状態が示され、4ビット目には端
子CTSの状態が示されている。CPU2は、制御ライ
ン25によってモデムステータスレジスタ116を選択
して、データバスバッファ100を介して、その内容を
読み込む。これにより、CPU2は、各端子CTS,D
CD,RIの状態を知ることができる。
【0037】なお、制御回路92についても同様である
【0038】上記のように、この実施例では、RS−2
32C端子を用い、RS−232Cインターフェイス回
路を利用して通信を行うようにしている。したがって、
すでに、RS−232Cインターフェイス回路を備えて
いる機器においては、ハードウエアを追加することなく
ソフトウエアの変更・追加のみで本発明を実施すること
ができる。
【0039】なお、送信用の各端子をCPUから制御で
き、また受信用の各端子の状態をCPUが読み取ること
ができれば、本発明を実施することができる。例えば、
図7に示すように、各端子ごとにバッファ50〜72を
設け、CPU2,9から直接制御するようにしても良い
【0040】次に、データ伝送の詳細について説明する
。図2の回路において、コンピュータ1の側からコンピ
ュータ8の側へデータを伝送するものとして説明を進め
る。この実施例においては、送信側1から受信側8へ向
けて3本の通信路74,76,78が設けられ、受信側
8から送信側1へ向けて3本の通信路80,82,84
が設けられている。
【0041】伝送すべきデータが格納されたフロッピィ
ディスク(図示せず)を、ディスクドライブ30に挿入
する。また、受信用のフロッピィディスク(図示せず)
をディスクドライブ40に挿入する。送り側のCPU2
は、インターフェイス32を介してフロッピィディスク
のデータを読み出す。なお、ここでは、8ビット(1キ
ャラクタ)単位のデータを送るものとする。
【0042】メモリ3およびメモリ10には、図4に示
すような符号化テーブルが記憶されている。このテーブ
ルは、8ビットのデータ(原データ)の値(28個ある
)に対応させた符号化コードを得るものである。例えば
、原データが(00000000)2(すなわち十進数
で0)であれば、対応する符号化コードは1となる。ま
た、原データが(00010011)2(すなわち十進
数で19)であれば、符号化コードは323となる。
【0043】まず、この符号化コードの作成規則につい
て説明する。まず、第1に、各桁の数値は1から2m−
1の何れかとする(規則(A))。ただし、mは、送信
側から受信側への通信路の数とする。なお、1から2m
−1というように、0を含んでいない理由は、後述する
。 また、この実施例においては、1つの通信路が取り得る
状態を2つ(HまたはL)としたので、1から2m−1
としているが、1つの通信路の取り得る状態をK個とす
れば、1からKm−1の値とすればよい。
【0044】第2に、P桁の符号化コードの1桁目から
P桁目の値は、P桁より長いQ桁の符号化コードの1桁
目からP桁目までの値と一致しない(規則(B))。こ
れにより、ストップビットを不要としている。
【0045】第3に、出現頻度の高い原データほど、短
い符号化コードを割り当てるようにしている(規則(C
))。
【0046】図5にデータ伝送のフローチャートを示し
、図1にデータ伝送の状態を示す。以下、これらの図を
参照しつつ、データ伝送の方法を説明する。この実施例
においては、1かたまりの原データを1つのパケットと
して伝送するようにしている。
【0047】まず、ステップS30において、受信側C
PU9は、通信路80,82,84により「7」を送出
する。この実施例においては、通信路80(RTS)を
上位ビット、通信路82(DTR)を中位ビット、通信
路84(TXD)を下位ビットとして使用している。し
たがって、「7」を伝送する際には、端子RTS,DT
R,TXDを全てHとする。
【0048】送信側CPU2は、この「7」を受け取る
と(ステップS2)、「5」(通信路74(RTS)=
H、通信路76(DTR)=L、通信路78(TXD)
=H)を送り返す(ステップS4)。受信側CPU9は
、この「5」を受けて、送信側の準備が整ったことを知
り、「0」を送出する(ステップS34)。送信側CP
U2は、この「0」を受け取って、受信側の準備ができ
たことを知る(ステップS6)。以上のようにして、送
信側と受信側の同期が取れ、通信を開始できる状態とな
る。
【0049】次に、CPU2は、図4の符号化テーブル
に従って、伝送する原データを符号化コードに変換する
(ステップS8)。原データが(11111111)2
、十進法で255であったとすると、符号化コードは2
6となる。
【0050】CPU2は、このようにして得た、符号化
コードの最初の桁「2」をそのまま伝送するのではなく
、通信路74(RTS),76(DTR),78(TX
D)の状態の変化に置き換えて伝送する。この様子を示
したのが、図6である。現在の通信路74(RTS),
76(DTR),78(TXD)の状態は「5」(10
1)である。送出すべき符号化コードの数値は、「2」
(010)である。現在の状態「5」(101)を、伝
送したい数値「2」(010)の1に対応する部分(通
信路76(DTR)に対応)だけ変化(1なら0、0な
ら1に)させている。論理数学的には、両者の排他的論
理和をとればよい。これにより、通信路74(RTS)
,76(DTR),78(TXD)の状態は、「7」(
111)に変化する(図1のt1)。
【0051】受信側CPU9は、この通信路の変化を見
て、データが送られてきたことを知る(ステップS36
)。これにより、サンプリングパルスを不要としている
。したがって、各桁ごとに、必ず通信路74,76,7
8の状態を変化させねばならない。このことから、符号
化コードは「0」以外の数値により構成されている(前
記規則(A))。符号化コードが「0」である場合には
、通信路74,76,78の状態が変化しなくなるから
である。とはいえ、「0」以外の1から23−1までの
値であれば、どのように数値を組合わせても通信路74
,76,78の状態が変化する。したがって、従来のよ
うに、先頭の桁と最後の桁を異ならせたり、隣接する桁
を異ならせる必要はない。すなわち、符号化コードに制
約が少なく、符号化コードを短くすることができる。
【0052】CPU9は、通信路が「5」から「7」に
変化したことにより、送信側と逆の演算を行い、数値「
2」を得る(ステップS38)。このようにして、数値
「2」を得ると、次にCPU9は、通信路80,82,
84の状態を「0」から「2」に変化させる(ステップ
S40、図1のt2)。
【0053】さらに、CPU9は、受け取ったデータ「
2」が、符号化テーブルに存在するか否かを照合する(
ステップS42)。「2」という符号化コードはないの
で、ステップS36に戻る。
【0054】一方、送信側CPU8は、通信路80,8
2,84が、「0」から「2」に変化したのを見て、受
信側が次の桁を受信可能となったことを知る(ステップ
S12、図1のt2)。そして、ステップS14におい
て、全部の桁(1キャラクタ分)を送ったか否かを判定
する。いま、符号化コード「26」の最初の桁「2」を
送っただけであり、次の桁「6」が残っているので、ス
テップS10に戻る。そして、次の桁「6」を受信側に
向けて伝送する(ステップS10)。すなわち、前記と
同じように、現在の通信路74,76,78の状態「7
」と送りたい数値「6」との排他的論理和である「1」
を送出する(図6参照、図5のステップS10、図1の
t3)。
【0055】受信側CPU9は、通信路19の値が変化
したことを検知して、次の桁の数値送られてきたことを
知る(ステップS36)。通信路74,76,78の状
態が、「7」から「1」に変化したことにより、数値「
6」を得る(ステップS38)。受信側CPU9は、前
の桁「2」と今回の桁「6」とを合わせて、「26」を
得る。この「26」が、符号化コードに存在するか否か
を判定する(ステップS42)。符号化コード「26」
は、原データの(11111111)2、十進数の25
5に対応するものとして、符号化テーブルに存在する(
図4参照)。したがって、受信側CPU9は、原データ
(11111111)2を復元することができる。
【0056】なお、3桁以上の符号化コードにおいて、
「26」で始まるものはないように符号化テーブルが作
成されている(上記規則(B))。したがって、この時
点で、原データ(11111111)2を確定して復元
することができる。すなわち、ストップビットが不要で
ある。CPU9は、復元した原データ(1111111
1)2を、インターフェイス42を介して、ドライブ4
0にセットされたフロッピィディスクに書き込む(ステ
ップS44)。
【0057】以上のようにして、1キャラクタ分のデー
タ伝送が終了すると、受信側はステップS36に戻り、
送信側はステップS8に戻って、次の原データを伝送す
る。
【0058】全てのデータを伝送し終えると、送信側C
PU2は、通信路74,76,78の状態を「0」また
は「1」にする(ステップS18、図1のt4)。これ
を受けて、受信側CPU9は、「4」または「6」を送
り返す(ステップS50、図1のt5)。この実施例に
おいては、正しく受信できた場合には「4」、異常があ
るあ場合には「6」を返すようにしている。これを受け
て、送信側は、異常がある場合にはエラー処理(例えば
再伝送)を行う。エラーがない場合には、「6」を送り
返し、パケット伝送を終了する(ステップS22、図1
のt6)。以上のようにして、高速なデータ伝送を行う
ことができる。
【0059】CPU9が送信側、CPU2が受信側とな
る場合についても、上記と同様であるである。
【0060】送信側コンピュータ1のフロッピィディス
クのサイズと受信側コンピュータ8のフロッピィディス
クのサイズとが異なる場合には、フロッピィディスクに
よるデータ交換を行うことができない。このような場合
に、上記の伝送方法を用いると、高速なデータ伝送を行
うことができ、特に有効である。
【0061】もちろん、上記以外の場合においても、高
速データ伝送を行う方法として、有効である。
【0062】なお、上記実施例においては、通信路を3
つとしているが、2つまたは、4つ以上でも良い。
【0063】また、送信側と受信側が固定されている場
合には、送信用から受信側への通信路と受信側から送信
側への通信路の配設数を異ならせても良い。
【0064】さらに、上記実施例では、通信路74,7
6,78,80,82,84を有線として説明したが、
光、赤外線、電波、超音波等の無線によってもよい。
【0065】上記の実施例では、RSー232C規格の
通信路を利用した伝送を示したが(使用法は、RSー2
32C規格にしたがったものではない)、これ以外の規
格のものを利用しても良い。
【0066】
【発明の効果】請求項1に係るデータ伝送方法は、符号
化コードの各桁の値を、m個の通信路の状態を変化させ
ることによって伝送するようにしている。したがって、
1桁の伝送を行うごとに通信路の状態は必ず変化するの
で、符号化コードの隣接する桁の数値を異なるものとす
る必要がない。さらに、次の符号化コードの先頭の桁を
送る時に、m個の通信路の状態が必ず変化する。したが
って、符号化コードの先頭の桁と最後の桁とを異なった
値としなくともよい。すなわち、符号化コードの制約が
少なく、短くすることができるので、伝送を高速に行う
ことができる。
【0067】また、P桁の符号化コードの1桁目からP
桁目の値は、当該P桁の符号化コードより長いQ桁の他
の符号化コードの1桁目からP桁目までの値と一致しな
いようにされている。したがって、ストップビットを不
要とせず、高速な伝送を行うことができる。
【0068】さらに、出現頻度が高い原データほど、対
応する符号化コードを短くするようにしている。したが
って、より高速なデータ伝送が可能である。
【図面の簡単な説明】
【図1】この発明の一実施例によるデータ伝送方法を示
す図である。
【図2】上記データ伝送方法に使用したハードウエア構
成を示す図である。
【図3】制御回路90の詳細を示すブロック図である。
【図4】上記データ伝送方法において用いた符号化テー
ブルである。
【図5】上記データ伝送のフローチャートである。
【図6】通信路の状態を変化させて数値を送る方法の詳
細を示す図である。
【図7】他の実施例によるハードウエア構成を示す図で
ある。
【図8】従来の調歩同期方式によるデータ伝送を示す図
である。
【図9】特開平2−262747号公報に開示されたデ
ータ伝送方法におけるハードウエア構成を示す図である
【図10】図9のデータ伝送方法に用いる符号化テーブ
ルを示す図である。
【図11】図9のデータ伝送方法に用いる符号化テーブ
ルを示す図である。
【図12】図9のデータ伝送方法の詳細を示す図である
【符号の説明】
2,9・・・CPU 3,10・・・メモリ 74,76,78・・・通信路 80,82,84・・・通信路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】送信側装置から受信側装置へ信号を伝送す
    るため、各々少なくとも2つの状態を有するm個の通信
    路を設け、受信側装置から送信側装置へ信号を伝送する
    ため、各々少なくとも2つの状態を有するn個の通信路
    を設け、送信側装置は、原データを符号化テーブルによ
    って1桁以上の符号化コードに変換し、当該符号化コー
    ドの各桁ごとの数値に基づいて、m個の通信路の状態に
    よって表される数値を前回とは変化させて受信側装置に
    送り、受信側装置は、m個の通信路の状態によって表さ
    れる数値の変化に基づいて、送信側装置が送ろうとした
    符号化コードを再現し、当該符号化コードを符号化テー
    ブルによって原データに復元することを特徴とするデー
    タ伝送方法。
  2. 【請求項2】請求項1のデータ伝送方法において、P桁
    の符号化コードの1桁目からP桁目の値は、当該P桁の
    符号化コードより長いQ桁の他の符号化コードの1桁目
    からP桁目までの値と一致しないことを特徴とするデー
    タ伝送方法。
  3. 【請求項3】請求項1または2のデータ伝送方法におい
    て、出現頻度が高い原データほど、対応する符号化コー
    ドを短くしたことを特徴とするもの。
JP3120932A 1991-05-27 1991-05-27 データ伝送方法 Expired - Fee Related JPH0773286B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3120932A JPH0773286B2 (ja) 1991-05-27 1991-05-27 データ伝送方法
US07/774,499 US5394438A (en) 1991-05-27 1991-10-10 Data transmitting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3120932A JPH0773286B2 (ja) 1991-05-27 1991-05-27 データ伝送方法

Publications (2)

Publication Number Publication Date
JPH04348638A true JPH04348638A (ja) 1992-12-03
JPH0773286B2 JPH0773286B2 (ja) 1995-08-02

Family

ID=14798544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3120932A Expired - Fee Related JPH0773286B2 (ja) 1991-05-27 1991-05-27 データ伝送方法

Country Status (2)

Country Link
US (1) US5394438A (ja)
JP (1) JPH0773286B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832047A (en) * 1994-06-17 1998-11-03 International Business Machines Corporation Self timed interface
US6058433A (en) * 1996-07-23 2000-05-02 Gateway 2000, Inc. System and method for providing increased throughput through a computer serial port to a modem communications port
US5793815A (en) * 1996-12-13 1998-08-11 International Business Machines Corporation Calibrated multi-voltage level signal transmission system
US9994179B2 (en) * 2012-07-25 2018-06-12 Infineon Technologies Austria Ag Circuit arrangements and a method for receiving information

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262747A (ja) * 1988-09-22 1990-10-25 Megasofuto Kk データ通信方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU503988B2 (en) * 1975-11-25 1979-09-27 Rudolf Hell Gmbh Digital programme length coding with redundancy reduction forthe transmission of binary coded image information
US4360840A (en) * 1980-05-13 1982-11-23 Am International, Inc. Real time data compression/decompression scheme for facsimile transmission system
US4420771A (en) * 1981-02-09 1983-12-13 Bell Telephone Laboratories, Incorporated Technique for encoding multi-level signals
US4622685A (en) * 1982-03-29 1986-11-11 Racal Data Communications Inc. RTS/DCD simulator
US5224124A (en) * 1983-06-16 1993-06-29 Hitachi, Ltd. Data transmission system
US4626829A (en) * 1985-08-19 1986-12-02 Intelligent Storage Inc. Data compression using run length encoding and statistical encoding
US4791653A (en) * 1987-08-25 1988-12-13 Hewlett-Packard Company Pseudorandom word sequence synchronizer
US4884287A (en) * 1988-04-01 1989-11-28 Ncr Corporation Converter device for interconnecting systems having different communication standards

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02262747A (ja) * 1988-09-22 1990-10-25 Megasofuto Kk データ通信方法

Also Published As

Publication number Publication date
US5394438A (en) 1995-02-28
JPH0773286B2 (ja) 1995-08-02

Similar Documents

Publication Publication Date Title
US4939735A (en) Information handling system having serial channel to control unit link
US4710871A (en) Data transmitting and receiving apparatus
US7010612B1 (en) Universal serializer/deserializer
US5416909A (en) Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor
US5408498A (en) Serial-signal transmission apparatus
US5692021A (en) Encoding digital data
US5958024A (en) System having a receive data register for storing at least nine data bits of frame and status bits indicating the status of asynchronous serial receiver
EP0694237B1 (en) Data transfer system
JP2000101670A (ja) 通信デバイスのインタフェ―ス装置
US5734341A (en) Encoding digital data
US5644569A (en) Transmission of messages
US5131015A (en) Combined BAUD rate generator and digital phase locked loop
JPH0828730B2 (ja) シリアル・リンク上でのデータの伝送装置
US4796256A (en) (MPRT) Mini packet receiver transmitter
JP2853784B2 (ja) 符号・復号化装置
US5128677A (en) Apparatus and method for transferring data along a serial data bus
JPH04348638A (ja) データ伝送方法
US5056113A (en) Data communication system
US4542517A (en) Digital serial interface with encode logic for transmission
US5357610A (en) Method for parallel data transmission using a serial data transmission device
US4558409A (en) Digital apparatus for synchronizing a stream of data bits to an internal clock
US4651329A (en) Digital decode logic for converting successive binary zero pulses having opposite polarity to a stream of data pulses
JPH065831B2 (ja) 信号フレ−ムの伝送方式
JP2502460B2 (ja) 高速lan装置
JP2999020B2 (ja) 音声ミキシング部におけるグルーピング処理方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees