JP2000101670A - 通信デバイスのインタフェ―ス装置 - Google Patents
通信デバイスのインタフェ―ス装置Info
- Publication number
- JP2000101670A JP2000101670A JP11153699A JP15369999A JP2000101670A JP 2000101670 A JP2000101670 A JP 2000101670A JP 11153699 A JP11153699 A JP 11153699A JP 15369999 A JP15369999 A JP 15369999A JP 2000101670 A JP2000101670 A JP 2000101670A
- Authority
- JP
- Japan
- Prior art keywords
- backplane
- data
- physical layer
- layer controller
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40123—Interconnection of computers and peripherals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/409—Mechanical coupling
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 データバンド幅が変更可能なパラレルバック
プレーン物理層インタフェースを提供する。 【解決手段】 本発明の通信デバイスの物理層バックプ
レーンバスと高次レベルの層の回路との間にインタフェ
ースを与える通信装置のインタフェース装置は、バック
プレーンバスからデータを受信する複数のデータライン
入力とバックプレーンバスにデータを送信する複数のデ
ータライン出力とを有するバックプレーン物理層コント
ローラと、前記バックプレーン物理層コントローラは、
バックプレーン物理層コントローラの動作クロック速度
以上の有効データバンド幅を与え、前記バックプレーン
物理層コントローラにデータバスを介して接続されるリ
ンク層コントローラとを有することを特徴とする。
プレーン物理層インタフェースを提供する。 【解決手段】 本発明の通信デバイスの物理層バックプ
レーンバスと高次レベルの層の回路との間にインタフェ
ースを与える通信装置のインタフェース装置は、バック
プレーンバスからデータを受信する複数のデータライン
入力とバックプレーンバスにデータを送信する複数のデ
ータライン出力とを有するバックプレーン物理層コント
ローラと、前記バックプレーン物理層コントローラは、
バックプレーン物理層コントローラの動作クロック速度
以上の有効データバンド幅を与え、前記バックプレーン
物理層コントローラにデータバスを介して接続されるリ
ンク層コントローラとを有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＩＥＥＥ１
３９４のような標準に従って動作するバックプレーンイ
ンタフェースに関し、特にネットワークノードあるいは
他の通信デバイス内の物理（ＰＨＹ）層バックプレーン
と高次レベルのリンク層との間の通信を制御するのに用
いられるバックプレーンインタフェースに関する。
３９４のような標準に従って動作するバックプレーンイ
ンタフェースに関し、特にネットワークノードあるいは
他の通信デバイス内の物理（ＰＨＹ）層バックプレーン
と高次レベルのリンク層との間の通信を制御するのに用
いられるバックプレーンインタフェースに関する。
【０００２】
【従来の技術】図１は、ネットワークノードまたは他の
通信デバイス内の物理層バックプレーンあるいは他の回
路をリンク層にインタフェースする従来のシリアルバッ
クプレーンインタフェース１０を表す。このインタフェ
ース１０はリンク層コントローラ１２とバックプレーン
物理層コントローラ１４とバックプレーントランシーバ
１６とを有する。リンク層コントローラ１２と物理層コ
ントローラ１４は、ハイパフォーマンスシリアルバス用
のＩＥＥＥ標準１３９４−１９９５（以下単にＩＥＥＥ
１３９４と称する）に従って動作する。
通信デバイス内の物理層バックプレーンあるいは他の回
路をリンク層にインタフェースする従来のシリアルバッ
クプレーンインタフェース１０を表す。このインタフェ
ース１０はリンク層コントローラ１２とバックプレーン
物理層コントローラ１４とバックプレーントランシーバ
１６とを有する。リンク層コントローラ１２と物理層コ
ントローラ１４は、ハイパフォーマンスシリアルバス用
のＩＥＥＥ標準１３９４−１９９５（以下単にＩＥＥＥ
１３９４と称する）に従って動作する。
【０００３】このＩＥＥＥ１３９４標準は、周辺バスと
して用いられるあるいはパラレルバックプレーンバスの
バックアップとして用いられるシリアルバスについて規
定している。シリアルバックプレーンインタフェース１
０のバックプレーントランシーバ１６はシリアルバック
プレーンバス１７に対する電気／機械的インタフェース
を与える。双方向のバックプレーンストローブ信号（Ｂ
Ｐｓｔｒｂ＋とＢＰｓｔｒｂ−）とバックプレーンデー
タ信号（ＢＰｄａｔａ＋とＢＰｄａｔａ−）は、トラン
シーバ１６とシリアルバックプレーンバス１７との間を
通過する。
して用いられるあるいはパラレルバックプレーンバスの
バックアップとして用いられるシリアルバスについて規
定している。シリアルバックプレーンインタフェース１
０のバックプレーントランシーバ１６はシリアルバック
プレーンバス１７に対する電気／機械的インタフェース
を与える。双方向のバックプレーンストローブ信号（Ｂ
Ｐｓｔｒｂ＋とＢＰｓｔｒｂ−）とバックプレーンデー
タ信号（ＢＰｄａｔａ＋とＢＰｄａｔａ−）は、トラン
シーバ１６とシリアルバックプレーンバス１７との間を
通過する。
【０００４】対応する一方向性の送信ストローブ（ＴＳ
ＴＲＢ）信号ラインと送信データ（ＴＤａｔａ）信号ラ
インと受信ストローブと（ＲＳＴＲＢ）信号ラインと受
信データ（ＲＤａｔａ）信号ラインが、トランシーバ１
６とＰＨＹ層コントローラ１４の間に配置されている。
トランシーバ１６はＰＨＹ層コントローラ１４とは別個
にパッケージされ、その結果異なるトランシーバが異な
る種類のシリアルバックプレーンバス用に用いることが
できる。
ＴＲＢ）信号ラインと送信データ（ＴＤａｔａ）信号ラ
インと受信ストローブと（ＲＳＴＲＢ）信号ラインと受
信データ（ＲＤａｔａ）信号ラインが、トランシーバ１
６とＰＨＹ層コントローラ１４の間に配置されている。
トランシーバ１６はＰＨＹ層コントローラ１４とは別個
にパッケージされ、その結果異なるトランシーバが異な
る種類のシリアルバックプレーンバス用に用いることが
できる。
【０００５】使用されるトランシーバの種類がシリアル
バス１７上のパケット伝送速度を決定する。例えば、Ｂ
ＴＬまたはエミッタカプルドロジック（ＥＣＬ）を用い
るトランシーバは、４９．１５２ＭＢ／秒で送受信し、
一方エンハンスドトランシーバロジック（ＥＴＬ）を用
いるトランシーバは２４．５７６ＭＢ／秒で動作する。
バス１７上のパケット伝送速度を決定する。例えば、Ｂ
ＴＬまたはエミッタカプルドロジック（ＥＣＬ）を用い
るトランシーバは、４９．１５２ＭＢ／秒で送受信し、
一方エンハンスドトランシーバロジック（ＥＴＬ）を用
いるトランシーバは２４．５７６ＭＢ／秒で動作する。
【０００６】リンク層コントローラ１２は、受領確認さ
れる(acknowledged)一方向のデータ転送サービスにホス
トインタフェース１８を介してシリアルバックプレーン
バスを用いたノードの上位層を与えている。例えば、リ
ンク層コントローラ１２はシリアルバックプレーンイン
タフェース１０を実行するノードの上位層からの読み取
り／書き込み／ロックのリクエスト（要求）に応答し、
物理層を介してシリアルバックプレーンバス１７上で伝
送するようパケットを用意する。リンク層コントローラ
１２は、ＰＨＹ層コントローラ１４により示されるよう
にシリアルバス１７の状態の変化（即ち、受信したデー
タパケット）に応答する。
れる(acknowledged)一方向のデータ転送サービスにホス
トインタフェース１８を介してシリアルバックプレーン
バスを用いたノードの上位層を与えている。例えば、リ
ンク層コントローラ１２はシリアルバックプレーンイン
タフェース１０を実行するノードの上位層からの読み取
り／書き込み／ロックのリクエスト（要求）に応答し、
物理層を介してシリアルバックプレーンバス１７上で伝
送するようパケットを用意する。リンク層コントローラ
１２は、ＰＨＹ層コントローラ１４により示されるよう
にシリアルバス１７の状態の変化（即ち、受信したデー
タパケット）に応答する。
【０００７】リンク層コントローラ１２の他の機能は、
アドレッシングエラーチェックデータフレーミング（即
ち、あるパケット内で）を含む。情報はリンク層コント
ローラ１２とＰＨＹ層コントローラ１４との間で双方向
で送信され、これはデータラインＤＡＴＡ［０：７］を
含むデータバス２０と、制御信号ラインＣＴＬ［０：
１］を含む制御バス２２で行われる。従来の実行方法に
おいては、ＤＡＴＡ［０：７］のデータラインのうちの
２本のデータラインのみ、即ちデータラインＤ０，Ｄ１
が用いられる。システムクロック（ＳＣＬＫ）がＰＨＹ
層コントローラ１４からリンク層コントローラ１２に与
えられる。リンクリスエスト（ＬＲＥＱ）がリンク層コ
ントローラ１２からＰＨＹ層コントローラ１４に一方向
に送信される。
アドレッシングエラーチェックデータフレーミング（即
ち、あるパケット内で）を含む。情報はリンク層コント
ローラ１２とＰＨＹ層コントローラ１４との間で双方向
で送信され、これはデータラインＤＡＴＡ［０：７］を
含むデータバス２０と、制御信号ラインＣＴＬ［０：
１］を含む制御バス２２で行われる。従来の実行方法に
おいては、ＤＡＴＡ［０：７］のデータラインのうちの
２本のデータラインのみ、即ちデータラインＤ０，Ｄ１
が用いられる。システムクロック（ＳＣＬＫ）がＰＨＹ
層コントローラ１４からリンク層コントローラ１２に与
えられる。リンクリスエスト（ＬＲＥＱ）がリンク層コ
ントローラ１２からＰＨＹ層コントローラ１４に一方向
に送信される。
【０００８】図２はシリアルバックプレーンインタフェ
ース１０のＰＨＹ層コントローラ１４の詳細図である。
このＰＨＹ層コントローラ１４は、パケット受信／送信
とアービトレーション(arbitration)のような機能を実
行し、ＬＩＮＫ／ＰＨＹインタフェース３０とアービト
レーション制御ブロック３２とデータ符号化ブロック３
４とアービトレーション／データマルチプレクサ３６と
データ再同期化／復号化ブロック３８とを含む。基準ク
ロック（ＣＬＫ）を用いてＰＨＹ層コントローラ１４内
のさまざまな状態機械の同期化を行う。この基準クロッ
クの周波数は、データ伝送速度とは関係なく４９．１５
２ＭＨｚ（±１００ｐｐｍ）である。上記のＳＣＬＫが
基準クロックから得られる。
ース１０のＰＨＹ層コントローラ１４の詳細図である。
このＰＨＹ層コントローラ１４は、パケット受信／送信
とアービトレーション(arbitration)のような機能を実
行し、ＬＩＮＫ／ＰＨＹインタフェース３０とアービト
レーション制御ブロック３２とデータ符号化ブロック３
４とアービトレーション／データマルチプレクサ３６と
データ再同期化／復号化ブロック３８とを含む。基準ク
ロック（ＣＬＫ）を用いてＰＨＹ層コントローラ１４内
のさまざまな状態機械の同期化を行う。この基準クロッ
クの周波数は、データ伝送速度とは関係なく４９．１５
２ＭＨｚ（±１００ｐｐｍ）である。上記のＳＣＬＫが
基準クロックから得られる。
【０００９】リンク層コントローラ１２とＰＨＹ層コン
トローラ１４との間で行われる４つの基本的な動作は、
リクエスト，ステータス，送信，受信であり、リクエス
ト動作を除く全ては、ＰＨＹ層コントローラ１４により
開始される。リンク層コントローラ１２は内部物理レジ
スタを読みだしたり書き込んだりするために、またはＰ
ＨＹ層コントローラ１４が送信動作を開始するよう要求
するためにリクエスト操作を用いる。ＰＨＹ層コントロ
ーラ１４はシリアルバス１７の状態が変化する毎に状態
操作を開始する。
トローラ１４との間で行われる４つの基本的な動作は、
リクエスト，ステータス，送信，受信であり、リクエス
ト動作を除く全ては、ＰＨＹ層コントローラ１４により
開始される。リンク層コントローラ１２は内部物理レジ
スタを読みだしたり書き込んだりするために、またはＰ
ＨＹ層コントローラ１４が送信動作を開始するよう要求
するためにリクエスト操作を用いる。ＰＨＹ層コントロ
ーラ１４はシリアルバス１７の状態が変化する毎に状態
操作を開始する。
【００１０】ＰＨＹ層コントローラ１４は、リンク層コ
ントローラ１２からのリクエストに応答して送信動作を
開始する。送信されるべきデータビットは、リンク層コ
ントローラ１２からデータバス２０を介して受信され
る。これらのデータビットは、システムクロックＳＣＬ
Ｋと同期してコントローラ１４のデータ符号化ブロック
３４内でラッチされ、トランシーバ１６へのＴＤａｔａ
ライン上のアービトレーション／データマルチプレクサ
３６によりシリアルに結合され符号化されそして送信さ
れる。
ントローラ１２からのリクエストに応答して送信動作を
開始する。送信されるべきデータビットは、リンク層コ
ントローラ１２からデータバス２０を介して受信され
る。これらのデータビットは、システムクロックＳＣＬ
Ｋと同期してコントローラ１４のデータ符号化ブロック
３４内でラッチされ、トランシーバ１６へのＴＤａｔａ
ライン上のアービトレーション／データマルチプレクサ
３６によりシリアルに結合され符号化されそして送信さ
れる。
【００１１】対応するストローブ情報は、ＴＳＴＲＢラ
イン上のアービトレーション／データマルチプレクサ３
６によりトランシーバ１６に送信される。ＰＨＹ層コン
トローラ１４はパケットがシリアルバス１７で受信され
ると、受信操作を開始する。データパケットは、ＲＤａ
ｔａライン上のデータ再同期化／復号化ブロック３８で
受信され、この対応するストローブ情報は、ＲＳＴＲＢ
ライン上のブロック３８により受信される。この受信し
たデータストローブ情報は、ブロック３８内で復号化さ
れ受信したクロック（ＲｘＣＬＫ）と、シリアルデータ
ビットを再生する。
イン上のアービトレーション／データマルチプレクサ３
６によりトランシーバ１６に送信される。ＰＨＹ層コン
トローラ１４はパケットがシリアルバス１７で受信され
ると、受信操作を開始する。データパケットは、ＲＤａ
ｔａライン上のデータ再同期化／復号化ブロック３８で
受信され、この対応するストローブ情報は、ＲＳＴＲＢ
ライン上のブロック３８により受信される。この受信し
たデータストローブ情報は、ブロック３８内で復号化さ
れ受信したクロック（ＲｘＣＬＫ）と、シリアルデータ
ビットを再生する。
【００１２】このシリアルデータビットは、ローカルシ
ステムクロックに再度同期化され、２つのパラレルスト
リームに分割され、関連するリンクにＬＩＮＫ／ＰＨＹ
インタフェース３０を介して送信される。図２のＰＨＹ
層コントローラ１４の様々な素子の動作に関する詳細は
ＩＥＥＥ１３９４標準に示されている。通常市販されて
いるＰＨＹ層コントローラ１４は、テキサス州ダラスに
あるテキサスインストルメン社から市販されているＴＳ
Ｂ１４Ｃ０１ ５−Ｖ ＩＥＥＥ１３９４−１９９５バッ
クプレーントランシーバ／アービター(Backplane Trans
ceiver/Arbiter)である。
ステムクロックに再度同期化され、２つのパラレルスト
リームに分割され、関連するリンクにＬＩＮＫ／ＰＨＹ
インタフェース３０を介して送信される。図２のＰＨＹ
層コントローラ１４の様々な素子の動作に関する詳細は
ＩＥＥＥ１３９４標準に示されている。通常市販されて
いるＰＨＹ層コントローラ１４は、テキサス州ダラスに
あるテキサスインストルメン社から市販されているＴＳ
Ｂ１４Ｃ０１ ５−Ｖ ＩＥＥＥ１３９４−１９９５バッ
クプレーントランシーバ／アービター(Backplane Trans
ceiver/Arbiter)である。
【００１３】
【発明が解決しようとする課題】図１，２に示した従来
のＩＥＥＥ１３９４のシリアルバックプレーンインタフ
ェース１０の問題点は、そのデータバンド幅が不等に制
限されている点である。例えば、シリアルバックプレー
ンインタフェース１０は、常にわずか１個のデータビッ
ト幅であるシリアルバックプレーンデータバス１７をサ
ポートしている。言い換えると図１，２に示される従来
のＰＨＹ層コントローラ１４とトランシーバ１６は、一
時に１個のデータビットを処理するよう構成されてい
る。これによりインタフェース１０を通るデータ転送速
度および有効データバンド幅が制限され、また一方では
対応するネットワークノードあるいは別の通信デバイス
がリンク層回路の実行機能の十分な利点を得ることがで
きない。
のＩＥＥＥ１３９４のシリアルバックプレーンインタフ
ェース１０の問題点は、そのデータバンド幅が不等に制
限されている点である。例えば、シリアルバックプレー
ンインタフェース１０は、常にわずか１個のデータビッ
ト幅であるシリアルバックプレーンデータバス１７をサ
ポートしている。言い換えると図１，２に示される従来
のＰＨＹ層コントローラ１４とトランシーバ１６は、一
時に１個のデータビットを処理するよう構成されてい
る。これによりインタフェース１０を通るデータ転送速
度および有効データバンド幅が制限され、また一方では
対応するネットワークノードあるいは別の通信デバイス
がリンク層回路の実行機能の十分な利点を得ることがで
きない。
【００１４】シリアルバックプレーンインタフェース１
０内のデータバンド幅を増加させることは、物理層クロ
ック周波数を増加させ、そしてあるアプリケーションに
おいては、これは実際的あるいは好ましいアプローチで
はない。そのため物理層クロック周波数を増加させるこ
となく有効データバンド幅を増加させるような、そして
一方ではＩＥＥＥ１３９４のシリアルバスアーキテクチ
ャと適用性を維持できるバックプレーン物理層インタフ
ェースを提供することが求められている。従って本発明
の目的は、データバンド幅が変更可能なパラレルバック
プレーン物理層インタフェースを提供することである。
０内のデータバンド幅を増加させることは、物理層クロ
ック周波数を増加させ、そしてあるアプリケーションに
おいては、これは実際的あるいは好ましいアプローチで
はない。そのため物理層クロック周波数を増加させるこ
となく有効データバンド幅を増加させるような、そして
一方ではＩＥＥＥ１３９４のシリアルバスアーキテクチ
ャと適用性を維持できるバックプレーン物理層インタフ
ェースを提供することが求められている。従って本発明
の目的は、データバンド幅が変更可能なパラレルバック
プレーン物理層インタフェースを提供することである。
【００１５】
【課題を解決するための手段】本発明の実施例によれ
ば、インタフェースが通信デバイスの物理層のパラレル
バックプレーンバスと通信デバイスの高次層の間にＩＥ
ＥＥ１３９４のような既存のシリアルバスアーキテクチ
ャと適合性を有するようにインタフェースが与えられ
る。
ば、インタフェースが通信デバイスの物理層のパラレル
バックプレーンバスと通信デバイスの高次層の間にＩＥ
ＥＥ１３９４のような既存のシリアルバスアーキテクチ
ャと適合性を有するようにインタフェースが与えられ
る。
【００１６】このインタフェースは、バックプレーンバ
スからデータを受信するような複数の受信データライン
を有するパラレルバックプレーン物理層コントローラ
と、バックプレーンバスにデータを送信する複数の送信
データラインとを有する。トランシーバがこの物理層コ
ントローラとマルチラインのデータの送受信動作を行う
バックプレーンバスとの間に結合される。リンク層コン
トローラがパラレルバックプレーン物理層コントローラ
に接続され、データバスを介してパラレルバックプレー
ン物理層コントローラと通信する。
スからデータを受信するような複数の受信データライン
を有するパラレルバックプレーン物理層コントローラ
と、バックプレーンバスにデータを送信する複数の送信
データラインとを有する。トランシーバがこの物理層コ
ントローラとマルチラインのデータの送受信動作を行う
バックプレーンバスとの間に結合される。リンク層コン
トローラがパラレルバックプレーン物理層コントローラ
に接続され、データバスを介してパラレルバックプレー
ン物理層コントローラと通信する。
【００１７】このパラレルバックプレーン物理層コント
ローラは、その動作クロック速度よりも大きな有効デー
タバンド幅を与えることができる。この並列バックプレ
ーン物理層コントローラは、例えばシングルデータビッ
トバス幅，２データビットバス幅，４データビットバス
幅，８データビットバス幅のような複数の異なるバック
プレーンバス幅を用いてバックプレーンバスとの通信を
サポートするよう動作する。本発明により複数の利用可
能なデータバス幅のうちの１つを選択することにより、
インタフェースの一定時間内のデータバンド幅が変更可
能となる。
ローラは、その動作クロック速度よりも大きな有効デー
タバンド幅を与えることができる。この並列バックプレ
ーン物理層コントローラは、例えばシングルデータビッ
トバス幅，２データビットバス幅，４データビットバス
幅，８データビットバス幅のような複数の異なるバック
プレーンバス幅を用いてバックプレーンバスとの通信を
サポートするよう動作する。本発明により複数の利用可
能なデータバス幅のうちの１つを選択することにより、
インタフェースの一定時間内のデータバンド幅が変更可
能となる。
【００１８】本発明の利点は、あるバックプレーン物理
層インタフェースのデータバンド幅は大幅に増加させる
ことができるが、ある物理層クロック周波数を対応する
シリアルバックプレーンインタフェースとして維持しな
がら、このバックプレーン物理層インタフェースのデー
タバンド幅は大幅に増加可能なことである。例えば、約
５０ＭＨｚのクロック速度で動作しているバックプレー
ン物理層インタフェースのデータバンド幅は、前述した
従来のＩＥＥＥ１３９４シリアルバックプレーンインタ
フェースに比較して８倍も増加可能である。これにより
リンク層回路の性能を有効に利用できることになる。
層インタフェースのデータバンド幅は大幅に増加させる
ことができるが、ある物理層クロック周波数を対応する
シリアルバックプレーンインタフェースとして維持しな
がら、このバックプレーン物理層インタフェースのデー
タバンド幅は大幅に増加可能なことである。例えば、約
５０ＭＨｚのクロック速度で動作しているバックプレー
ン物理層インタフェースのデータバンド幅は、前述した
従来のＩＥＥＥ１３９４シリアルバックプレーンインタ
フェースに比較して８倍も増加可能である。これにより
リンク層回路の性能を有効に利用できることになる。
【００１９】データバンド幅の増加は選択可能であり、
例えば１個のインタフェースデバイスは、ＩＥＥＥ１３
９４に適合可能なシリアルデータバスおよび複数の異な
るパラレルバックプレーンバス幅をサポートできる。さ
らにまた本発明は、電磁干渉（ＥＭＩ）およびあるデー
タバンド幅の電磁適合性（electromagnetic compatibil
ity ＝ＥＭＣ）の観点から、シリアルバックプレーンイ
ンタフェースの雑音特性をそのデータバンド幅を与える
ために必要とされるクロック周波数を低減することによ
り改善できる。
例えば１個のインタフェースデバイスは、ＩＥＥＥ１３
９４に適合可能なシリアルデータバスおよび複数の異な
るパラレルバックプレーンバス幅をサポートできる。さ
らにまた本発明は、電磁干渉（ＥＭＩ）およびあるデー
タバンド幅の電磁適合性（electromagnetic compatibil
ity ＝ＥＭＣ）の観点から、シリアルバックプレーンイ
ンタフェースの雑音特性をそのデータバンド幅を与える
ために必要とされるクロック周波数を低減することによ
り改善できる。
【００２０】
【発明の実施の形態】本発明は代表的なパラレルバック
プレーンインタフェースアーキテクチャを例に説明す
る。本発明はＩＥＥＥ１３９４標準に適合して構成され
た回路と共に使用するのが適しているが、本発明は他の
種類のバックプレーンインタフェース回路および他のイ
ンタフェースアプリケーションにも適用可能である。本
発明のパラレルバックプレーンインタフェースアーキテ
クチャは、例えばパソコン，マイクロプロセッサ，アプ
リケーション仕様の集積回路あるいは他のデータ処理装
置，送信器，受信機あるいは他の通信端末のような通信
デバイスおよびネットワークノードで実現可能である。
プレーンインタフェースアーキテクチャを例に説明す
る。本発明はＩＥＥＥ１３９４標準に適合して構成され
た回路と共に使用するのが適しているが、本発明は他の
種類のバックプレーンインタフェース回路および他のイ
ンタフェースアプリケーションにも適用可能である。本
発明のパラレルバックプレーンインタフェースアーキテ
クチャは、例えばパソコン，マイクロプロセッサ，アプ
リケーション仕様の集積回路あるいは他のデータ処理装
置，送信器，受信機あるいは他の通信端末のような通信
デバイスおよびネットワークノードで実現可能である。
【００２１】本発明はワイヤレスセルラシステム，ケー
ブルシステム，サテライトシステムあるいは他の種類の
通信システムを含む幅広い通信システムのアプリケーシ
ョンで用いることができる。本明細書において、用語
「バックプレーンバス(backplane bus)」は、通信デバ
イスの物理層内のデータラインのあらゆる構成を含む。
また用語「有効データバンド幅(effective data bandwi
dth)」は、バックプレーンコントローラに関して用いら
れ、ある動作条件の下でコントローラによりサポートさ
れるおよそのバンド幅を意味する。例えば、コントロー
ラは５０ＭＨｚの物理層クロックレートと、８ビットの
バックプレーンデータバス幅を用いて、本発明により４
００ＭＨｚの有効データバンド幅を与えるコントローラ
が実現できる。
ブルシステム，サテライトシステムあるいは他の種類の
通信システムを含む幅広い通信システムのアプリケーシ
ョンで用いることができる。本明細書において、用語
「バックプレーンバス(backplane bus)」は、通信デバ
イスの物理層内のデータラインのあらゆる構成を含む。
また用語「有効データバンド幅(effective data bandwi
dth)」は、バックプレーンコントローラに関して用いら
れ、ある動作条件の下でコントローラによりサポートさ
れるおよそのバンド幅を意味する。例えば、コントロー
ラは５０ＭＨｚの物理層クロックレートと、８ビットの
バックプレーンデータバス幅を用いて、本発明により４
００ＭＨｚの有効データバンド幅を与えるコントローラ
が実現できる。
【００２２】図３は本発明の一実施例によるパラレルバ
ックプレーンインタフェース１００を示す。このパラレ
ルバックプレーンインタフェース１００はリンク層コン
トローラ１１２とパラレルバックプレーン物理層コント
ローラ１１４とバックプレーントランシーバ１１６とを
有する。この実施例におけるパラレルバックプレーンイ
ンタフェース１００は、物理層パラレルバックプレーン
バス１１７とネットワークノードまたは他の通信デバイ
ス中の高次レベルの層との間にインタフェースを提供す
る。
ックプレーンインタフェース１００を示す。このパラレ
ルバックプレーンインタフェース１００はリンク層コン
トローラ１１２とパラレルバックプレーン物理層コント
ローラ１１４とバックプレーントランシーバ１１６とを
有する。この実施例におけるパラレルバックプレーンイ
ンタフェース１００は、物理層パラレルバックプレーン
バス１１７とネットワークノードまたは他の通信デバイ
ス中の高次レベルの層との間にインタフェースを提供す
る。
【００２３】リンク層コントローラ１１２はＩＥＥＥ１
３９４標準に従って動作して、高次レベルの層の１つに
関連するホストインタフェース１１８とＰＨＹ層コント
ローラ１１４との間に通信を提供する。リンク層コント
ローラ１１２とＰＨＹ層コントローラ１１４との間の双
方向のＤＡＴＡ［０：７］のデータバス１２０は、８個
のビット幅を有する。
３９４標準に従って動作して、高次レベルの層の１つに
関連するホストインタフェース１１８とＰＨＹ層コント
ローラ１１４との間に通信を提供する。リンク層コント
ローラ１１２とＰＨＹ層コントローラ１１４との間の双
方向のＤＡＴＡ［０：７］のデータバス１２０は、８個
のビット幅を有する。
【００２４】前述したように従来の実現方法は、利用可
能な８本のデータラインのうち２本のデータラインＤ
０，Ｄ１のみを用いている。データバス１２０の幅は、
単なる実施例である。以下に詳述するように、他の幅も
本発明の別の実施例のデータバス１２０用に用いること
ができる。リンク層コントローラ１１２とＰＨＹ層コン
トローラ１１４との間の制御バス１２２は、制御信号ラ
インＣＴＬ［０：１］を有する。このＣＴＬ［０：
１］，ＬＲＥＱ，ＳＣＬＫ信号ラインは全てＩＥＥＥ１
３９４標準と類似して動作する。
能な８本のデータラインのうち２本のデータラインＤ
０，Ｄ１のみを用いている。データバス１２０の幅は、
単なる実施例である。以下に詳述するように、他の幅も
本発明の別の実施例のデータバス１２０用に用いること
ができる。リンク層コントローラ１１２とＰＨＹ層コン
トローラ１１４との間の制御バス１２２は、制御信号ラ
インＣＴＬ［０：１］を有する。このＣＴＬ［０：
１］，ＬＲＥＱ，ＳＣＬＫ信号ラインは全てＩＥＥＥ１
３９４標準と類似して動作する。
【００２５】ＰＨＹ層コントローラ１１４は、送信スト
ローブ出力（transmit strobe output＝ＴＳＴＲＢ）と
受信ストローブ入力（receive strobe input＝ＲＳＴＲ
Ｂ）、８本の送信データ出力（ＴＤａｔａ０，ＴＤａｔ
ａ１，…ＴＤａｔａ７）と８本の受信データ入力（ＲＤ
ａｔａ０，ＲＤａｔａ１，…ＲＤａｔａ７）を含む。こ
れらのラインは、バックプレーントランシーバ１１６の
対応するそれぞれの入力と出力に接続されている。
ローブ出力（transmit strobe output＝ＴＳＴＲＢ）と
受信ストローブ入力（receive strobe input＝ＲＳＴＲ
Ｂ）、８本の送信データ出力（ＴＤａｔａ０，ＴＤａｔ
ａ１，…ＴＤａｔａ７）と８本の受信データ入力（ＲＤ
ａｔａ０，ＲＤａｔａ１，…ＲＤａｔａ７）を含む。こ
れらのラインは、バックプレーントランシーバ１１６の
対応するそれぞれの入力と出力に接続されている。
【００２６】トランシーバ１１６は、双方向のバックプ
レーンスロトーブ信号（ＢＰｓｔｒｂ＋とＢＰｓｔｒｂ
−）と８対の双方向バックプレーンデータ信号（ＢＰｄ
ａｔａ０＋とＢＰｄａｔａ０−，ＢＰｄａｔａ１＋とＢ
Ｐｄａｔａ１−，…ＢＰｄａｔａ７＋とＢＰｄａｔａ７
−）をサポートする。これらのストローブ信号とデータ
信号は、トランシーバ１１６とパラレルバックプレーン
バス１１７の間を通過する。この実施例におけるＰＨＹ
層コントローラ１１４とバックプレーントランシーバ１
１６は、同時に最大８ビットのデータを処理できる。
レーンスロトーブ信号（ＢＰｓｔｒｂ＋とＢＰｓｔｒｂ
−）と８対の双方向バックプレーンデータ信号（ＢＰｄ
ａｔａ０＋とＢＰｄａｔａ０−，ＢＰｄａｔａ１＋とＢ
Ｐｄａｔａ１−，…ＢＰｄａｔａ７＋とＢＰｄａｔａ７
−）をサポートする。これらのストローブ信号とデータ
信号は、トランシーバ１１６とパラレルバックプレーン
バス１１７の間を通過する。この実施例におけるＰＨＹ
層コントローラ１１４とバックプレーントランシーバ１
１６は、同時に最大８ビットのデータを処理できる。
【００２７】図４はパラレルバックプレーンＰＨＹ層コ
ントローラ１１４の詳細図である。このコントローラ１
１４はパケット受信／送信とアービトレーションのよう
な機能を実行し、ＬＩＮＫ／ＰＨＹインタフェース１３
０とアービトレーション制御ブロック１３２とデータ符
号化ブロック１３４とアービトレーション／データマル
チプレクサ１５０とデータ再同期化／復号化ブロック１
６０とを有する。ローカル基準信号（ＣＬＫ）をＰＨＹ
層コントローラ１１４内の様々な状態マシーンの同期化
に使用する。この実施例におけるクロックの周波数は、
ＩＥＥＥ１３９４標準に適合し、これはデータ伝送速度
の如何を問わず、４９．１５２ＭＨｚ（±１００ｐｐ
ｍ）である。他のクロック速度も別の実施例では用いる
ことができる。
ントローラ１１４の詳細図である。このコントローラ１
１４はパケット受信／送信とアービトレーションのよう
な機能を実行し、ＬＩＮＫ／ＰＨＹインタフェース１３
０とアービトレーション制御ブロック１３２とデータ符
号化ブロック１３４とアービトレーション／データマル
チプレクサ１５０とデータ再同期化／復号化ブロック１
６０とを有する。ローカル基準信号（ＣＬＫ）をＰＨＹ
層コントローラ１１４内の様々な状態マシーンの同期化
に使用する。この実施例におけるクロックの周波数は、
ＩＥＥＥ１３９４標準に適合し、これはデータ伝送速度
の如何を問わず、４９．１５２ＭＨｚ（±１００ｐｐ
ｍ）である。他のクロック速度も別の実施例では用いる
ことができる。
【００２８】ＰＨＹ層コントローラ１１４内のアービト
レーション／データマルチプレクサ１５０は、パケット
ストローブ（ＴｘＰｋｔＳｔｒｂ）入力を送信し、パケ
ットデータ（ＴｘＰｋｔＤａｔａ）入力を送信し、出力
としてＴＳＴＲＢとＴＤａｔａ０，ＴＤａｔａ１…ＴＤ
ａｔａ７信号を生成する。データ再同期化／復号化ブロ
ック１６０は入力としてＲＳＴＲＢとＲＤａｔａ０，Ｒ
Ｄａｔａ１…ＲＤａｔａ７信号を受信し、出力として受
信ストローブ信号（ＲｘＳｔｒｂ）と受信データ（Ｒｘ
Ｄａｔａ）信号を生成する。
レーション／データマルチプレクサ１５０は、パケット
ストローブ（ＴｘＰｋｔＳｔｒｂ）入力を送信し、パケ
ットデータ（ＴｘＰｋｔＤａｔａ）入力を送信し、出力
としてＴＳＴＲＢとＴＤａｔａ０，ＴＤａｔａ１…ＴＤ
ａｔａ７信号を生成する。データ再同期化／復号化ブロ
ック１６０は入力としてＲＳＴＲＢとＲＤａｔａ０，Ｒ
Ｄａｔａ１…ＲＤａｔａ７信号を受信し、出力として受
信ストローブ信号（ＲｘＳｔｒｂ）と受信データ（Ｒｘ
Ｄａｔａ）信号を生成する。
【００２９】ＰＨＹ層コントローラ１１４は８ビット幅
のバックプレーンデータバスで動作する。コントローラ
１１４はＲＳＴＲＢとＲＤａｔａ０，ＲＤａｔａ１…Ｒ
Ｄａｔａ７信号をパラレルバックプレーンバス１１７か
らバックプレーントランシーバ１１６を介して受信し、
ＴＳＴＲＢからＴＤａｔａ０，ＴＤａｔａ１…ＴＤａｔ
ａ７信号をパラレルバス１１７にトランシーバ１１６を
介して送る。
のバックプレーンデータバスで動作する。コントローラ
１１４はＲＳＴＲＢとＲＤａｔａ０，ＲＤａｔａ１…Ｒ
Ｄａｔａ７信号をパラレルバックプレーンバス１１７か
らバックプレーントランシーバ１１６を介して受信し、
ＴＳＴＲＢからＴＤａｔａ０，ＴＤａｔａ１…ＴＤａｔ
ａ７信号をパラレルバス１１７にトランシーバ１１６を
介して送る。
【００３０】図１のシリアルバックプレーンインタフェ
ース１０に示すように、パラレルバックプレーンインタ
フェース１００内のリンク層コントローラ１１２とＰＨ
Ｙ層コントローラ１１４との間で発生する４つの基本的
な操作は、リクエスト，状態，送信，受信である。そし
てリクエスト操作を除く全ては、ＰＨＹ層コントローラ
１１４により開始される。リンク層コントローラ１１２
は、リクエスト操作を用いて、内部物理層を読みだし、
あるいは書き込みあるいはＰＨＹ層コントローラ１１４
に対し、送信動作を行うよう要求する。ＰＨＹ層コント
ローラ１１４は、パラレルバックプレーンバス１１７の
状態が変化すると、状態動作を開始する。
ース１０に示すように、パラレルバックプレーンインタ
フェース１００内のリンク層コントローラ１１２とＰＨ
Ｙ層コントローラ１１４との間で発生する４つの基本的
な操作は、リクエスト，状態，送信，受信である。そし
てリクエスト操作を除く全ては、ＰＨＹ層コントローラ
１１４により開始される。リンク層コントローラ１１２
は、リクエスト操作を用いて、内部物理層を読みだし、
あるいは書き込みあるいはＰＨＹ層コントローラ１１４
に対し、送信動作を行うよう要求する。ＰＨＹ層コント
ローラ１１４は、パラレルバックプレーンバス１１７の
状態が変化すると、状態動作を開始する。
【００３１】ＰＨＹ層コントローラ１１４は、リンク層
コントローラ１１２からのリクエストに応じて送信動作
を開始する。送信されるべきデータビットは、リンク層
コントローラ１１２からＤＡＴＡ［０：７］を介して受
信する。これらのデータビットは、システムクロックＳ
ＣＬＫと同期してＰＨＹ層コントローラ１１４のデータ
符号化ブロック１３４内にラッチされ、符号化され、そ
してアービトレーション／データマルチプレクサ１５０
によりＴＤａｔａ０，ＴＤａｔａ１，…ＴＤａｔａ７ラ
イン上でトランシーバ１１６に送信される。対応するス
トローブ情報は、アービトレーション／データマルチプ
レクサ１５０によりＴＳＴＲＢライン上をトランシーバ
１１６に送信される。
コントローラ１１２からのリクエストに応じて送信動作
を開始する。送信されるべきデータビットは、リンク層
コントローラ１１２からＤＡＴＡ［０：７］を介して受
信する。これらのデータビットは、システムクロックＳ
ＣＬＫと同期してＰＨＹ層コントローラ１１４のデータ
符号化ブロック１３４内にラッチされ、符号化され、そ
してアービトレーション／データマルチプレクサ１５０
によりＴＤａｔａ０，ＴＤａｔａ１，…ＴＤａｔａ７ラ
イン上でトランシーバ１１６に送信される。対応するス
トローブ情報は、アービトレーション／データマルチプ
レクサ１５０によりＴＳＴＲＢライン上をトランシーバ
１１６に送信される。
【００３２】ＰＨＹ層コントローラ１１４はパケットが
パラレルバックプレーンバス１１７上で受信されると、
いつでも受信動作を開始する。このパケットデータは、
トランシーバ１１６からＲＤａｔａ０，ＲＤａｔａ１…
ＲＤａｔａ７上でデータ再同期化／復号化ブロック１６
０で受信され、対応するストローブ情報は、ＲＳＴＲＢ
ライン上でブロック１６０により受信される。この受信
したデータストローブ情報は、ブロック３８内で復号化
され、受信クロック（ＲｘＣＬＫ）とデータビットとを
再生する。
パラレルバックプレーンバス１１７上で受信されると、
いつでも受信動作を開始する。このパケットデータは、
トランシーバ１１６からＲＤａｔａ０，ＲＤａｔａ１…
ＲＤａｔａ７上でデータ再同期化／復号化ブロック１６
０で受信され、対応するストローブ情報は、ＲＳＴＲＢ
ライン上でブロック１６０により受信される。この受信
したデータストローブ情報は、ブロック３８内で復号化
され、受信クロック（ＲｘＣＬＫ）とデータビットとを
再生する。
【００３３】このデータビットはローカルシステムクロ
ックに再度同期化され、ＬＩＮＫ／ＰＨＹインタフェー
ス３０を介して関連リンクに送信される。コントローラ
１１４の１３０，１３２，１３４の動作は、ＩＥＥＥ１
３９４標準に従うものであり、より幅の広いバックプレ
ーンデータバスを収納するよう適宜修正される。これら
の修正は簡単なものであり、当業者には容易に理解でき
るものである。
ックに再度同期化され、ＬＩＮＫ／ＰＨＹインタフェー
ス３０を介して関連リンクに送信される。コントローラ
１１４の１３０，１３２，１３４の動作は、ＩＥＥＥ１
３９４標準に従うものであり、より幅の広いバックプレ
ーンデータバスを収納するよう適宜修正される。これら
の修正は簡単なものであり、当業者には容易に理解でき
るものである。
【００３４】前述したように、図３のパラレルバックプ
レーンインタフェース１００は８ビット幅のパラレルバ
ックプレーンデータバス１１７でもって動作する。本発
明によればパラレルバックプレーンインタフェース１０
０は、他の沢山のバックプレーンデータバス幅のいずれ
かと共に動作し、変更可能なデータバンド幅を与える。
例えば、パラレルバックプレーンインタフェース１００
は、バックプレーンデータバス幅が１ビット，２ビッ
ト，４ビット，８ビットのいずれかとして変換可能なデ
ータバンド幅を与える。
レーンインタフェース１００は８ビット幅のパラレルバ
ックプレーンデータバス１１７でもって動作する。本発
明によればパラレルバックプレーンインタフェース１０
０は、他の沢山のバックプレーンデータバス幅のいずれ
かと共に動作し、変更可能なデータバンド幅を与える。
例えば、パラレルバックプレーンインタフェース１００
は、バックプレーンデータバス幅が１ビット，２ビッ
ト，４ビット，８ビットのいずれかとして変換可能なデ
ータバンド幅を与える。
【００３５】次に示す表１は、４個の代表的なバス幅と
３個の異なる物理層クロックレートの各々に対し生成さ
れた有効データバンド幅を示す。図１の従来のシリアル
バックプレーンインタフェース１０は、１ビットのバッ
クプレーンバス幅で動作し、それぞれ約２５ＭＨｚ，５
０ＭＨｚ，１００ＭＨｚの物理層クロックレートに対
し、２５ＭＨｚ，５０ＭＨｚ，１００ＭＨｚのデータバ
ンド幅を与える。
３個の異なる物理層クロックレートの各々に対し生成さ
れた有効データバンド幅を示す。図１の従来のシリアル
バックプレーンインタフェース１０は、１ビットのバッ
クプレーンバス幅で動作し、それぞれ約２５ＭＨｚ，５
０ＭＨｚ，１００ＭＨｚの物理層クロックレートに対
し、２５ＭＨｚ，５０ＭＨｚ，１００ＭＨｚのデータバ
ンド幅を与える。
【００３６】表１ 有効データバンド幅（ＭＨｚ） 物理層クロック（ＭＨｚ）バス幅 ２５ ５０ １００ １ビット ２５ ５０ １００ ２ビット ５０ １００ ２００ ４ビット １００ ２００ ４００ ８ビット ２００ ４００ ８００
【００３７】本発明によりバックプレーンインタフェー
スのデータバンド幅は、バックプレーンデータバスの幅
に基づいて変換可能である。例えばバックプレーンバス
が８ビット幅の実施例においては、物理層クロックレー
トの８倍の有効データバンド幅、例えば５０ＭＨｚのク
ロックに対しては４００ＭＨｚの有効データバンド幅が
得られる。表１はさらにインタフェースデータバンド幅
の類似の換算は、例えば２ビットまたは４ビットの幅の
ような他のバックプレーンデータバス幅に対して与えら
れる。
スのデータバンド幅は、バックプレーンデータバスの幅
に基づいて変換可能である。例えばバックプレーンバス
が８ビット幅の実施例においては、物理層クロックレー
トの８倍の有効データバンド幅、例えば５０ＭＨｚのク
ロックに対しては４００ＭＨｚの有効データバンド幅が
得られる。表１はさらにインタフェースデータバンド幅
の類似の換算は、例えば２ビットまたは４ビットの幅の
ような他のバックプレーンデータバス幅に対して与えら
れる。
【００３８】図３のパラレルバックプレーンインタフェ
ース１００のアービトレーションプロセスは、他の従来
のアービトレーションプロセスを簡単に変更して、２ビ
ット，４ビット，８ビットのバックプレーンデータバス
のアービトレーションが可能となる。本発明により構成
されたある並列バックプレーンインタフェースは、表１
に示す異なるデータバス幅のそれぞれをサポートし、特
にあるアプリケーションで用いられる特定のバス幅は、
バス幅を選択する適宜の回路を組み込むことにより変更
可能である。このような回路は、当業者は容易に構成で
きる。
ース１００のアービトレーションプロセスは、他の従来
のアービトレーションプロセスを簡単に変更して、２ビ
ット，４ビット，８ビットのバックプレーンデータバス
のアービトレーションが可能となる。本発明により構成
されたある並列バックプレーンインタフェースは、表１
に示す異なるデータバス幅のそれぞれをサポートし、特
にあるアプリケーションで用いられる特定のバス幅は、
バス幅を選択する適宜の回路を組み込むことにより変更
可能である。このような回路は、当業者は容易に構成で
きる。
【００３９】
【発明の効果】変更可能なデータバンド幅を与えること
により本発明は、ある有効データバンド幅に対して、バ
ックプレーンインタフェースのノイズ特性を改善するこ
とができる。例えば、本発明はあるバンド幅をサポート
するのに必要なクロック周波数を低減するために、クロ
ックノイズの量は大幅に低減できる。これによりバック
プレーンインタフェースは、より簡単に特定のアプリケ
ーションにおける電磁干渉（ＥＭＩ）と電磁適合性（Ｅ
ＭＣ）の要件を容易に満たすことができる。
により本発明は、ある有効データバンド幅に対して、バ
ックプレーンインタフェースのノイズ特性を改善するこ
とができる。例えば、本発明はあるバンド幅をサポート
するのに必要なクロック周波数を低減するために、クロ
ックノイズの量は大幅に低減できる。これによりバック
プレーンインタフェースは、より簡単に特定のアプリケ
ーションにおける電磁干渉（ＥＭＩ）と電磁適合性（Ｅ
ＭＣ）の要件を容易に満たすことができる。
【００４０】図３，４の並列バックプレーンインタフェ
ース構成は、本発明の動作を示すためのものであり、そ
のため本発明は特定の実施例に限定されるよう解釈する
べきではない。他の実施例では異なる種類の論理回路を
用いて上記の並列バックプレーン制御技術を実現するよ
う機能することもできる。上記した以外のバックプレー
ンバス幅と物理層クロックレートを用いることもでき
る。
ース構成は、本発明の動作を示すためのものであり、そ
のため本発明は特定の実施例に限定されるよう解釈する
べきではない。他の実施例では異なる種類の論理回路を
用いて上記の並列バックプレーン制御技術を実現するよ
う機能することもできる。上記した以外のバックプレー
ンバス幅と物理層クロックレートを用いることもでき
る。
【図１】ＩＥＥＥ１３９４標準に従って構成された従来
のシリアルバックプレーンインタフェースのブロック図
のシリアルバックプレーンインタフェースのブロック図
【図２】図１の従来のシリアルバックプレーンインタフ
ェースに使用される物理層コントローラの詳細図
ェースに使用される物理層コントローラの詳細図
【図３】本発明の一実施例により構成されたパラレルバ
ックプレーン物理層インタフェースのブロック図
ックプレーン物理層インタフェースのブロック図
【図４】本発明の一実施例による図３のパラレルバック
プレーンインタフェースに使用されるパラレルバックプ
レーン物理層コントローラの詳細図
プレーンインタフェースに使用されるパラレルバックプ
レーン物理層コントローラの詳細図
１０ シリアルバックプレーンインタフェース １２ リンク層コントローラ １４ バックプレーン物理層コントローラ １６ バックプレーントランシーバ １７ シリアルバックプレーンバス １８ ホストインタフェース ２０ データバス ２２ 制御バス ３０ ＬＩＮＫ／ＰＨＹインタフェース ３２ アービトレーション（仲裁）制御ブロック ３４ データ符号化ブロック ３６ アービトレーション（仲裁）／データマルチプレ
クサ ３８ データ再同期化／復号化ブロック １００ パラレルバックプレーンインタフェース １１２ リンク層コントローラ １１４ パラレルバックプレーン物理層コントローラ １１６ バックプレーントランシーバ １１７ 物理層パラレルバックプレーンバス １１８ ホストインタフェース １２０ データバス １２２ 制御バス １３０ リンク／物理層インタフェース １３２ アービトレーション（仲裁）制御ブロック １３４ データ符号化ブロック １５０ アービトレーション／データマルチプレクサ １６０ データ再同期化／復号化ブロック
クサ ３８ データ再同期化／復号化ブロック １００ パラレルバックプレーンインタフェース １１２ リンク層コントローラ １１４ パラレルバックプレーン物理層コントローラ １１６ バックプレーントランシーバ １１７ 物理層パラレルバックプレーンバス １１８ ホストインタフェース １２０ データバス １２２ 制御バス １３０ リンク／物理層インタフェース １３２ アービトレーション（仲裁）制御ブロック １３４ データ符号化ブロック １５０ アービトレーション／データマルチプレクサ １６０ データ再同期化／復号化ブロック
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 チャン エイチ．キム アメリカ合衆国，07981 ニュージャージ ー，ウィッパニー，ビーバーブルック テ ラス 302 (72)発明者 マーク エイチ．クラムル アメリカ合衆国，07836 ニュージャージ ー，フランダーズ，オークウッド ビレッ ジ 76，アパートメント 12
Claims (20)
- 【請求項１】 通信デバイスの物理層バックプレーンバ
スと高次レベルの層の回路との間にインタフェースを与
える通信装置のインタフェース装置において（Ａ）バッ
クプレーンバスからデータを受信する複数のデータライ
ン入力とバックプレーンバスにデータを送信する複数の
データライン出力とを有するバックプレーン物理層コン
トローラと、 前記バックプレーン物理層コントローラは、バックプレ
ーン物理層コントローラの動作クロック速度以上の有効
データバンド幅を与え、 （Ｂ）前記バックプレーン物理層コントローラにデータ
バスを介して接続されるリンク層コントローラとを有す
ることを特徴とする通信デバイスのインタフェース装
置。 - 【請求項２】 前記リンク層コントローラは、ＩＥＥＥ
１３９４標準に従って動作することを特徴とする請求項
１記載の装置。 - 【請求項３】 前記バックプレーン物理層コントローラ
は、複数の異なるバックプレーンバス幅を用いてバック
プレーンバスとの通信をサポートすることを特徴とする
請求項１記載の装置。 - 【請求項４】 前記バックプレーン物理層コントローラ
は、ある時間では、複数の異なるバックプレーンバス幅
のうちの１つを選択することを特徴とする請求項３記載
の装置。 - 【請求項５】 前記複数の異なるバックプレーンバス幅
は、少なくとも、１データビットバス幅と、２データビ
ットバス幅と、４データビットバス幅と、８データビッ
トバス幅を含むことを特徴とする請求項３記載の装置。 - 【請求項６】 前記バックプレーン物理層コントローラ
は、前記物理層コントローラのクロックレートのｎ倍の
有効データバンド幅を与える（ここでｎは、２以上の整
数とする）ことを特徴とする請求項１記載の装置。 - 【請求項７】 前記バックプレーン物理層コントローラ
とバックプレーンバスとの間に接続されるトランシーバ
をさらに有し、 前記トランシーバは、バックプレーン物理層コントロー
ラの複数のデータライン出力に接続される入力と、前記
バックプレーン物理層コントローラの複数のデータ入力
に接続される出力とを有し、それぞれバックプレーンバ
スの入力接続と出力接続に対応していることを特徴とす
る請求項１記載の装置。 - 【請求項８】 前記バックプレーン物理層コントローラ
は、変更可能な有効データバンド幅を与えることを特徴
とする請求項１記載の装置。 - 【請求項９】 前記バックプレーン物理層は、物理層ク
ロックレートとバックプレーンと実際にデータ通信する
のに用いられる複数の入力と出力データラインの少なく
とも１つを調整することにより、変更可能な有効データ
バンド幅を与えることを特徴とする請求項１記載の装
置。 - 【請求項１０】 通信デバイスの物理層バックプレーン
バスと高次の層の回路との間にインタフェースを与える
方法において、 （Ａ）バックプレーン物理層コントローラと、バックプ
レーンバスとの間で物理層コントローラとバックプレー
ンバスとの間に接続された複数の受信データラインと、
物理層コントローラとバックプレーンバスとの間に接続
された複数の送信データラインとを用いて、バックプレ
ーン物理層コントローラとバックプレーンバスとの間で
データを通信するステップと、 これにより、前記バックプレーン物理層コントローラ
は、その動作クロック速度以上の有効データバンド幅を
与え、 （Ｂ）リンク層コントローラと物理層コントローラとの
間でデータバスを介してデータを通信するステップとか
らなることを特徴とする通信デバイスにインタフェース
を与える方法。 - 【請求項１１】 前記リンク層コントローラは、ＩＥＥ
Ｅ１３９４標準に従って動作することを特徴とする請求
項１０記載の方法。 - 【請求項１２】 （Ｃ）前記物理層コントローラとバッ
クプレーンバスとの間でデータを通信するために、物理
層コントローラによりサポートされる複数の異なるバッ
クプレーンバス幅の１つを選択するステップをさらに有
することを特徴とする請求項１０記載の方法。 - 【請求項１３】 前記複数の異なるバックプレーンバス
幅は、少なくとも１データビットバス幅と２データビッ
トバス幅と、４データビットバス幅と、８データビット
バス幅を含むことを特徴とする請求項１２記載の方法。 - 【請求項１４】 前記バックプレーン物理層コントロー
ラは、前記物理層コントローラのクロックレートのｎ倍
の有効データバンド幅を与える（ここでｎは、２以上の
整数とする）ことを特徴とする請求項１０記載の方法。 - 【請求項１５】 （Ｄ）物理層コントローラによりサポ
ートされる複数の異なる有効データバンド幅からある有
効データバンド幅を選択するステップをさらに有するこ
とを特徴とする請求項１０記載の方法。 - 【請求項１６】 前記（Ｄ）のステップは、物理層クロ
ックレートと実際のデータ通信に用いられる複数の受信
データライン，送信データラインの少なくとも１つを調
整するステップを含むことを特徴とする請求項１５記載
の方法。 - 【請求項１７】 通信デバイスの物理層バックプレーン
バスと高次レベルの層の回路との間にインタフェースを
与える通信装置のインタフェース装置において、 （Ａ）バックプレーンバスからデータを受信する複数の
データライン入力と、バックプレーンバスにデータを送
信する複数のデータライン出力等を有するバックプレー
ン物理層コントローラと、 （Ｂ）前記バックプレーン物理層コントローラに接続さ
れるリンク層コントローラと、 とからなり、 前記バックプレーン物理層コントローラにより与えられ
る有効データバンド幅は、バックプレーンバスにより実
際のデータ通信に用いられる受信入力と送信出力の数に
基づいて選択可能であることを特徴とする通信デバイス
のインタフェース装置。 - 【請求項１８】 前記バックプレーン物理層コントロー
ラは、複数の異なるバックプレーンバス幅の１つを選択
することにより複数の有効データバンド幅の１つを選択
することを特徴とする請求項１７記載の装置。 - 【請求項１９】 前記バックプレーン物理層コントロー
ラは、ある時間では、複数の利用可能なバックプレーン
バス幅のうちの１つを選択することを特徴とする請求項
１８記載の装置。 - 【請求項２０】 前記複数の利用可能なバックプレーン
バス幅は、少なくとも、１データビットバス幅と、２デ
ータビットバス幅と、４データビットバス幅と、８デー
タビットバス幅を含むことを特徴とする請求項１８記載
の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/090,082 US6101567A (en) | 1998-06-03 | 1998-06-03 | Parallel backplane physical layer interface with scalable data bandwidth |
| US09/090082 | 1998-06-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101670A true JP2000101670A (ja) | 2000-04-07 |
| JP3448241B2 JP3448241B2 (ja) | 2003-09-22 |
Family
ID=22221266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15369999A Expired - Fee Related JP3448241B2 (ja) | 1998-06-03 | 1999-06-01 | 通信デバイスのインタフェース装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6101567A (ja) |
| EP (1) | EP0962868B1 (ja) |
| JP (1) | JP3448241B2 (ja) |
| KR (1) | KR20000005871A (ja) |
| CN (1) | CN1237844A (ja) |
| AU (1) | AU751233B2 (ja) |
| BR (1) | BR9917174A (ja) |
| CA (1) | CA2270094C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044343A (ja) * | 2003-06-21 | 2005-02-17 | Samsung Electronics Co Ltd | データバス幅を自在に変更する携帯用保存装置及び方法 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6427179B1 (en) * | 1997-10-01 | 2002-07-30 | Globespanvirata, Inc. | System and method for protocol conversion in a communications system |
| US6560200B1 (en) * | 1998-04-16 | 2003-05-06 | Kabushiki Kaisha Kenwood | Serial bus experimental apparatus |
| US6446147B1 (en) * | 1999-05-13 | 2002-09-03 | Lucent Technologies Inc. | Wired-or connection in differential transmission environment |
| US6584521B1 (en) * | 1999-12-27 | 2003-06-24 | Pmc-Sierra, Inc. | Scaleable bandwidth interconnect for simultaneous transfer of mixed pleisiochronous digital hierarchy (PDH) clients |
| JP2001202326A (ja) * | 2000-01-21 | 2001-07-27 | Mitsubishi Electric Corp | ダイナミックバスサイジングにおける高速ブロック転送回路 |
| US6643728B1 (en) * | 2000-05-30 | 2003-11-04 | Lexmark International, Inc. | Method and apparatus for converting IEEE 1284 signals to or from IEEE 1394 signals |
| JP4148136B2 (ja) | 2001-07-25 | 2008-09-10 | ソニー株式会社 | インタフェース装置 |
| US7051150B2 (en) * | 2002-07-29 | 2006-05-23 | Freescale Semiconductor, Inc. | Scalable on chip network |
| US7032056B2 (en) * | 2003-05-08 | 2006-04-18 | International Business Machines Corporation | Encoding of message onto strobe signals |
| US8234399B2 (en) * | 2003-05-29 | 2012-07-31 | Seagate Technology Llc | Method and apparatus for automatic phy calibration based on negotiated link speed |
| US7158536B2 (en) * | 2004-01-28 | 2007-01-02 | Rambus Inc. | Adaptive-allocation of I/O bandwidth using a configurable interconnect topology |
| DE102004030602B4 (de) * | 2004-06-24 | 2007-04-19 | Infineon Technologies Ag | Paralleler Datenbus und Verfahren zum Betreiben eines parallelen Datenbusses |
| US20070073932A1 (en) * | 2005-09-13 | 2007-03-29 | Alcatel | Method and apparatus for a configurable data path interface |
| US9929972B2 (en) * | 2011-12-16 | 2018-03-27 | Qualcomm Incorporated | System and method of sending data via a plurality of data lines on a bus |
| US9244872B2 (en) * | 2012-12-21 | 2016-01-26 | Ati Technologies Ulc | Configurable communications controller |
| CN104244414B (zh) * | 2013-06-09 | 2018-12-07 | 中国移动通信集团广东有限公司 | 基于终端的共享网络带宽的分配方法、装置与终端 |
| US10090993B2 (en) * | 2016-08-19 | 2018-10-02 | Ali Corporation | Packaged circuit |
| DE102019126668A1 (de) * | 2019-10-02 | 2021-04-08 | Phoenix Contact Gmbh & Co. Kg | Ein-/ausgabe-einheit zur datenerfassung bei einem feldbussystem |
| CN113934671B (zh) * | 2021-11-01 | 2024-02-23 | 新华三技术有限公司合肥分公司 | 一种接口控制芯片及网络设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5122691A (en) * | 1990-11-21 | 1992-06-16 | Balu Balakrishnan | Integrated backplane interconnection architecture |
| US5301281A (en) | 1991-06-26 | 1994-04-05 | Ast Research, Inc. | Method and apparatus for expanding a backplane interconnecting bus in a multiprocessor computer system without additional byte select signals |
| DE69319757T2 (de) * | 1992-01-10 | 1999-04-15 | Digital Equipment Corp | Verfahren zur Verbindung einer Leitungskarte mit einer Adressenerkennungseinheit |
| JP3369227B2 (ja) | 1992-11-09 | 2003-01-20 | 株式会社東芝 | プロセッサ |
| DE69521685T2 (de) * | 1994-03-11 | 2002-07-04 | Silicon Bandwidth Inc | Modulare bauweise für rechner mit hoher bandbreite |
| US5675735A (en) * | 1994-06-29 | 1997-10-07 | Digital Equipment Corporation | Method and apparatus for interconnecting network devices in a networking hub |
| US5802278A (en) * | 1995-05-10 | 1998-09-01 | 3Com Corporation | Bridge/router architecture for high performance scalable networking |
| US5805931A (en) * | 1996-02-09 | 1998-09-08 | Micron Technology, Inc. | Programmable bandwidth I/O port and a communication interface using the same port having a plurality of serial access memories capable of being configured for a variety of protocols |
-
1998
- 1998-06-03 US US09/090,082 patent/US6101567A/en not_active Expired - Lifetime
-
1999
- 1999-04-26 CA CA002270094A patent/CA2270094C/en not_active Expired - Fee Related
- 1999-05-25 EP EP99304046A patent/EP0962868B1/en not_active Expired - Lifetime
- 1999-05-25 BR BR9917174-0A patent/BR9917174A/pt not_active Application Discontinuation
- 1999-05-31 CN CN99106893A patent/CN1237844A/zh active Pending
- 1999-05-31 AU AU32330/99A patent/AU751233B2/en not_active Ceased
- 1999-06-01 JP JP15369999A patent/JP3448241B2/ja not_active Expired - Fee Related
- 1999-06-03 KR KR1019990020395A patent/KR20000005871A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044343A (ja) * | 2003-06-21 | 2005-02-17 | Samsung Electronics Co Ltd | データバス幅を自在に変更する携帯用保存装置及び方法 |
| JP4579589B2 (ja) * | 2003-06-21 | 2010-11-10 | 三星電子株式会社 | データバス幅を自在に変更する携帯用保存装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6101567A (en) | 2000-08-08 |
| CA2270094C (en) | 2002-10-01 |
| BR9917174A (pt) | 2001-12-04 |
| EP0962868B1 (en) | 2012-07-25 |
| AU3233099A (en) | 1999-12-16 |
| JP3448241B2 (ja) | 2003-09-22 |
| CA2270094A1 (en) | 1999-12-03 |
| KR20000005871A (ko) | 2000-01-25 |
| CN1237844A (zh) | 1999-12-08 |
| EP0962868A1 (en) | 1999-12-08 |
| AU751233B2 (en) | 2002-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3448241B2 (ja) | 通信デバイスのインタフェース装置 | |
| US5784573A (en) | Multi-protocol local area network controller | |
| US5550802A (en) | Data communication network with management port for isochronous switch | |
| US9607673B1 (en) | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication | |
| JP4732594B2 (ja) | 複数ギガビットイーサネット（ｒ）アーキテクチャの方法および装置 | |
| CN111131091B (zh) | 一种面向片上网络的片间互连方法和系统 | |
| US7650450B2 (en) | Serial bus system | |
| US6301637B1 (en) | High performance data paths | |
| JP3783363B2 (ja) | データ通信方法、電子機器、及び物理層集積回路 | |
| US6385208B1 (en) | Serial media independent interface | |
| US7243173B2 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
| US6169729B1 (en) | 200 Mbps PHY/MAC apparatus and method | |
| CA1280217C (en) | Method and apparatus for utilization of dual latency stations for performance improvement of token ring networks | |
| US7672326B1 (en) | Serial media independent interface with double data rate | |
| US20100183004A1 (en) | System and method for dual mode communication between devices in a network | |
| JPH0689246A (ja) | 直列通信方法およびその装置 | |
| WO1994022091A2 (en) | Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface | |
| US6687779B1 (en) | Method and apparatus for transmitting control information across a serialized bus interface | |
| CN114442514A (zh) | 一种基于fpga的usb3.0/3.1控制系统 | |
| US6944691B1 (en) | Architecture that converts a half-duplex bus to a full-duplex bus while keeping the bandwidth of the bus constant | |
| WO2009064896A1 (en) | A packet structure for a mobile display digital interface | |
| US8190766B2 (en) | Across-device communication protocol | |
| RU2700560C1 (ru) | Устройство коммуникационного интерфейса gigaspacewire | |
| US20100103954A1 (en) | Multiple Infiniband Ports Within A Higher Data Rate Port Using Multiplexing | |
| JPH09247112A (ja) | 直列伝送路のネットワーク通信路へのインターリーブの方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |