KR920008450B1 - 동기 및 비동기 데이타 전송을 검출하기 위한 장치 및 방법 - Google Patents

동기 및 비동기 데이타 전송을 검출하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR920008450B1
KR920008450B1 KR1019850004367A KR850004367A KR920008450B1 KR 920008450 B1 KR920008450 B1 KR 920008450B1 KR 1019850004367 A KR1019850004367 A KR 1019850004367A KR 850004367 A KR850004367 A KR 850004367A KR 920008450 B1 KR920008450 B1 KR 920008450B1
Authority
KR
South Korea
Prior art keywords
data
received
asynchronous
transmission
synchronous
Prior art date
Application number
KR1019850004367A
Other languages
English (en)
Other versions
KR860000602A (ko
Inventor
유진 보그 케빈
에반 포먼 크레이그
Original Assignee
아메리칸 텔리폰 앤드 텔레그라프 캄파니
엘리 웨이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아메리칸 텔리폰 앤드 텔레그라프 캄파니, 엘리 웨이스 filed Critical 아메리칸 텔리폰 앤드 텔레그라프 캄파니
Publication of KR860000602A publication Critical patent/KR860000602A/ko
Application granted granted Critical
Publication of KR920008450B1 publication Critical patent/KR920008450B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

내용 없음.

Description

동기 및 비동기 데이터 전송을 검출하기 위한 장치 및 방법
제1도는 본 발명에 따라 서로 상호접속된, 비트동기 및 비동기 데이터 전송을 검출하기 위한 장치의 주요기능적 성분을 도시한 블록도.
제2도 및 3도는 샘플플래그 바이트 전송의 각각의 표시도.
제4도는 본 발명에 의한 데이터 전송의 포맷을 결정하기 위한 방법의 플로우챠트도.
* 도면의 주요부분에 대한 부호의 설명
103 : 라인지연장치 104 : 보호장치
105 : 하이브리드 120 : 모뎀
128 : 클록 130 : 통신프로세서
135 : 어드레스래치 140 : 프로그램메모리
160 : 응용프로래치 170 : 인터프로세서 인터페이스
본 발명은 데이터 전송을 검출하기 위한 방법 및 장치에 관한 것으로, 특히 데이터가 비트동기 혹은 부호 비동기 포맷내에 있는가를 결정하기 위한 방법 및 장치에 관한 것이다. 가정용 및 사무용 컴퓨터의 출현으로, 그들과 함께 다양한 데이터베이스가 급증하게 되었다. 현재 시점에서, 뉴스나 과학 혹은 사업등에 관한 정보를 포함하는 각각의 데이터베이스는 비트동기 혹은 부호 비동기 포맷중의 어느 하나내로 데이터를 전송한 것이다. 동기 데이터 전송에 있어서, 각각의 부호는 코드구조에 의한 5,6,7 혹 8정보비트중의 어느 하나로 구성된다. 오히려, 부호타이밍은 각각의 메시지 혹은 데이터 블록의 초기에서 동기부호를 통하여 유출된다. 비동기 데이터전송은 하나인데, 여기에는 각각의 부호가 또한 코드구조에 따르는 5,6,7 혹은 8정보비트중의 하나로 구성된다. 이들 정보비트들은 개시비트(한개의조건)에 앞서고 하나 이상 정지비트(한개의 조건)에 의해 각각의 부호의 수신을 위한 전송기와 함께 수신기를 동기하도록 뒤따른다. 패리티 비트는 때때로 오차를 검출하도록 포함된다.
데이터베이스를 가진 통신은 데이터 터미널의 사용으로 얻어진다. 이전에는 이러한 터미널들은 적절한 각각의 시간으로써, 수동으로 재구성되어 새로운 데이터 베이스는 데이터 전송이 동기 혹은 부호 비동기 모드내에 있는지 여부에 관하여 인지할 수 있는 사용자에 의해 호출된다. 오늘날 이따금 터미널의 사용자는 터미널을 재구성하는 다양한 방법에 익숙치 못하며 데이터 베이스의 전송 포맷에 익숙치 못하게 된다. 이는 터미널의 다수의 사용자가 현재 기계적이거나 과학적이지 않는 분야에 있다는 것 때문에 사실이다. 따라서, 사용자는 터미널사용에 익숙해져야 한다는 것, 즉 어떻게 터미널이 데이터를 수신하고 전송하는가에 익숙치 않은 사람에게 쉽게 사용될 수 있어야 하는 것이 중요하다.
따라서, 수신된 데이터가 부호 비동기 혹은 비트 동기 포맷중에 어느하나에 있는가를 자동적으로 결정하는 것은 바람직하다. 또한 터미널에 있어서 바람직한 것은 터미널이 적절한 동작모드로 자체에 자동적으로 적합하게 될 수 있어야 하는 것이다. 이렇나 동작의 능력이 있는 터미널은 새롭고 서로 다른 데이터 베이스를 인터페이싱하는데 쉽게 사용되며 여기서 데이터 전송의 포맷은 쉽게 알려지지 않는다. 제1의 형태의 전송을 사용하는 데이터 버스의 실예는 그 데이터 전송을 위한 부호 비동기 포맷을 사용하는, 리더스 다이제스트의 가정용 개인 컴퓨터 서비스 원이다. 이 데이터 베이스는 그 데이터 전송을 위한 비트 동기 포맷을 사용한다. 알려지지 않은 전송 포맷을 가진 부가의 데이터 베이스는 터미널로부터 억세스 할 수 있게 되며 전송 포맷을 자동으로 결정하는 중요성은 증가하게 된다.
본 발명에 의하면, 데이터 터미널 장치는 자동적으로 호출된 데이터가 데이터를 전송하기 위하여 비트동기나 부호 비동기 포맷내에서 동작하는 가를 검출한다. 터미널 장치는 또한 소정의 포맷내에서 통신하도록 그 수신기 및 송신기를 자동으로 구성한다. 통신 프로세서에 의해 동작적으로 제어되는 수신기는 부호 비동기 포맷내에서 시작하여 성립된 통신링크에 따라 특정부호 흐름을 조사한다. 이러한 흐름은 비트 동기 포맷에 일치 하는 일련의 플래그 바이트들을 나타낸다. 플래그 바이트의 예정된 수가 검출되면, 터미널 장치는 비트 동기 포맷내에서 통신하도록 그 수신기 및 송신기를 구성한다. 만일 플래그 바이트의 예정된 수가 검출되면 터미널 장치는 부호 비동기 포맷내에서 구성된 수신기 및 송신기를 유지시킨다.
이러한 장치는 통신처리기를 따라 적당한 모뎀의 사용을 통하여 성취된다. 모뎀은 수신 및 송신 클록킹 신호를 처리기에 제공하여 그로 인하여 양자의 데이터 전송 및 데이터 수신을 특정 데이터 베이스에 의해 성립된 타이밍으로 링크되어지게 한다. 또한 클록킹 신호는 적절하게 처리기상의 인터럽트 입력을 트리거시켜, 데이터 전송이 지연없이 처리되게 한다. 존재하는 데이터 터미널상에 수행할 수 있는 장치는 이러한 터미널의 수동조작에 값싼 대용을 제공한다.
본 발명은 첨부된 도면과 주어진 상세한 설명으로부터 더욱 상세히 설명될 것이다. 본 발명에 의하면, 제1도에 도식적으로 도시된 데이터 터미널 장치는 가정용에 있어서의 원문적이고(texual) 그래픽적인 정보를 표시하기 위하는데 적당하다. 이러한 터미널 장치는 비트동기나 혹은 부호 비동기 포맷중의 어느하나내로 자동적으로 구성할 수 있으며 터미널 사용자에게 표준전화기선상으로 데이터를 수신 및 전송하도록 해준다. 터미널 장치는 호출된 데이터 베이스가 비트동기 혹은 부호 비동기 모드내에서 동작하는가를 자동적으로 검출하고 그후 소정의 포맷내에서 통신하도록 그 수신기 및 송신기를 자동으로 구성한다.
일반적으로, 터미널장치를 자동 동기/비동기 검출기로 수행하는 것은 장치가 불이행모드(비트동기 혹은 부호 비동기 모드 양자에 가정될 수 있는)내에 구성되어 개시되는 것을 요구함에 의해 용이하게 된다. 호출된 데이터 베이스로부터 수신된 다수의 주어진 제1의 작은 부호는 동일함을 식별할 수 있는 약간의 순차동안 탐지된다. 주어진 시간내에 이러한 부호들은 수신하는 것, 혹은 수신된 부호없이 주어진 시간 경과를 가지는 것은 동작모드를 결정하고 그로 인하여 수신기 및 전송기가 따라서 세트업된다.
따라서 장치의 동작은 새로은 접속이 이루어질때마다 호출된 데이터 베이스에 의해 보내진 독특하고 동일함을 식별할 수 있는 부호의 순차를 수신하는 주위에 집중한다. 그러한 동일함을 식별할 수 있는 부호의 순차는 아메리카 가시데이타 코포레이션에 의해 동작된 뷔유트론(viewtronR)시스템과 같은 고 레벨 데이터 링크 제어(HDLC)프로토컬을 사용하여 비트동기 포맷내에서 작동하는 데이터 베이스에 의해 제공된다. 그러한 데이터 베이스는 항상 접속이 이루어지기전에 최소의 플래그 부호수를 보낼 것이다. 부가의 정보는 국제표준조직공보 3309 및 4355와 54001의, 1982년 6월 9일자 ATT 기술참조 동작 시스템 회로망 통신 프로토컬 명세서 BX25 제3호로부터 이용될 수 있다.
수신된 데이터는 터미널장치와 부호비동기 모드내에서 동작하도록 최초로 구성된 동기 및 비동기 검출기에 의해 검출된 플래그 부호에 의해 탐지된다. 따라서 제 1의 작은 부호들은 비동기적으로 수신되고 플래그 부호에 비교된다, 만일 정합이 발견되면, 적당한 동작이 비트동기 포맷내에서 가정되어지고, 수신기 및 송신기는 비트동기 모드내에서 구성된다. 그렇지 않으면 부호 비동기 포맷이 가정되고 수신기 및 송신기는 부호 비동기 포맷내에 수성된다.
동작은 불이행 모드로써 비트동기모드로 구성된 터미널 장치내에 동기/비동기 검출기에 가능하다. 호출된 데이터 베이스가 부호 비동기 데이터 베이스일시에, 전송된 제1의 작은 부호는 통상 로긴 프름프트(logrn prompt)의 소정형태이다. 비트동기 포맷내에서 개시하는 터미널 수신기로 이들 제1의 작은 부호들은 플래그에 대하여 검사되어 정합이 발견되지 않는다. 그후 터미널 수신기는 부호 비동기 모드에 스위치 된다. 로긴 프롬프트로써 수신된 제1의 작은 부호들은 통신포맷이 결정될때까지 버퍼내에서 유지된다. 그때, 비동기 동작이 선택되면, 버퍼내의 부호(예를 들어 로긴 프로프트)는 터미널장치의 다른 출력표시장치의 혹은 스크린사에 표시하기 위한 터미널 장치에 비데오 프로세서로 보내질 수 있다.
이전에 지시한 바와 같이, 플래그 바이트의 안정된 흐름은 비트동기 데이터 베이스로 통신이 이루어질 때 터미널 장치에 의해 수신된다. 이들 플래그 바이트들은 각각의 측상의 제로에 의해 에워싸진 6개의 흐름으로 구성된다. 만일 터미널 수신기가 부호 비동기 모드내에서 동작한다면, 이는 사용자가 개시 및 정지비트로 양호하게 프레임된 부호를 수신하도록 보장하는데 필요한 정지비트를 삽입한다. 이러한 시스템에 있어서, 양호하게 프레임된 전송은 10비트로 구성되는데 즉 1개의 개시비트(논리 0), 8데이타비트 및 정지비트(논리1)이다. LSB(Least Significant Bit)는 항상 제1먼저 전송된다.
제1도를 상세히 참조하면, 본 발명에 의한 장치의 블록도가 도시된다. 기술에서 알려진 것을 라인 릴레이(103), 서지보호회로망(104) 및 장치가 어떻게 표준전화기 팁 및 링라인들(101 및 102)상으로 중앙오피스에 동작적으로 접속되는가를 설명하도록 도시된 하이브리드이다. 라인 릴레이(103)는 요구된 바와 같이 장치를 국부적으로 접속 및 비접속하기 위한 장치를 제공한다. 서지보호회로망(104)은 전화기 팁과 링라인상에 부주의하게 주어질 수 있는 고 전압 서지에 대하여 장치를 보호한다. 하이브리드(105)는 팁과 링 라인들(101 및 102)로부터의 균형된 팁 -링 신호를 수신라인신호와 선(106 및 107)상의 전송라인 신호 각각내로 변환한다.
전송 및 수신신호는 ATT 테크놀로지, 인코포레이티드사로부터 현재 유용한 데이터 세트 212에 접속한다. 그러나 모뎀(120)은 특정동작에 있어서 다르며, 데이터가 유효일경우에 이 처리가(130)를 알리는 타이밍 정보를 가진 통신처리기(130)에게 또는 이로부터 데이터를 접속하는데 배열된다. 수신 및 전송 타이밍신호 양자는 모뎀(120)에 의해 통신처리기(130)에 제공되어 데이터전송 및 수신은 데이터 베이스에 의해 성립된 타이밍에 동기화한다. 모뎀(120)의 동작을 위한 타이밍신호는 기준클록(128)로부터 또한 제공된다. 라인(121)상의 수신 타이밍 신호와 라인(122)상의 전송 타이밍 신호는 통신처리기(130)상의 인터럽트 입력을 구동하여 데이터 비트는 지연없이 처리될 수 있다. 그리고 다수의 제어라인(125)은 수신신호검출, 아나로그 루프백 및 링크 설립과 같은 다방면의 일을 이루는데 통신처리기(130)와 모뎀(120)간에 구동한다.
모뎀(120)이 전화기 라인으로부터 데이터 비트를 수신할시에 이는 라인(123)상의 이 데이터 비트를 라인(121)상의 수신된 타이밍 신호의 전이상의 통신처리가(130)에 유용하게 해준다. 비슷하게, 전화기 라인상으로 보내도록 전송데이타비트를 가지는 경우의 통신처리기(130), 이것이 모뎀(120)으로부터의 라인(122)상의 전송타이밍 신호의 전이를 보일 경우, 전송 데이터비트를 라인(124)상에서 유용하게 해준다.
인터럽트가 발생할 경우, 통신처리기(130)는 현재 실행되는 프로그램을 종결하고 수신된 데이터용 인터럽트 서비스 루틴이나 혹은 전송데이타 비트용 인터럽트 서브스루틴중의 어느 하나를 인터럽트가 수신된 타이밍신호라인(121) 혹은 전송타이밍신호라인(122)중의 하나에 발생하는가의 여부에 따라 실행한다. 이러한 인터럽트 서비스 루틴의 동작에서, 통신처리기(130)는 모뎀(120)으로부터 데이타비트를 판독하는지 적절하게 모뎀(102)에로 데이타비트를 유용하게 만든다. 통신처리기(130)로써 사용하기에 적합한 단일-칩 마이크로 컴퓨터는 부품번호 8051로써의 인텔사로부터의 것이 유용하며 적당한 프로그래밍과 함께 사용될 수 있다.
본 장치내의 통신처리기는 내부 메모리를 가질 뿐만 아니라 RAM(140)내에 포함된 외부 프로그램 메모리도 사용한 외부 기억장치가 RAM(150)내에 또한 제공된다. ROM(140) 및 RAM(150)양자는 8비트 어드레스 버스(131)상으로 통신처리기(130)으로부터 어드레스 정보를 수신하며 또한 8비트 어드레스/데이타버스(132)상으로 통신처리기에 인터페이스된다. 어드레스 래치(135)는 어드레스/데이타버스(135)상으로 제공된 통신처리기(130)로부터 어드레스정보의 일시적인 기억을 제공하는데 이 버스가 서로 다른 시간에서 그위에 나타나는 다른 회로망에 대한 정보로 배율되기 때문이다. RAM(150)내의 소정메모리는 데이터버스로부터 수신된 데이터버스를 기억하기 위한 수시데이타 버퍼로써 사용된다.
통신처리기(130)와 상기 연관된 회로망은 데이터 터미널에 주변기로 사료될 수 있으며 그러므로 또 다른 처리기 혹은 컴퓨터에 인터페이스 될 수 있다. 본 장치에 있어서, 통신처리(130)는 마스터 혹은 제어처리기로써 작용하는 응용처리기(160)와 연관되어 도시되며 데이터 터미널 혹은 그와 비슷한 것을 제어하기 위해 적당하게 프로그램 된다.
이러한 응용처리가(160)는 개인 컴퓨터와 같은 단일-스탠드(stand-alone)컴퓨터나 부품번호 8088의 인텐사로부터 유용한 것과 같은 마이크로프로세서의 부분일 수 있다. 이의 다른 업무에 부가하여 응용처리기는 본 장치내에서 키보드로부터의 입력과 음극선관(CRT)상의 칼러 비데오 표시형태의 출력을 가지는 사용자 인터페이스를 제어하는 기능을 가진다.
응용처리기(160)는 내부처리기 인터페이스(170)를 통하여 통신처리기(130)에 인터페이스 된다. 이러한 내부처리기 인터페이스는 통신처리기(130)로 부터의 어드레스/데이타 버스들(132 및 162)과 응용처리기(160)
각각에 대한 포트(port)를 가진다. 각각의 처리기는 내부처리기 인터페이스 (170)로 판독 및 서입정볼르 제공하며 각각의 처리기는 내부처리기 인터페이스(170)로 판독 및 서입정볼르 제공하며 각각의 처리기는 내부처리기 인터페이스(170)로 적절하게 인터럽트를 수신한다. 따라서 한 처리기가 판독 혹은 서입함에 의해 또 다른 처리기를 억세스하도록 시도하는 경우, 억세스된 처리기는 어떠한 처치가 발생하는 것을 알리는 내부처리기 인터페이스(170)를 통하여 인터럽트를 수신한다. 인터럽트된 처리기는 무슨 프로그램이 작업되어지는가를 수행하는 것을 정지하며, 요청된 데이터를 제공하거나 처리기로 보내지는 데이터를 수신한다.
1200 baud의 공칭속도를 가진 비동기 모드내의 장치동작에 있어서, 모뎀(120 )은 사용자에게 수신된 데이터의 버퍼기억을 위한 RAM(150)을 사용함에 의해 초당 1170에서 1212비트까지 변하는 속도에서 데이터를 수신하도록 허용한다. 예를 들어 원격제어 데이터 버스가 1200 baud보다 약간 빠르게 데이터를 전송하는 경우 송신모뎀과 연관된 전송버퍼는 데이터 베이스에 의해 전송된 부호로부터 정지비트를 때때로 지운다. 통신처리기(130)내의 소프트웨어는 없어진 정지비트 삽입을 가진 부호비동기 수신기를 모방함에 의해 이들의 없어진 정지비트를 보상한다. 즉, 정지 비트위치가 시험되어 마크(1)레벨보다 공간(0)레벨로 되어짐이 발견될시에는, 그 비트는 새로운 부호의 개시비트로써 인터럽트 된다.
제2도 및 제3도를 참조하면, 2개의 다른 실예는 어떻게 부호 비동기 수신기가 수신된 플래그 바이트를 인터럽트 하는가를 도시한다. 제2도에 도시된 제1의 실예는 제1의 2개 수신된 비트가 0,0임을 가정하고 제3도에 도시된 제2의 실예는 제1의 2개의 수신된 비트가 1,1 혹은 0,1 혹은 1,0중의 하나임을 가정한다. 서로 다른 개시비트를 수신하는 것은 수신기가 플래그 바이트 내의 임의의 점에서 동작을 시작할 수 있다는 가능성을 고려한 것이다. 입수 비트는 표기된 개시 및 정지비트로 설명되어 있는 비트를 가지고 연속적으로 1에서부터 50까지의 순서로 표기되어 있다. 또한 거기에는 터미널에 의해 6개의 값과 ASCII부호와 마찬가지로 수신기에 의해 정지비트가 삽입되는 위치가 도시된다.
제2도에 도시된 바와 같이, 수신된 전송은 0,0으로 개시된다. 비트 1은 제로이며, 개시비트로써 설명된다. 수신기는 비트 10으로 계수되며, 여기서 이는 정지비트(1)를 보도록 예상한다. 그러나 비트10은 제로로써 수신되며, 그래서 정지비트는 비트 9 및 10 사이에 삽입된다. 그후 비트 10은 새로운 부호의 개시비트로써 설명된다. 다시 수신기는 10번째 수신된 비트로 계수하며 비트위치 19에서 1을 발견한다. 이는 정정위치내의 정지비트로써 설명된다. 수신기는 그후 다음 개시비트(0)를 찾게되며 비트 25에서 이를 찾게 된다. 또 다른 10비트들의 계수 이후에, 이는 정지비트(1)를 찾도록 예상되나 대신에 비트위치 34에서 0을 찾는다.
그후 수신기는 비트들 33 및 34간의 정지비트를 삽입한다. 비트 34는 그후 새로운 부호의 개시비트로써 설명된다. 그 부호는 비트위치 43에서 그 정지비트를 가진다. 그 처리는 플래그 바이트가 수신되어지는 한 진행하여 ASCII부호일 때 (tilde) (he×7E)와 물음표시(he×3F)를 산출한다. 따라서 수신된 줄은 ∼? ∼? ∼? …이 된다.
제3도에 도시된 바와 같이 수신된 전송은 1,10,1 혹은 1,0중의 하나로 시작한다. 양자의 경우에 제1의 제로는 제1의 부호의 개시비트로써 설명된다. 수신기는 비트위치(10)에서 정지비트를 보도록 예상되며, 실제로 거기에서 1을 찾는다. 다음의 부호는 비트 16, 개시비트(0)로 시작한다. 수신기는 비트위치(25)에서 정지비트(1)를 보도록 예상되나 대신에(0)을 거기에 찾는다. 그후 이는 비트들 24 및 25간에 정지비트를 삽입시키며 비트25를 새로운 부호의 개시비트로써 설명한다. 다음 정지비트는 예상되며 비트위치 34에서 정확히 수신된다. 다음 부호는 비트위치 40에서 개시비트로 시작하며, 수신기는 정지 비트를 비트를 48 및 49간에 삽입한다. 다시 처리는 ∼? ∼? ∼? …순서로 ASCII부호 물음표시(he×3F)와 틸드(he×7E)를 산출한다.
제2도 및 제3도에 도신된 수신된 전송의 양실예는 개시하는 부호에 의해서만 오직 다르게 하여 동일부호줄을 산출한다. 제1의 작은 수신된 부호는 이러한 줄을 검출하기 위하여 탐지되며, 만일 발견되는 경우 비트동기모드는 터미널기간의 중기동안 선택된다.
제4도를 참조하면 거기에는 통신처리기(130)에 의해 수행되고 수신된 데이터 전송의 포맷을 결정하는 제1도의 회로망에 연관된 제어기능의 설명을 위한 플로우챠트가 도시된다. 이러한 기능들이 수행되는 순차는 플로우챠트에 의해 지시되며 마이크로프로세서를 프로그램하거나 특정 목적의 논리회로망에 의해 이 분야의 당업자가 제1도의 회로망을 복제하도록 하는데 상세하게 도시되어 있다. 반면 플로우챠트는 이러한 응용에 사용하기 위한 특정화된 부호를 도시하며, 이는 이러한 동일응용에 대한 다른 부호로 변화시키는데 별문제가 되지 않는 것으로 쉽게 명백해진다.
가능한 간편한 소프트웨어를 결정하는 포맷을 유지하며, 전화기타인상에 나타날 수 있는 잡음의 영향을 최소화시키기 위하여, 통신프로세서(130)는 수신된 제1의 부호의 최소의 번호 ＂ ＂를 검사하돌고 배열되며, 이는 3F 혹은 7E값 양자에 대한 이 장치내에 40에서 셋트되며, 2개의 값중의 하나를 정합하도록 이러한 부호들 ＂N＂의 75%를 요구한다.
포맷검출은 통신처리기(130)에 응답하여 부호비동기 모드내로 수신기를 회로에 구동하거나, 40부호가 수신되어졌거나 5초와 같은 주어진 시간주기가 모뎀 접속으로부터 경과될때까지 대기함에 의해 이루어진다.
부호의 최소의 수가 시간범위가 끝나기전에 필수적으로 수신되어진다면, 수신버퍼는 이전에 기술된 특성 순차 3F/7E로부터의 부호들중에 대하여 탐지하게 된다. 만일 40개의 부호들의 최소한 30개가 3F 혹은 7E 중의 하나에 정합한다면, 호출된 데이터 베이스 컴퓨터는 동기모드내에 동작되는 것으로 가정된다. 수신기 및 전소기가 비트동기 모드내에 동작하도록 스위치되고 수신 및 전송버퍼들은 동기동작을 위하여 재구성되며 동기링크 세트업은 시작된다. 링크세트업이 완결될시에 통신처리기(130)는 데이터 베이스 컴퓨터가 동기 모드내에서 동작하는가를 응용처리기(160)에 알린다.
2개의 부호들중의 불충분한 수가 발견되면 혹은 시간범위가 부호의 최소의 수의 수신전에 끝나는 경우, 링크는 비동기적으로 가정된다. 비동기의 동작모드내에서 이미 수신가가 작동되고 수신소정의 부호는 응용처리기(160)에로 통과한다. 통신처리기 (130)는 또한 데이터 베이스 컴퓨터가 비동기 모드내에서 작동하는 것을 응용처리기 (160)에 알린다.
기본적인 장치내에서 많은 변경기 본 발명의 개념 및 기술사상을 변경하지 않는 범위내에서 통상의 당업자에 의해 수행될 수 있다. 본 장치에 있어서 예를 들면 플래그를 위한 탐지는 제1의 수신된 부호에서 보거나 수신버퍼내를 향하여 탐지하므로써 배열된다. 동기전송기가 플래그 송신을 일단 시작하면 그 제1정보 묶음을 송신하기전에 약간의 최소시간동안 계속하기 쉽다. 수신된 설계를 고려한 이러한 최소 시간으로, 교대의 실시예가 수신된 최종 플래그 부호에서 탐지와 후방으로의 탐지를 개시하도록 배열될 수 있다. 이는 최종동안 수신된 제1의 부호(수신된 잡음의 결과로 가장 외기쉬운것들)의 테스팅을 지연하게 되어 그들의 전혀 검사받을 필요가 없는 가능성을 증가시킨다. 그러나 만일 그러한 최소 시간이 모든 데이터 베이스로부터 확실하게 될 수 있다면 링크모드를 결정하는데 필요한 시간의 양에 있어서의 감소는 가능해진다.

Claims (10)

  1. 외부원으로부터 수신된 데이터의 동기 혹은 비동기 포맷을 검출하기 위한 장치에 있어서, 데이터 처리장치가 수신된 데이터내의 데이터요소의 특정순차의 수신에 응답하여 데이터 전송채널의 동작을 제어하기 위하여 제공되되, 처리장치는 데이터 요소의 특정순차의 예정된 수의 수신에 응답하여 선택된 포맷의 전송을 위한 데이터를 구성하는 것을 특징으로하는 동기 및 비동기 데이터 전송을 검출하기 위한 장치.
  2. 제1항에 의한 장치에 있어서, 메모리장치가 예정된 수까지 수신된 데이터 요소의 특정순차의 축적을 기억하기 위하여 제공되고 비교장치가 수신된 데이터요소의 순차를 데이터 요소의 미리 선택된 순차와 비교하기 위하여 제공되되, 미리 선택된 데이터 요소로 데이터요소의 기억된 순차의 정합이 외부원으로부터의 수신되어진 데이터의 특정 포맷을 나타내는 것을 특징으로하는 동기 및 비동기 데이터 전송을 검출하기 위한 장치.
  3. 제2항에 의한 장치에 있어서, 전송용 데이터가 비동기 포맷내에서 최초에 구성되되, 데이터처리장치는 데이터요소의 특정순차의 예정된 수의 수신에 응답하여 동기 포맷내의 전송을 위한 데이터를 구성하는 것을 특징으로 하는 동기 및 비동기 데이터 전송을 검출하기 위한 장치.
  4. 제3항에 의한 장치에 있어서, 외부원으로부터 데이터를 최초에 수신함에 따라 데이터 처리장치가 예정된 시간주기내의 데이터 특정순차의 예정된 수를 수신하지 않는 경우에 있어 비동기포맷의 구성내의 전송용 데이터를 보유하는 것을 특징으로 하는 동기 및 비동기 데이터 전송을 검출하기 위한 장치.
  5. 제4항에 의한 장치에 있어서, 복조장치가 외부원으로부터 데이터를 수신하기 위하여 제공되며, 변조장치가 외부원으로 데이터를 전송하기 위하여 제공되되, 데이터처리장치는 데이터 처리장치에 의한 데이터의 수신을 제어하기 위하여 복조장치로부터 수신 타이밍 인터럽트 신호와 데이터 처리장치에 의한 데이터 전송을 제어하기 위하여 변조장치로부터 전송 타이밍 인터럽트 신호와 데이터 처리장치에 의한 데이터 전송을 제어하기 위하여 변조장치로부터 전송 타이밍 인터럽트 신호 양자에 동작적으로 응답하는 것을 특징으로 하는 동기 및 비동기 데이터 전송을 검출하기 위한 장치.
  6. 제5항에 의한 장치에 있어서, 메모리 장치가 수신된 데이터 요소의 특정순차를 기억하기 위한 일시 메모리 장치와 데이터요소의 미리 선택된 순차를 제공하기 위한 프로그램 메모를 구비하되, 비교장치가 일시 메모리장치내의 데이터요소의 특정순차의 축적을 프로그램 메모를 구비하되, 비교장치가 일시 메모리장치내의 데이터요소의 특정순차의 축적을 프로그램 메모리 장치내의 데이터 요소의 미리 선택된 순차와 비교하는 것을 특징으로 하는 동기 및 비동기 데이터 검출하기 위한 장치.
  7. 제6항에 의한 장치에 있어서, 데이터 처리장치가 통신처리기를 구비하되, 통신처리기는 응용처리기로부터나 응용처리기에로 복조장치에 의해 수신된 데이터 및 변조장치에 의한 전송용 데이터를 각각 수신하거나 제공하며, 응용처리가 국부적으로 인입되고 외부에서 수신된 데이터를 처리하고 표시하기 위한 제어장치를 제공하는 것을 특징으로 하는 동기 및 비동기 데이터 전송을 검출하기 위한 장치.
  8. 외부원으로부터 수신된 데이터의 동기 혹은 비동기 포맷을 검출하기 위한 방법에 있어서, 수신된 데이터의 데이터요소의 특정순차의 수신에 응답하여 데이터 전송 채널의 동작을 제어하고, 데이터 요소의 특정순차의 예정된 수의 수신에 응답하여 선택된 포맷내의 전송용 데이터를 구성하는 것을 특징으로 하는 동기 및 비동기 데이터 전송을 검출하기 위한 장치.
  9. 제8항에 의하여 수신된 데이터의 동기 혹은 비동기 포맷을 검출하기 위한 방법에 있어서, 수신된 데이터요소의 특정순차의 축적을 예정된 수까지 기억하고, 기억된 데이터요소의 순차를 데이터요소의 미리 선택된 순차와 비교하되, 미리 선택된 데이터 요소로 기억된 데이터요소의 순차의 정합이 외부원으로부터 수신되어진 데이터의 특정포맷을 반영하는 것을 특징으로 하는 동기 및 비동기 데이터 전송을 검출하기 위한 방법.
  10. 제9항에 의하여 수신된 동기 혹은 비동기 포맷을 검출하기 위한 방법에 있어서, 비동기 포맷내의 전송용 데이터를 최초에 구성하고, 데이터요소의 특정순차의 예정된 수의 수신에 응답하여 동기포맷내의 전송용 데이터를 계속적으로 구성하는 것을 특징으로 하는 동기 및 비동기 데이터 전송을 검출하기 위한 방법.
KR1019850004367A 1984-06-22 1985-06-20 동기 및 비동기 데이타 전송을 검출하기 위한 장치 및 방법 KR920008450B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US623754 1984-06-22
US623.754 1984-06-22
US06/623,754 US4635275A (en) 1984-06-22 1984-06-22 Method and apparatus for detecting synchronous or asynchronous data transmission

Publications (2)

Publication Number Publication Date
KR860000602A KR860000602A (ko) 1986-01-29
KR920008450B1 true KR920008450B1 (ko) 1992-09-29

Family

ID=24499287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850004367A KR920008450B1 (ko) 1984-06-22 1985-06-20 동기 및 비동기 데이타 전송을 검출하기 위한 장치 및 방법

Country Status (4)

Country Link
US (1) US4635275A (ko)
JP (1) JPS6113846A (ko)
KR (1) KR920008450B1 (ko)
CA (1) CA1228930A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4718082A (en) * 1985-09-18 1988-01-05 Ark Electronics Modem for effecting full duplex asynchronous/synchronous digital data communications over voice grade telephone link
US4715044A (en) * 1986-07-03 1987-12-22 American Telephone & Telegraph Company Automatic synchronous/asynchronous modem
US5267263A (en) * 1987-04-23 1993-11-30 Cq Computer Communications, Inc. Method and apparatus for interfacing synchronous data devices over an asynchronous communications channel
US5204895A (en) * 1988-03-22 1993-04-20 Canon Kabushiki Kaisha Data communicating apparatus which selects analog or digital communication in accordance with the destination number
FR2687877A1 (fr) * 1992-02-26 1993-08-27 Trt Telecom Radio Electr Systeme synchrone permettant de controler des modems qui lui sont rattaches et modems convenant pour un tel systeme.
US5838748A (en) * 1993-02-24 1998-11-17 Star Dynamic Corp. Communication interface between computer and synchronous digital telephone line employing asynchronous data transmission format and having enhanced reliability
US5553271A (en) * 1994-07-11 1996-09-03 Hilgraeve Incorporated Auto-detect system and method for data communication
US6049888A (en) * 1996-03-04 2000-04-11 Scanning Devices, Inc. Method and apparatus for automatic communication configuration
US5842039A (en) * 1996-05-28 1998-11-24 Allen Bradley Company, Llc Most recent first dynamic protocol detection for use with a programmable controller
DE69840972D1 (de) * 1997-02-14 2009-08-27 Canon Kk Vorrichtung, System und Verfahren zur Datenübertragung und Vorrichtung zur Bildverarbeitung
SG101460A1 (en) * 1997-02-14 2004-01-30 Canon Kk Data communication apparatus and method
JP4307781B2 (ja) 2001-03-30 2009-08-05 日本碍子株式会社 炭化珪素質多孔体及びその製造方法
US20050067555A1 (en) * 2003-09-25 2005-03-31 Guide Corporation, A Delaware Corporation Standalone gradient detector
KR102450296B1 (ko) * 2017-12-26 2022-10-04 삼성전자주식회사 동기식 및 비동기식 혼합 방식의 디지털 인터페이스를 포함하는 장치, 이를 포함하는 디지털 처리 시스템, 및 이들에 의해 수행되는 디지털 처리 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3139607A (en) * 1959-09-25 1964-06-30 Collins Radio Co Synchronous communication system with nonsynchronous terminals
US3648247A (en) * 1970-04-22 1972-03-07 Scm Corp Data handling system
US3801956A (en) * 1971-04-19 1974-04-02 Motorola Inc Digital sequence detector using multiple samples during each digit time period
US4022973A (en) * 1975-05-12 1977-05-10 General Electric Company Apparatus for indicating synchronization and out-of-synchronization conditions
US4001504A (en) * 1975-06-09 1977-01-04 International Business Machines Corporation Automatic terminal data rate selection
JPS5939939B2 (ja) * 1975-10-15 1984-09-27 株式会社東芝 同期転送制御方式
US4425664A (en) * 1975-11-26 1984-01-10 Bell Telephone Laboratories, Incorporated Multiport programmable digital data set
JPS53106530A (en) * 1977-02-28 1978-09-16 Nec Corp High speed data transfer unit
US4161719A (en) * 1977-10-04 1979-07-17 Ncr Corporation System for controlling synchronization in a digital communication system
US4181909A (en) * 1978-02-02 1980-01-01 Sperry Rand Corporation Method and appratus for initializing remote data communication equipment
JPS5537005A (en) * 1978-09-07 1980-03-14 Nec Corp Communication mode setting system
US4215243A (en) * 1978-11-17 1980-07-29 Racal-Vadic Inc. Automatic modem identification system
JPS55107360A (en) * 1979-02-08 1980-08-18 Matsushita Electric Ind Co Ltd Detector for synchronizing signal
DE3032296C2 (de) * 1980-08-27 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum Synchronisieren einer Sende-und Empfangsstelle auf das Datennetz eines digitalen Nachrichtensystems

Also Published As

Publication number Publication date
KR860000602A (ko) 1986-01-29
JPS6113846A (ja) 1986-01-22
CA1228930A (en) 1987-11-03
US4635275A (en) 1987-01-06

Similar Documents

Publication Publication Date Title
CA1287905C (en) Method and apparatus for detecting a rate of data transmission
KR920008450B1 (ko) 동기 및 비동기 데이타 전송을 검출하기 위한 장치 및 방법
US4680773A (en) Data telecommunications system and method utilizing a multi-mode modem
US4788657A (en) Communication system having reconfigurable data terminals
US4852127A (en) Universal protocol data receiver
US6081856A (en) Adapter and method for emulating the operation of a peripheral device of a computer
JPS5810236A (ja) インタ−フエイス回路
US4675864A (en) Serial bus system
US6847615B1 (en) Baud rate detection in serial data transmission
US4156931A (en) Digital data communications device with standard option connection
US3457550A (en) Automatic handshaking method and apparatus for data transmission systems
JPH0472428B2 (ko)
AU559565B2 (en) Communication system having reconfigurable data terminals
JPH03164961A (ja) 直列データ母線によりデータを転送する装置および方法
GB2255877A (en) Communications link carrying interface configuration signal
US5553271A (en) Auto-detect system and method for data communication
EP0669738A2 (en) System and method for automatically detecting speed, parity, and character length
US6973077B1 (en) Method and apparatus for auto-detection of LAN, Modem, or ISDN utilizing a common connection to a peripheral component
EP0405041A1 (en) Terminal adapter having a multiple HDLC communication channels receiver for processing control network management frames
JP2978108B2 (ja) 全電子交換器で二重化されたハイウェイデータ受信装置及び方法
KR100223215B1 (ko) 바이트정렬된 비트스터핑 방법
KR100217738B1 (ko) 간이 교환장치의 컴퓨터 통신 스피드 향상방법
JPH08255038A (ja) Ｖ２４／ｖ２８、ｖ３５共有インタフェース・システム
KR970008681B1 (ko) Hdlc 프로토콜의 수신고유주소 인식장치
GB1596028A (en) Computer terminals

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010830

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee