JPS6113846A - データフオーマツト検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデータ伝送の検出、特にデータがビット同期形
かキャラクタ非同期形かを判定する方法と装置に関する
。

背景技術 家庭用および事務所用のコンピュータが登場すると共に
、それで使用できる種々のデータベースが普及するよう
になって来た。現在では各データベースはそれがニュー
ス、科学あるいは経済その他のいずれの情報を持つもの
でアレ、ビット同期もしくはキャラクタ非同期の形式で
データを伝送する。同期データ伝送の場合には、各キャ
ラクタはその符号の構造に従って、５，６．７あるいは
８個の情報ビットを含んでいる。これにはスタートおよ
びストップビットは存在しない。その代り、各メツセー
ジあるいはデータのブロックのはじめで、同期キャラク
タによってキャラクタのタイミングがとられる。非同期
データ伝送でも、各キャラクタはまた符号の構造に従っ
て５．６．７あるいは８個の情報ビットから成る。これ
らの情報ビットの前にはスタートビット（０条件）があ
シ、あとには１あるいはそれ以上のストップビット（１
条件）がある。これによって受信機を送信機に同期して
各キャラクタを受信する。誤りを検出するために、パリ
ティビットを含めることもある。

データベースとの通信は通常データ端末を用いて行なわ
れる。現在まではこれらの端末はデータベースが呼ばれ
るたびに手動によって適切に構成される。これはユーザ
がデータ伝送がビット同期モードかキャラクタ非同期モ
ードかを知って行なわれるのである。今日では端末の利
用者の多くは端末を再構成する　　　。

多様な方法に習熟していない可能性があり、データベー
スの伝送形式についても知らないかもしれない。多数の
端末利用者は技術あるいは科学の分野以外の仕事をする
ようになっていることからも、このような状況が生ずる
。

従って、端末がユーザフレンドリ−であること、すなわ
ち、端末がデータを送受信する方法についてあまり知ら
ない人々が使いやすいようにすることが重要になる。

従って、端末によって、受信されているデータがキャラ
クタ非同期的フォーマットによるものか、ビット同期的
フォーマットによるものかを自動的に判定することが重
要である。

端末がそれ自身で適切な動作モードに適応することがで
きるようにすることもまた重要である。これらの動作を
行なうことができる端末は、データ伝送のフォーマット
を容易に知ることができないような、新らしい異るデー
タベースと利用者を接続することを容易にする。第１の
タイプの伝送を行なうような例はソースのサービスがあ
り、これはリーダースダイジェスト社の家庭用パーソナ
ルコンピュータのサービスで、これはそのデータベース
サービスにキャラクタ非同期のフォーマットを使用して
いる。第２のタイプのデータベースはビューデータコー
ポレーションオブアメリカによって提供されているビュ
ートロンのサービスである。このデータベースではその
データ伝送にビット同期のフォーマットを使用する。

未知の伝送フォーマットを持つ追加のデータベースが端
末からアクセスできるようになったときには、伝送のフ
ォーマットを自動的に決定することの重要さは増々大き
くなる。

発明の要約 本発明に従えば、データ端末装置は被呼データベースの
データ伝送がビット同期で動作しているかキャラクタ非
同期で動作しているかを自動的に判定する。データ端末
装置はまた自動的に受信機と送信機の構成を変化して、
所望のフォーマットで通信するようにする。

通信プロセッサの制御によって、受信機はキャラクタ非
同期のフォーマットで始動して、通信リンクが設定され
たあと、特定のキャラクタの流れを探索する。、この流
れはビット同期フォーマットに対応するフラグバイトの
列である。もし予め定められた数のフラグバイトが検出
されると、端末装置はそめ受信機および送信機をビット
同期フォーマットで通信するように再構成する。もし予
め定められた数のフラグバイトが検出されないときには
、端実装置は受信機および送信機をキャラクタ非同期の
フォーマットで動作する。

この構成はアダプタプルモデムと通信プロセッサを使用
することによって実現される。

モデムは受信および送信のクロッキング信号を共にプロ
セッサに与え、これによってデータ送信とデータ受信の
両方を特定のデータベースによって設定されたタイミン
グにリンクさせる。クロッキング信号はまたデータ伝送
が遅れなく処理されるようにプロセッサに対して適切な
トリガ割込み入力を与える。既存のデータ端末に実現で
きれば、この装置はこれらの端末を手動で調整する、経
済的な代替法となる。

本発明については以下の詳細な説明と添付図面によって
完全に理解されるものである。

詳細な説明 本発明に従えば、第１図に説明的に図示したデータ端末
装置は家庭用の環境でテキストおよびグラフ情報を表示
するのに適したものになっている。この端末装置は自動
的にビット同期あるいはキャラクタ非同期のフォーマッ
トに構成され、端末利用者が標準の電話回線を通してデ
ータを受信および送信できるようにする。端末装置は被
呼データベースがビット同期、キャラクタ非同期のいず
れのモードで動作しているかを自動的に検出し、次に受
信機および送信機が所望のフォーマットで通信するよう
に自動的に再構成する。

一般に、装置がデフオールドモード（ビット同期おるい
はキャラクタ非同期モードのいずれかを仮定する）で始
動するようにして、自動同期／非同期検出器を持つ端末
装置の構成が容易になる。被呼データベースから受信さ
れた最初の２〜３のキャラクタが監視されて、いくつか
のシーケンスが求められる。これらのキャラクタを与え
られた時間で受信するか、あるいはキャラクタを受信す
ることなく与えられた時間が経過すれば、それによって
動作モードが判定され、それに従って受信機と送信機が
設定される。

従って、この装置の動作の主要点は新らしい接続が設定
されるたびに、被呼データベースによって送信された一
義的に識別できるキャラクタのシーケンスを受信するこ
とである。

このような識別できるキャラクタのシーケンスはビュー
データコーポレーションオブアメリカのビュートロンシ
ステムのようなハイレベルデータリンク制御（ＨＤＬＣ
）プロトコルを用いるビット同期フォーマットで動作す
るデータベースで提供される。このようなデータベース
は常に接続を設定する前に最小の数のフラグキャラクタ
を送出する。これについての追加の情報はＡＴＴ技術参
考オペレーションズシステムズネットワーク通信プロト
コル仕様ＢＸ、　２５　第３版１９８２年６月９日出版
番号Ｎｎ５４００１　　と国際標準機構出版３３０９お
よび４３５５に見られる。

受信されたデータは端末装置によって監視され、初期に
はキャラクタ非同期モードで動作するように構成された
同期／非同期検出器によってフラグキャラクタが検出さ
れる。従って、最初の２〜３のキャラクタは非同期的に
受信されて、フラグキャラクタと比較される。もし一致
が検出されれば、適切な動作はビット同期のフォーマッ
トであるとされ、受信機と送信機はビット同期モードに
組立てられる。さもなければ、キャラクタ非同期のフォ
ーマットが仮定され、受信機と送信機はキャラクタ非同
期のフォーマットのままとなる。

端末がデフオールドモードとしてビット同期モードにな
ったままの端末装置でも、同期／非同期検出器を用いた
動作が可能である。

被呼データベースがキャラクタ非同期データベースであ
れば、送信される最初の２〜３のキャラクタは通常はあ
る種のログインのプロンプト文字である。端末受信機が
ビット同期のフォーマットで始動していれば、これらの
最初の２〜３のキャラクタをフラグと比較したときには
、一致が検出されない。そこで端末受信機はキャラクタ
非同期モードに切替られる。ログインプロンプトとして
受信された最初の少数のキャラクタは通信フォーマット
の判定が行なわれるまでバッファに保持される。そのと
き、もし非同期動作が選定されていれば、バッファ中の
キャラクタ（すなわち、ログインプロンプト）は端末装
置のビデオプロセッサに送出され、端末装置のスクリー
ンあるいは他の出力ディスプレイ手段上に表示される。

一先に述べたように、ビット同期データベースと通信を
設定するときには、端末装置によってフラグバイトの定
常流が受信される。これらのフラグバイトは６個の１と
その両側に０が付いたものの流れである。もし端末受信
機がキャラクタ非同期のモードで動作していれば、これ
は顧客の受信機がスタートおよびストップビット付きの
キャラクタで正しくフレーム同期がとれて受信を行なう
ことを保証するのに必要なストップビットを挿入する。

このシステムでは、正しくフレーム同期された伝送は１
０ビツトすなわち、スタートビット（論理０）、８個の
データビットおよびストップビット（論理１）から成る
。最下位のビットは常に最初に送出される。

次に第１図を詳細に見ると、図には本発明に従う装置の
ブロック図を示した。当業者に周知なものはうインリレ
ー１０３、サージ保護ネットワーク１０４およびハイブ
リッド１０５であり、これは標準のチップおよびリング
線１０１および１０２を通して、この装置を交換局に動
作するように接続する方法を図示している。ラインリレ
ー１０３は必要に応じて装置をローカルに接続、切断す
る手段である。サージ保護ネットワーク１０４は電話の
チップおよびリング線に対して不注意によって印加され
るかもしれない高電圧サージから装置を保護する。ハイ
ブリッド１０５はチップおよびリング線１０１．１０２
からの平衡チップ−リング信号をそれぞれ線１０５およ
び１０７上の受信ライン信号と送信ライン信号に変換す
る。

送信および受信信号はモデム１２０に接続されるか、そ
の一般的動作はＡＴＴテクノロジー社から市販されてい
る２１２Ａデータセツトと互換性がある。しかし、この
特定の動作、においては、モデム１２０は異っておシ、
これは、プロセッサ１３０に対してデータが有効である
ときを知らせるタイミング情報と共にデータを通信プロ
セッサ１３０との間でやりとりするようになっている。

送信および受信のタイミング信号は共にモデムによって
通信プロセッサ１３０に与えられ、これによってデータ
の送信と受信がデータベースによって設定されるタイミ
ングに同期するようになる。モデム１２０の動作のだめ
のタイミング信号もまた規準クロック１２８から与えら
れる。線１２１上の受信タイミング信号と線１２２上の
送信タイミング信号は共に通信プロセッサ１３０に対し
て割込み入力を駆動するようになっており、これによっ
てデータビットは遅延なしに処理されるようになる。受
信信号の検出、アナログループバック、リンクの設定な
どの種々の仕事を完成するために通信プロセッサ１３０
とモデム１２０の間には多数の制御線が設けられている
。

モデム１２０が電話線からデータビットを受信したとき
、これはこのデータビットを線１２１上の受信タイミン
グ信号の変化点で線１２３を通して通信プロセッサ１３
０に利用できるようにする。同様に、通信プロセッサ１
３０は電話回線を通して送出すべき送信データビットが
あるときには、これがモデム１２０から線１２２を通し
て送信タイミング信号の変化を見たときに、線１２４上
に送信データビットを利用できるようにする。

割込みが生じたときには、通信プロセッサ１３０はその
とき実行されているプログラムを終了し、割込みが、受
信タイミング信号線１２１あるいは送信タイミング信号
線１２２のいずれで生じたかに応じて受信データビット
用の割込みサービスルーチンあるいは送信データビット
用の割込みサービスルーチンのいずれかを実行する。こ
れらの割込みサービスルーチンの動作において、通信プ
ロセッサ１３０はモデム１２０からデータビットを読む
か、あるいは適切にモデム１２０がデータビットを利用
できるようにする。通信プロセッサ１３０として使用す
るのに適した１チツプマイクロコンピユータはインテル
社から８０５１という番号で市販されており、適切なプ
ログラミングによって、これを利用できる。

この構成の通信プロセッサは内部メモリーを持つが、リ
ードオンリーメモリー（ＲＯＭ）１４０に含まれた、外
部プログラムメモリーも使用する。外部記憶はまたラン
ダムアクセスメモリー（ＲＡＭ）　　１５０としても提
供される。ＲＯＭ　１４０とＲＡＭ　１５０の両者は８
ビツトのアドレスバス１３１を通して通信プロセッサ１
３０からアドレス情報を受信し、また８ビツトのアドレ
ス／データバス１３２を通して通信プロセッサと接続さ
れる。アドレス／データバス１３２はそれに異る時間に
現われる他の回路からの情報と多重化されているから、
アドレスラッチ１３５がアドレス／データバス１３５を
通して与えられる通信プロセッサ１３０からのアドレス
情報の一時記憶となっている。ＲＡＭ　１５０中の記憶
の一部はデータベースから受信されるデータビットを記
憶するための受信データバッファとして使用される。

通信プロセッサ１３０と上に述べた関連する回路はデー
タ端末の周辺装置であると考えられ、従って他のプロセ
ッサあるいは計算機と接続することができる。現在の構
成では、通信プロセッサ１３０は応用プロセッサ１６０
に接続されており、これがマスターすなわち制御プロセ
ッサとして用いられ、データ端末あるいは同様のものを
制御するために適切にプログラムされる。

応用プロセッサ１６０はインテル社の８０８８のような
マイクロプロセッサやパーソナルコンピュータのような
独立したコ・ンピュータの一部で良い。その他の仕事と
共に１．応用プロセッサはこの構成ではユーザインタフ
ェースを制御する機能を持ち、これはキーボードからの
入力と陰極線管（ＣＲＴ）上のカラービデオ表示の形で
の出力の仕事を含んでいる。

応用プロセッサ１６０はプロセッサ間インタフェース１
７０を通して通信プロセッサ１３０とインタフェースす
る。このプロセッサ間インタフェースはそれぞれ通信プ
ロセッサ１３０および応用プロセッサ１６０からのアド
レス／データバス１３２．１６２用のポートを持ってい
る。各々のプロセッサはプロセッサ間インタフェース１
７０に対して読み出しおよび書き込み情報を与え、各々
のプロセッサはプロセッサ間インタフェース１７０から
適切に割込みを受信する。従って一方のプロセッサが読
み出しあるいは書き込みによって他方にアクセスしよう
とするときには、アクセスされたプロセッサはプロセス
間インタフェース１７０を通して、トランザクションが
生じたことを知らせる割込みを受信する。

割込まれたプロセッサはそのとき実行されていたプログ
ラムの実行を停止して、要求さねたデータを提供するか
、それに送られたデータを受理する。

公称１２００ボーの非同期モードにおける装置の動作で
は、モデム１２０は、ＲＡＭ　１５０を受信されたデー
タの蓄積に使用して、ユーザが１１７０〜１２１２ビッ
ト／秒の範囲でデータを受信できるようにする。もし例
えば、遠方のデータベースが１２００ポーよりやや高速
でデータを送信していれば、送信モデムに関連した送信
バッファは、時にはデータベースによって送信されたキ
ャラクタから、ストップビットを削除する。通信プロセ
ッサ１３０中のソフトウェアはキャラクタ非同期の受信
機にストップビットの挿入をエミュレートすることによ
って、これらの失なわれたストップビットを補償する。

すなわち、ストップビットの位置が調べられ、これがマ
ーク（１）のレベルでなく、スペース（０）のレベルで
あれば、これは新らしいキャラクタのスタートビットで
あると解釈される。

第２図および第３図を参照すれば、キャラクタ非同期受
信機が受信されたフラグバイトを解釈する方法を示す二
つの異る例が図示されている。第２図に図示した第１の
例では、受信されたはじめの２ビツトは０，０であシ、
第２の例では、受信されたはじめの２ビツトは１，１あ
るいは０，１あるいは１，０のいずれかである。異る初
期ビットの受信は、受信機がフラグバイト中の任意の点
で動作を開始する可能性を考慮に入れたものである。入
来したビットには連続した順序で１から５０までの番号
が付けられており、スタートおよびストップビットと解
釈されたビットにもラベルが付けられている。さらに図
示されているのは、ストップビットが受信機で挿入され
た位置と、端末によって受信されたＡＳＣＩＩキャラク
タとその１６進の値である。

第２図に図示するように、受信された伝送は０，０で開
始する。ビット１はＯであり、スタートビットであると
解釈される。受信機はビット１０まで計数し、ここでス
トップビット（１）を見ることを期待する。しかし、ビ
ット１０は０として受信され、従ってビット９とビット
１０の間にストップビットが挿入される。次にビット１
０は新らしいキャラクタのスタートビットとして解釈さ
八る。受信機は再び１０番目に受信されたビットを計数
し、ビット位置１９に１を見付ける。これは正しい位置
におけるストップビットであると解釈される。受信機は
次に次のスタートビット（０）を探索し、これをビット
２５の位置で見付ける。次の１０ビツトを計数する。

これはストップビット（１）を見ることを予期するが、
その代り位置３４で０を見付ける。

受信機は次にビット３３と３４の間にストップビットを
挿入する。ビット３４はこうして新らしいキャラクタの
スタートビットであると解釈される。そのキャラクタの
ストップビットは位置４３にある。このプロセスはフラ
グバイトが受信されている間継続し、波形のＡＳＣＩＩ
キャラクタ（１６進の７Ｅ）と疑問符（１６進の３Ｆ）
が生じ、従って受信ストリングは〜？〜？〜？・・・と
なる。

第３図に図示するように受信される伝送は１．１；０，
１あるいは１，０で開始する。

いずれの場合にも、最初のＯは第１のキャラクタのスタ
ートビットであると解釈される。

受信機はビット位置１０にストップビットを検出するよ
うに期待し、実際そこに１を検出する。次のキャラクタ
はビット１６で開始し、これがスタートビット（０）で
ある。受信機はビット位置２５でストップビット（１）
を見ることを期待するが、その代りそこには（０）を見
付ける。これは次にビット２４と２５の間にストップビ
ットを挿入し、ビット２５を新らしいキャラクタのスタ
ートビットであると解釈する。次のストップビットはビ
ット位置３４に期待され、また正しく受信される。

次のキャラクタはビット位置４０のスタートビットで開
始し、受信機はビット４８と４９の間にストップビット
を挿入する。プロセスは再びＡＳＣＩＩキャラクタの疑
問符（１Ｇ進の３Ｆ）と波形（１６進の７Ｅ）を生じ、
その順序は？〜？〜？〜・・・となる。

第２図と第３図に示した受信された信号の両方の例は開
始キャラクタだけが異る同一のキャラクタ列を生じてい
る。このストリングの検出のためには、最初の２〜３の
受信キャラクタが監視され、もし検出されると、端末の
セツションの間同期動作が選択される。

第４図を参照すれば、図には受信されたデータ信号のフ
ォーマットを判定するための第１の通信プロセッサ１３
０と関連する回路によって実行される制御機能を表わす
フローチャートが図示されている。これらの機能が実行
されるシーケンスはフローチャートによって示されてお
り、これは尚業者がマイクロプロセッサをプログラムす
るか、特殊目的の論理回路のいずれかによって、第１図
の回路を復製するのに充分な詳しさを持っている。フロ
ーチャートはこの応用に使用するための特殊なキャラク
タを示しているが、これと同一の応用に他のキャラクタ
を使用するように変更することは容易である。

電話回線で生ずる可能性のある雑音の効果を最小化し、
フォーマットを決定するソフトウェアをできるだけ単純
に保つために、通信プ、ロセツサ１３０は受信された最
初のキャラクタの最小数ａ　ｎｔｔ　をチェックするよ
うに構成されている。これはこの装置では３Ｆあるいは
７Ｅの値のいずれかについて４０に設定されており、こ
れらのキャラクタＳＳ　Ｎ　ｔｔ　の７５％がこれらの
二つの値の一方に整合することを必要とする。

フォーマットの検出は通信プロセッサ１３０に応動して
まず受信機をキャラクタ非同期モードに構成し、４０キ
ヤラクタが受信されてから、モデム接続の設定から５秒
が経過するまで待つ。

時間制限が経過する前に、必要な最小数のキャラクタが
受信されれば、受信バッファは前述した特性シーケンス
３　Ｆ／７　Ｅからのいずれかのキャラクタを探索する
。もし４０キヤラクタ中の３０キヤラクタが３Ｆあるい
は７Ｅのいずれかに一致すれば、被呼データベースは同
期モードで動作しているものと仮定される。受信機と送
信機はビット同期モードで動作するようにスイッチされ
、受信および送信バッファはビット同期モードで動作す
るようにスイッチされ、受信および送信バッファは同期
動作用に構成され、同期リンクの設定が開始する。リン
クの設定が完了すると、通信プロセッサ１３０は応用プ
ロセッサ１６０に対シて、データベースコンピュータは
同期モードで動作していることを知らせる。

二つのキャラクタの数のいずれかで数が不充分であった
り、最小数のキャラクタが受信される前に時間易れにな
ると、リンクは非同期的であるとされる。受信機は非同
期動作モードにあるので、走行状態に保たれ、受信され
たキャラクタは応用プロセッサ１６０に与えられる。通
信プロセッサ１３０はまた応用プロセッサに対して、デ
ータベースコンピュータが非同期モードで動作している
ことを知らせる。

本発明の精神と範囲を逸脱することなく、基本的な構成
の多くの変形を当業者によって実現することができるこ
とは明らかである。

本構成においては、フラグの探索は受信された最初のキ
ャラクタを探索し、受信バッファを順方向に探索するこ
とによって実現される。

同期送信機がフラグの送信を開始したとき、これは第１
のパケットを送信するまでにある最小時間の間、フラグ
の送信を継続することがある。この最小時間を設計の考
慮としたとき、他の実施例においては、受信された最後
のフラグを探索し、これから逆方向に探索することにし
てもよい。これによって受信された最初のキャラクタの
テストを最後に遅延しくこれは受信された雑音の結果で
ある可能性が高い）、これがチェックされない確率を増
大する。しかしもしこのような最小時間をすべてのデー
タベースについて保証できれば、リンクモードを判定す
るのに要する時間を減少することが可能である。

【図面の簡単な説明】

第１図はビット同期およびキャラクタ非同期のデータ伝
送を検出するための装置の主要な機能要素と、本発明に
従うその相互の一般的接続を示すブロック図； 第２図および第３図は単純なフラグバイトの伝送を表わ
す図； 第４図は本発明に従うデータ伝送のフォーマットを検出
する方法を示すフローチャートである。 〔主要部分の符号の説明〕 １３０・・プロセッサ １２０・・・モデム 出　願　人　：　アメリカン　テレフォン　アンドテレ
グラフ　カムパニー ；：：　　商−よ」　　　　　　〒＋　　ＪｕｌＦＩ６
．４

Claims (1)

1. 【特許請求の範囲】 １、外部信号源から受信されたデータが同期フォーマッ
   トにあるか非同期フォーマット にあるかを検出する装置において、 受信データ中のデータエレメントの特定 のシーケンスの受信に応動してデータ伝送 の動作を制御するデータ処理手段を含み、 処理手段はデータエレメントの特定のシー ケンスを予め定められた数受信したことに 応動して、選択されたフォーマットで伝送 するようにデータを構成することを特徴と するデータフォーマット検出装置。 ２、特許請求の範囲第１項に記載の装置において、 予め定められた数まで、受信されたデー タエレメントの特定のシーケンスの累積を 記憶する記憶手段と、受信されたデータエ レメントのシーケンスを予め選択されたデ ータエレメントのシーケンスと比較する比 較手段とを含み、データエレメントの記憶 されたシーケンスの先に選択されたデータ エレメントの整合は外部信号源から受信さ れているデータの特定のフォーマットを反 映するようになっていることを特徴とする データフォーマット検出装置。 ３、特許請求の範囲第２項に記載の装置において、 送信するべきデータは初期には非同期フ ォーマットで構成されており、データ処理 手段はデータエレメントの特定のシーケン スを予め定められた数だけ受信したことに 応動して、同期フォーマットで伝送するよ うにデータを再構成することを特徴とする データフォーマット検出装置。 ４、特許請求の範囲第３項に記載の装置において、 データ処理手段は外部信号源からのデー タの初期の受信に応動して、予め定められ た時間の間データエレメントの特定のシー ケンスを予め定められた数受信しなかった ことに応動して非同期フォーマットに送信 するような構成を保つことを特徴とするデ ータフォーマット検出装置。 ５、特許請求の範囲第４項に記載の装置において、 外部信号源からデータを受信する復調手 段と、外部信号源に対してデータを送信す る変調手段とを含み、データ処理手段は復 調手段からの受信タイミング信号に応動し てデータ処理手段によるデータの受信を制 御し、変調手段からの送信タイミング信号 に応動してデータ処理手段によるデータの 送信を制御するよう動作することを特徴と するデータフォーマット検出装置。 ６、特許請求の範囲第５項に記載の装置において、 メモリー手段はさらに受信データエレメ ントの特定のシーケンスを記憶する一時メ モリー手段と、データエレメントの先に選 択されたシーケンスを提供するためのプロ グラムメモリー手段を含み、比較手段は一 時メモリー手段におけるデータエレメント の特定のシーケンスの累積をプログラムメ モリー手段におけるデータエレメントの予 め選択されたシーケンスを比較することを 特徴とするデータフォーマット検出装置。 ７、特許請求の範囲第６項に記載の装置において、 データ処理手段は通信プロセッサを含み、 通信プロセッサは復調手段によって受信さ れたデータを応用プロセッサに提供し、変 調手段によって送信されるべきデータを応 用プロセッサから受信し、応用プロセッサ はローカルに入力されたデータと外部から 受信されたデータを処理し、表示するため の制御手段を提供することを特徴とするデ ータフォーマット検出装置。 ８、外部源から受信されたデータが同期フォーマットに
   あるか、非同期フォーマットに あるかを検出する方法において、該方法は 受信データ中のデータエレメントの特定 のシーケンスの受信に応動してデータ伝送 チャネルの動作を制御し、 データエレメントの特定のシーケンスを 予め定められた数受信したことに応動して 選択されたフォーマットで送信するように データを構成することを特徴とする。 受信されたデータのフォーマットが同期 であるか非同期であるかを検出する方法。 ９、特許請求の範囲第８項に記載の方法において、 予め定められた数まで受信されたデータ エレメントの特定のシーケンスの累積を記 憶し、 記憶されたデータエレメントのシーケン スを先に選択されたデータエレメントのシ ーケンスと比較し、記憶されたデータエレ メントのシーケンスが先に選択されたデー タエレメントと一致したときには外部信号 源から受信されたデータが特定のフォーマ ットであることを知ることを特徴とする。 受信されたデータのフォーマットが同期 であるか非同期であるかを検出する方法。 １０、特許請求の範囲第９項に記載の方法において、 初期には非同期フォーマットでデータを 送信するように構成し、 次に予め定められた数のデータエレメン トの特定のシーケンスの受信に応動してデ ータを同期フォーマットで伝送するように 構成することを特徴とする。 受信されたデータのフォーマットが同期 であるか非同期であるかを検出する方法。