DE3004827A1 - Datenverarbeitungsanlage - Google Patents

Datenverarbeitungsanlage

Info

Publication number
DE3004827A1
DE3004827A1 DE19803004827 DE3004827A DE3004827A1 DE 3004827 A1 DE3004827 A1 DE 3004827A1 DE 19803004827 DE19803004827 DE 19803004827 DE 3004827 A DE3004827 A DE 3004827A DE 3004827 A1 DE3004827 A1 DE 3004827A1
Authority
DE
Germany
Prior art keywords
master
slave
data
buffer memory
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803004827
Other languages
English (en)
Other versions
DE3004827C2 (de
Inventor
Dieter Hammer
Peter Michel
Titus Schwanda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3004827A1 publication Critical patent/DE3004827A1/de
Application granted granted Critical
Publication of DE3004827C2 publication Critical patent/DE3004827C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Hardware Redundancy (AREA)
  • Communication Control (AREA)

Description

11-7-1979 J PHO. 79-501
Datenverarbeitungsanlage.
Die Erfindung betrifft eine Datenverarbeitungsanlage mit mindestens zwei Mikrocomputern, die an einen gemeinsamen Bus angeschlossen sind, wobei ein Microcomputer als Meister mindestens einen anderen Mikro-
g computer als Sklaven steuert. Eine derartige Anlage ist beispielsweise in dem Aufsatz "EW-Systems and Microprocessors — an Inevitable Combination" im Microwave Journal, Vol.19, Nr.9, September 1976, Seite 16 und 18 im Zusammenhang mit der Figur 1 dieses Aufsatzes beschrieben.
IQ Die Erfindung hat sich zum Ziel gesetzt,
eine derartige Datenverarbeitungsanlage, insbesondere hinsichtlich ihrer Ausnützung, zu verbessern. Die Erfindung weist hierzu bei einer Datenverarbeitungsanlage der eingangs angeführten Art das Kennzeichen auf, dass der
J5 Bus des Meisters als gemeinsamer Bus vorgesehen ist, dass jedem Sklaven ein zur Zwischenspeicherung und Übertragung von Daten vorgesehener Pufferspeicher zixgeordnet ist, der mit einer ihm zugeordneten Schalteinrichtung abwechselnd einerseits an den Bus des Sklaven und andererseits an den
2Q gemeinsamen Bus anschaltbar ist, dass ferner jedem Sklaven zur Übertragung von den Meister bzw. Sklaven betreffenden ZuStandsmeldungen zwei miteinander verbundene Eingabe-Ausgabe—Schnittstellen zugeordnet sind, von welchen eine an den gemeinsamen Bus und die andere an den Bus des Sklaven angeschlossen und die an den gemeinsamen Bus
O30034/07U
11-7-1979 . /1, PHO. 79-501.
< 30Q4827
angeschlossene Eingabe-Ausgabe-Schnittstelle zur Steuerung der Schalteinrichtung des diesem Sklaven zugeordneten Pufferspeichers vorgesehen ist und dass der Adressraum des Meisters zur Aufnahme mindestens eines Adressraumes g eines Pufferspeichers ausgebildet ist. Auf diese Weise
ist erreicht, dass die einzelnen Mikrocomputer unabhängig voneinander völlig simultan und asynchron arbeiten können, ohne sich während der Übertragung von Daten miteinander synchronisieren zu müssen, wie dies zum Beispiel bei einer IQ an sich bekannten (sehe unten) Datenverarbeitungsanlage mit gemeinsamen Bus für mehrere Mikrocomputer der Fall ist. Hierdur-ch ergibt sich eine bessere Ausnützung der Anlage. Ferner hat in der Anlage nach der Erfindung jeder Mikrocomputer zum Unterschied von einer ebenfalls an sich bekannten (sehe unten) Datenverarbeitungsanlage mit einem gemeinsamen Speicher für mehrere Mikrocomputer praktisch den vollen Adressraum zur Verfügung. Diese Verfügbarkeit des vollen Adressraumes bestellt an sich wohl auch bei einer Datenverarbeitungsanlage mit einem gemeinsamen Bus 2Q für mehrere Mikrocomputer, aber solange dabei die Mass— nähme nach der vorliegenden Erfindung nicht getroffen ist, sind relativ aufwendige Eingabe-Ausgabe-Schnittstellen zwischen dem gemeinsamen Bus und den einzelnen Mikrocomputern erforderlich. Ausserdem wird auch bei mehreren simultan ablaufenden Übertragungen von Daten eine hohe Übertragungsgeschwindigkeit erreicht, die etwa vergleichbar ist mit einer solchen von einer Datenverarbeitungsanlage mit einem gemeinsamen Speicher für mehrere Mikrocomputer. Wie ersichtlich, kombiniert somit die erfindungs-3Q gemässe Datenverarbeitungsanlage die Vorteile einerseits einer Datenverarbeitungsanlage mit gemeinsamen Bus für mehrere Mikrocomputer und andererseits einer solchen mit gemeinsamen Speicher für mehrere Mikrocomputer. Datenverarbeitungsanlagen der beiden vorgenannten an und für sich bekannten Arten sind beispielsweise beschrieben in dem Aufsatz "Four design principles get the most out of microprocessor systems" in Electronics, January 20, 1977j Seiten 102 bis 110, insbesondere im Zusammenhang mit den
O3003A/07U
Π-7-1979 PHO. 79-501.
30Q4827
Figuren 8 und 9 dieses Aufsatzes.
Ferner hat sich als vorteilhaft erwiesen, •wenn beim Vorsehen mehrerer Sklaven der Adressraum des Meisters zur Aufnahme der Adressräume alle Pufferspeicher g ausgebildet ist. Auf diese Weise gestaltet sich die Übertragung der Daten zwischen zwei Sklaven besonders einfach, da in diesem Fall der Meister in seinem Adressraum die Pufferspeicher beider an der Datenübertragung beteiligter Sklaven zur Verfügung hat und die Übertragung der Daten in daher von einem Pufferspeicher in den anderen ohne Zwischenspeicherung erfolgen kann.
Als vorteilhaft httt sich auch erwiesen,
wenn die übertragung von Daten aus und/oder zu einem Pufferspeicher durch eine Direktspeicher—Zugriffseinheit erfolgt, Ig die auf den gemeinsamen Bus zugreift. Hierdurch wird in an sich bekannter Weise die Übertragungsgeschwindigkeit der Daten noch weiter erhöht.
Ebenso hat sich als vorteilhaft erwiesen,
wenn über die Eingabe—Ausgabe—Schnittstellen übertragene Zustandsmeldungen den Meister bzw. den betreffenden Sklaven durch Unterbrechungssignale steuern. Hierdurch ergeben sich geringere Verzögerungszeiten und eine Entlastung der Mikrocomputer.
Die Erfindung xiird im folgenden an Hand der Zeichnungen, in welchen zwei Ausführungsbeispiele der Erfindung dargestellt sind, auf die sie jedoch nicht beschränkt sein soll, näher erläutert. Fig. 1 zeigt in einem Blockschaltbild das Prinzip einer Datenverarbeitungsanlage mit einem Meister und mehreren Sklaven, welch letz-2Q teren je eine einen Pufferspeicher, eine Schalteinrichtung und zwei Eingabe-Ausgabe-Schnittstellen aufweisende !Thermit tlurigseinheit zugeordnet ist. In Fig. 2 ist das Speicherschema für den Meister und die Sklaven einer Datenverarbeitungsanlage nach Fig. 1 dargesteilt. Fig. 3 zeigt ebenfal]s für die Datenverarbeitungsanlage nach Fig.1 ein Fliissdiagramm zur Erläuterung dor TJbertragung von Daten von einem Sklaven zum Meister. In Fig. h ist ebenfalls im Blockschaltbild eine nach aem Prinzip der· Anlage
030034/0714
BAD
11-7-1979 XV PHO. 79-501.
nach. Fig. 1 arbeitende Anlage zur Textverarbeitung dargestellt.
In Fig. 1 ist mit 1,2 bzw. 3 je ein Mikrocomputer bezeichnet, wobei angenommen ist, dass der Mikrocomputer 1 als Meister die als Sklaven arbeitenden Mikrocomputer 2 und 3 steuert. Diese Mikrocomputer werden im folgenden der Kürze halber einfach Meister bzw. Sklaven genannt. Ebenso sind der Einfachheit halber in Fig. 1 nur zwei Sklaven gezeigt; es könnten ohne weiteres auch mehr als zwei Sklaven vorgesehen sein, wobei aber festzustellen ist, dass eine derartige Anlage auch nur einen einzigen Sklaven aufweisen kann. Der Bus h des Meisters 1 ist hierbei als gemeinsamer Bus vorgesehen. Jedem Sklaven 2 bzw. 3 ist ein zur Zwischenspeicherung und übertragung von Daten vorgesehener Pufferspeicher 5 bzw. 6 zugeordnet, der jeweils mit einer ihm zugeordneten Schalteinrichtung 7 bzw. 8 abwechselnd einerseits an den Bus 9 bzw. 10 des betreffenden Sklaven 2 bzw. 3 und andererseits an den gemeinsamen Bus K anschaltbar ist. Ferner sind jedem der Sklaven 2 und 3 zur übertragung von den Meister bzw. Sklaven betreffenden Zustandsmeldungen zwei miteinander verbundene Eingabe-Ausgabe-Schnittstellen 11, 12 bzw. 13» 1^- zugeordnet. Die Eingabe-Ausgabe-Schnittstellen 11 bzw. 13 sind hierbei an den Bus 9 bzw. 10 des betreffenden Sklaven und die Eingabe-Ausgabe-Schnittstellen 12 bzw. \K an den gemeinsamen Bus k angeschlossen. Die beiden letztgenannten Eingabe-Ausgabe-Schnittstellen 12 bzw. Ik sind auch zur Steuerung der Schalteinrichtungen des dem betreffenden Sklaven zugeordneten Pufferspeichers vorgesehen. Demgemäss steuert die Eingabe-Ausgabe-Schnittstelle 12 die Schalteinrichtung "J, was durch die Linie I5 angedeutet ist, und die Eingabe—Ausgabe—Schnittstelle lh- die Schalteinrichtung 8, entsprechend der· Linie 16. Auf diese Weise kann der betreffende Pufferspeicher entweder an den Bus des Sklaven oder an den gemeinsamen Bus angeschlossen werderij wie dies durch Schalter 17, 18 bzw. 19) 20 symbolisch angedeutet ist. Die Verbindung der Eingabe-Ausgabe-Schnittstellen 11 und 12 bzw. I3 und lh miteinander erfolgt
030034/0714
BAD ORIGINAL
11-7-1979 jS 1 PHO. 79-501.
3QQ4827
über eine Anzahl Leitungen, die in Fig. 1 durch eine Anzahl Pfeile 21 bzw. 22 angedeutet sind, wobei die Richtung eines Pfeiles jeweils angibt, ob die betreffende Leitung bzw. Verbindung zur Übermittlung einer Zustandsmeldung vom
g Sklaven zum Meister oder umgekehrt vom Meister zum Sklaven dient. Mit solchen Zustandsmeldungen wird insbesondere signalisiert, ob eine Bereitschaft zum Liefern oder zum Übernehmen von Daten vorliegt, oder aber auch angezeigt, ob in den angeschlossenen Mikrocomputern oder den von
jQ ihnen gesteuerten Peripheriegeräten Fehler hinsichtlich ihrer Funktion vorliegen, wonach dann die erforderlichen Schritte zur Behebung solcher Fehler ausgelöst werden können. Beispielsweise sei erwähnt, dass die vorstehend angeführten Eingabe-Ausgabe-Schnittstellen durch handeisübliche integrierte Schaltungen, wie Z 80 PIO oder 6800 PIA, gebildet sein können.
Insgesamt betrachtet, bilden somit der
Pufferspeicher 5j die Schalteinrichtung 7 und die Eingabe—Ausgabe—Schnittstellen 11, 12, Vielehe dem Sklaven
2Q 2 zugeordnet und in Fig. 1 als Block 23 bezeichnet sind und der Pufferspeicher 6, die Schalteinrichtung 8 und die Eingabe-Ausgabe-Schnittstellen 13» 1^> welche dem Sklaven 3 zugeordnet und als Block 2.k bezeichnet sind, je für sich eine Ubermittlungseinheit zur entsprechenden Ubertragurig von Zustandsmeldungen und Daten zwischen dem betreffenden Sklaven 2 bzw. 3 und dem Meister 1. Dabei liegt ein Pufferspeicher abwechselnd entweder im Adressraum des jeweiligen Sklaven oder im Adressraum des Meisters. Zweckmässigerweise ist hierbei der Adressraum des Meisters zur
3Q Aufnahme der Adressräume aller Pufferspeicher ausgebildet, um die übertragung der Daten zwischen den Sklaven einfach zu gestalten. Das diesbezügliche Speicherschema des Meisters und der Sklaven zeigt Fig. 2, wobei der mit 25 bezeichnete Block den Adressraum des Speichers des Meisters, der mit 26 bezeichnete Block den Adressraum des Sklaven 2 und der mit 27 bezeichnete Block den Adressraum des Sklaven 3 kennzeichnet. Im Adressraum 25 des Meisters ist ein Abschnitt 28 und ein weiterer Abschnitt 29 vorgesehen,
030034/0714
11-7-1979 P X PHO.
welche je für sich dem Adressraum des dem Sklaven 2 bzw. zugeordneten Pufferspeichers 5 bzw. 6 entsprechen. Im Adressraum des Sklaven 2 ist ferner ein dem Adressraum des Pufferspeichers 5 und im Adressraum des Sklaven 3 ein g dem Adressraum des Pufferspeichers 6 entsprechender Abschnitt 30 bzw. 31 vorgesehen. Dabei entsprechen sich untereinander die Abschnitte 28 und 30 bzw-. 29 und 3I . Mit den Doppelpfeilen 32 bzw. 33 ist hierbei angedeutet, ob der Adressraum eines Pufferspeichers im Adressraum des j0 Meisters oder im Adressraum des Sklaven liegt, dem der Pufferspeicher zugeordnet ist. Im Zuge der Übertragung von Daten zwischen den Sklaven 2 und 3 können somit die Adressräume beider Pufferspeicher 5 und 6 in den Adress- · raum des Meisters gelegt und die Daten dann direkt von einem Pufferspeicher in den anderen übertragen werden, wodurch sich eine Zwischenspeicherung der Daten erübrigt.
Eine übertragung von Daten, sei es zwischen dem Meister und einem Sklaven oder zwischen zwei Sklaven erfolgt stets unter der Kontrolle des. Meisters, wobei die erforderliche S3mchronisierung zwischen dem Meister und den Sklaven über die jeweiligen Eingabe-Ausgabe-Schnittstellen geschieht und dabei der jeweilige Pufferspeicher entweder in den Adressraum des betreffenden Sklaven oder in denjenigen des Meisters geschaltet ist. Bei jeder Datenübertragung wird hierbei ein Parameterblock über den Pufferspeicher mitgeschickt, der alle zur Durchführung der Übertragung notwendigen Angaben, wie Senderadresse, Empfängeradresse, Länge des Datenblocks, auszuführende Aktion u.dgl. enthält. Entsprechende Zustands·*- meidungen über die Eingabe-Ausgabe-Schnittstellen kennzeichnen hierbei, wie bereits erwähnt, das Vorliegen neuer zu übermittelnder Daten, sei es in Richtung des Meisters zum Sklaven oder umgekehrt, und die Fähigkeit des Sklaven, neue Daten aufzunehmen, wodurch die Übertragung der Daten im zeitlich asynchronen Betrieb - auch Handshake genannt erfolgen kann. Im folgenden wird zur Illustration der Wirkungsweise der Datenverarbeitungsanlage nach Fig. 1 die Übertragung von Daten vom Sklaven 2 zum Meister 1 näher • . ■
: . O3003A/07U
BAD
11-7-1979. 7 "I. - PH°3Q7rh5g127
beschrieben, wobei auf das in Fig. 3 dargestellte vereinfachte Flussdiagramm Bezug genommen wird, in dessen linken Teil der Ablauf der Funktionen beim Sklaven und in dessen rechten Teil der Ablauf der Funktionen beim Meister ange-
g geben ist. Im vorliegenden Fall tritt daher der Sklave 2 als Sender und der Meister 1 als Empfänger von Daten auf. Bei 34 ist der Start beim Sklaven 2, worauf bei 35 über die Eingabe-Ausgabe-Schnittstelle 11, Leitung 36 und Eingabe-Ausgabe-Schnittstelle 12 (siehe auch Fig. 1) dem Meister die Zustandsmeldung übermittelt wird, dass der Sender nicht bereit ist für eine Dateiiübernahme. Bei 37 prüft der Sender, ob der Pufferspeicher 5 über den Schalter 17 in seinem Adressraum liegt, was immer dann der Fall ist, · wenn dieser Sklave an keiner übertragung von Daten beteiligt ist. Sollte dies nicht der Fall sein, wartet der Sender über die Schleife 38> bis der Pufferspeicher 5 tatsächlich in seinem Adressraum liegt. Bei 39 werden dann der betreffende Parameterblock und die Daten in den Pufferspeicher 5 übertragen. Hierbei erfolgt bei 4O. über die Ein— gabe-Ausgabe—Schnittstelle 11, Leitungs 4i und Eingabe-Ausgabe—Schnittstelle 12 die Zustaiidsmeldmig an den Meister, dass Daten verfügbar sind, worauf der Sender bei 42 prüft, ob der Meister den Pufferspeicher 5 in. seinen Adressrauni übernommen hat, wobei er über die Schleife 43 so lange wartet, bis dies geschehen ist.
Der Meister prüft bei 44 ob einer der
Sklaven Daten zur Verfügung hat. Ist dies nicht der Fall, führt er bei 45 andere Aktionen aus. Gelangt über die Leitung 4i die Zustandsmeldung an 44, dass der· Sklave 2 Daten zur Verfügung hat, so betätigt bei 46 der Meister über die Eingabe—Ausgabe—Schnittstelle 12 entsprechend der Linie 15 in Fig. 1 die Schalteinrichtung 7 derart, dass der Schalter 17 geöffnet und der Schalter 18 geschlossen wird. Damit wurde der Pufferspeicher 5 vom Adressraum des Senders in den Adressraum des Meisters geschaltet. Hierauf erhält der Sender über die Eingabe-Ausgabe-Schnittstelle 12, Leitung 47 und Eingabe-Ausgabe-Schnittstelle 11 die Zustandsmeldung, dass sich der· Pufferspeicher 5 im Adress —
O30034/07U
11-7-1979 / JQ PHO. 79-501.
raum des Meisters befindet. Bei h8 löscht der Sender eine Zustandsmeldung, dass Daten verfügbar sind, was als neue Zustandsmeldung über 49 dem Meister gemeldet wird. Bei 50 prüft der Sender, ob damit alle Daten übertragen wurden, g Ist dies der Fall, so gibt der Sender bei 51 über die Leitung 52 die Zustandsmeldung an den Meister, dass er für eine Datenübernahme bereit ist. War die Datenübertragung vom Sender jedoch noch nicht vollständig beendet, so wird über die Schleife 53 an den Meister neuerlich die Zustands- ]q meldung übermittelt, dass der Sender nicht bereit ist für eine Übernahme von Daten, womit sich der Sklave 2 wieder als Sender anbietet und auf Abruf der Daten wartet.
Nach der Übernahme des Pufferspeichers 5-in den Adressraum des Meisters, prüft letzterer bei ^h,
j5 ob vom Sender über hS die Zustandsmeldung gelöscht wurde, dass Daten verfügbar sind. Ist dies nicht der Fall, so wird über 55 eine Fehlermeldung ausgelöst. Bejahendenfalls wird aber bei 56 der Inhalt des Pufferspeichers 5 entsprechend dem vorliegenden Parameterblock auf seinen Bestimmungsort übertragen und gemäss 57 die gewünschte Aktion ausgeführt. Nach der Übernahme des Inhaltes des Pufferspeichers 5 durch den Meister wird von diesem bei 58 über die Eingabe-Ausgabe-Schnittstelle 11, gemäss der Linie 15, wieder die Schalteinrichtung 7 betätigt, und zwar so, dass der Schalter 18 wieder geöffnet und der Schalter 17 wieder geschlossen wird. Damit befindet sich der Pufferspeicher 5 wieder im Adressraum des Sklaven 2, was über die Leitung 59 als Zustandsmeldung letzterem übermittelt wird, womit der Zyklus geschlossen ist. Gemäss 60 kehrt der Meister zu seiner .
3(j vorhergehenden Aktion zurück oder nimmt eine neue Aktion in Bearbeitung.
In vollkommen analoger Weise erfolgt
die Übermittlung von Daten vom Meister zu einem Sklaven, wobei dann der Meister der· Sender und der Sklave der Empfänger ist. Hierbei holt vorerst der Meister den Pufferspeicher des betreffenden Sklaven in seinen Adressraum, überträgt den Parameterblock und die Daten in den Pufferspeicher· und schaltet diesen anschliessend in den Adress-
030034/07U
11-7-1979 / Ah PH0# 79"501·
raum des Sklaven.
Auch die Übertragung von Daten zwischen
zwei Sklaven erfolgt in analoger Weise, wobei beispielsweise der Sklave 2 als Sender und der Sklave 3 als Empfän-
g ger" auftritt. Vorerst testet der Sender, ob der ihm zugeordnete Pufferspeicher 5 in seinem Adressraum liegt. Ist dies der Fall, so schreibt er die zu übermittelnden Daten samt dem dazugehörigen Parameterblock ein und zeigt dies über die Eingabe-Ausgabe-Schnittstellen 11, 12 dem Meister
ig 1 an, worauf dieser den Pufferspeicher 5 mittels der über •die Eingabe-Ausgabe-Schnittstelle 12 betätigten Schalteinrichtung 7 in seinen eigenen Adressraum schaltet und aus dem Parameterblock die Empfangeradresse ausliest. Hier-.auf testet der Meister über die Eingabe-Ausgabe-Schnittstellen des gewünschten Empfängers, im vorliegenden Fall die Eingabe-Ausgabe-Schnittstellen 13> 1^ des Skla\ren 3s ob der Sklave 3 imstande ist, neue Daten aufzunehmen. Sobald dies der Fall ist, schaltet der Meister mittels der über die Eingabe-Ausgabe-Schnittstelle \h betätigten Schalteinrichtung 8 den Pufferspeieher 6 des Sklaven 3 in seinen Adressraum und schreibt die Daten vom Pufferspeicher 5 des Senders in den Pufferspeicher 6 des Empfängers« Hierauf informiert der Meister den Sklaven 3 über die Eingabe-Ausgabe-Schnittstellen I3,. 14 vom Vorliegen neuer Daten und schaltet mittels der Schalteinrichtung 8 den Pufferspeicher 6 des Sklaven 3 wieder in dessen Adressraum, worauf der Sklave 3 seinerseits den Parameterblock in seinem Pufferspeicher liest und die entsprechenden Aktionen durchführt.
3Q ; Im Hinblick auf eine besonders hohe
Übertragungsgeschwindigkeit der Daten hat sich als besonders vorteilhaft erwiesen, wenn die Datenübertragung vom Pufferspeicher des Senders in den Pufferspeicher des Empfängers in an sich bekannter Yeise durch eine Direktspexcher-Zugriffseinheit - auch DMA (Direct Memory Access) genannt - erfolgt, die, nachdem sie vom Meister 1 mit den entsprechenden Informationen geladen vurd'e, automatisch auf den gemeinsamen Bus k zugreift und den gesamten Inhalt
030034/0714
11-7-1979 ψ /\%. PHO. 79-501.
' 3Q04827
des Pufferspeichers des Senders als Block in den Pufferspeicher des Empfängers übertragt. Eine derartige Direkt— speicher-Zugriffseinheit ist in Fig. 1 mit 72 bezeichnet und kann beispielsweise durch eine handelsübliche inte-
g grierte Schaltung Z 80 DMA. gebildet sein. Der Meister startet hierbei die Übertragung des gesamten Blocks durch Eingabe der Adresse des Pufferspeichers des betreffenden Senders, der Adresse des Pufferspeichers des gewünschten Empfängers und der Länge des Blocks, worauf die übertra-
^Q gung dieses Blocks automatisch zwischen der Abarbeitung . der verschiedenen Befehle eines beliebigen Programmes des Meisters und somit für diesen transparent erfolgt. Nach der Beendigung der Übertragung des Blocks wird der . Meister hiervon verständigt.
j5 Ebenfalls als vorteilhaft hat sich erwiesen, wenn die über die Eingabe-Ausgabe-Schnittstellen gesendeten Zustandsmeldungen, die wie erwähnt, das Vorliegen neuer Daten für den Sklaven bzw. den Meister oder die Fähigkeit, neue Daten aufnehmen zu können u.dgl. aiizeigen, beim Meister bzw. Sklaven in an sich bekannter Weise durch die Auslösung von Unterbrechungssignalen auch Interrupts genannt — die entsprechenden Aktionen hervorrufen., wobei der momentane Ablauf einer Aktion unterbrochen und die durch das Unterbrechungssignal ange- zeigte Aktion entsprechend ihrer Priorität abgehandelt wird. Hierdurch tritt eine Entlastung der Mikrocomputer ein und es ergeben sich nur geringe Verzögerungszeiten.
Ferner können, wie bereits erwähnt, die Eingabe-Ausgabe-Schnittstellen zweckmässigerweise auch
ο« zur Übertragung von Fehlermeldungen, ausgebildet sein. Auf diese Weise können Verklemmungen vermieden werden, die beispielsweise dadurch auftreten, dass während der übertragung von Daten ein Fehler auftritt, der aber nicht über den betreffenden Pufferspeicher dem Meister gemeldet werden kann, da ja dieser Pufferspeicher in diesem Fall mit Daten blockiert ist. Eine solche Fehlermeldung· erfolgt dann über die betreffenden Eingabe-Ausgabe-Schnittstellen, wodurch, der Meister in die Lage versetzt wird, diesen
030034/0714
11-7-1979 A /ί*Γ PH0' 79~501·
Fehler zu korrigieren.
Selbstverständlich ist es auch möglich, dass ein zu übertragender Datenblock grosser wie die Inhaltkapazität des Pufferspeichers ist. Dann soll be-
g liebig viele Male der Inhalt des Pufferspeichers übertragen werden, wobei dann der dazugehörige Parameterblock entweder nur mit dem ersten oder mit jeden Inhalt des Pufferspeichers mitübertragen werden kann. In einem solchen Fall kann der Meister mehrere Übertragungen von Daten
jQ zwischen verschiedenen Aktionen zeitlich ineinander verschachtelt in einem quasi simultanen Betrieb vornehmen. Ebenso ist es möglich, dass der Meister zusätzlich zu seiner Aufgabe der Steuerung der Anlage und der übertragung von Daten auch Aufgabe zur Datenverarbeitung von
^g Sklaven übernimmt, wodurch die Rechenkapazität der einzelnen Mikrocomputer optimal ausgenützt werden! kann, wenn Aufgaben der Datenverarbeitung, die einen als Sklaven wirksamen Mikrocomputer nur schlecht ausnützen würden, vom Mikrocomputer des Meisters übernommen werden und so dessen Auslastungsgrad steigt. Selbstverständlich können aber auch Aufgabe von Sklaven alleine bearbeitet werden.
Bei der in Fig. k dargestellten Anlage zur Textverarbeitung ist wieder mit 1 ein Mikrocomputer bezeichnet, der als Meister arbeitet und dessen Bus k als gemeinsamer Bus vorgesehen ist. Drei weitere Mikrocomputer 61, 62 und 63 arbeiten als Sklaven, wobei wieder zwischen dem gemeinsamen Bus 4 und jedem dieser Sklaven eine Übermittlungseinheit 64, 65 bzw. 66 vorgesehen ist. Die Ausbildung dieser Ubermittlungseinheiten ist vollkommen ana-
3Q log zur Ausbildung der ubermittlungseinheiten 23 bzw. 2k der Datenverarbeitungsanlage nach Fig. 1, so dass sie wieder je einen Pufferspeichel-, eine Schalteinrichtung und zwei Eingabe-Ausgabe-Schnittstellen aufweisen. Jedem Sklaven ist eine eigene Aufgabe zugeordnet, und zwar dem Sklaven 61 die Steuerung eines Sichtgerätes 67» dem Sklaven 62 die Steuerung von zwei Platrenspeichern 68 und 69 und dem Sklaven 63 die Fernübertragung von Daten beispielsweise über Telefoneinrichtungen. Der Meister 1 dient zu-
03003A/07U
BAD
11-7-1979 1XX^- PH0" 79"501·
sätzlich zu seiner Aufgabe der Steuerung der Anlage und der Übertragung von Daten, auch zur Steuerung eines Druckers 70· Ferner steht mit dem Meister 1 eine Dateneingabeeinrichtung 71 in Verbindung, die ein Tastenfeld aufweist, über welches die Anlage gesteuert wird und die Daten, im vorliegenden Fall Texte u.dgl., eingegeben werden. Mit einer derartigen Anlage können Texte zusammengestellt, redigiert, zwischengespeichert und schliesslich ausgedruckt oder zu einer anderen Textverarbeitungsanlage ig übertragen werden. Durch das entsprechende Zusammenwirken der einzelnen Mikrocomputer können hierbei sehr komplexe Aufgaben erfüllt werden.
Die Übertragung und Verarbeitung der
Daten bzw. Texte erfolgt hierbei analog wie beim Ausführungsbeispiel nach Fig. 1. Sollen beispielsweise auf Befehl der Eingabeeinrichtung 71 bestimmte Daten vom Plattenspeicher 68 in einer bestimmten Form am Sichtgerät 6j zur Anzeige gebracht werden, so wird vom Meister 1 veranlasst, dass der Pufferspeicher der Ubermittlungseinheit 2Q 65 vom Sklaven 62 hei- mit den entsprechenden Daten geladen wird, worauf dies dem Meister gemeldet wird und dieser den Pufferspeicher der Ubermittlungseinheit 63 in seinen eigenen Adressraum schaltet und testet, ob der Sklave 61 zur Aufnahme der Daten bereit ist. Sobald dies der Fall ist, wird der Pufferspeicher der Ubermittlungseinheit Gh in den Adressraum des Meisters 1 geschaltet, worauf die Übertragung der Daten von einem Pufferspeicher in den anderen erfolgt, was gegebenenfalls auch über eine Zwischenspeicherung im Meister geschehen kann. Hierauf wird der Pufferspeicher der Ubermittlungseinheit 64 wieder in den Adressraum des Sklaven 61 geschaltet vind dieser vom Vorliegen der Daten unterrichtet, wonach er für die weiteren erforderlichen Aktionen sorgt, so dass schliesslicb die gewünschten Daten in der gewünschten Form am Sichtgerät zur Anzeige gebracht, werden. Die Übermittlung der entsprechenden Zustandsmeldungen zwischen dem Meister und den Sklaven, sowie die Steuerung der betreffenden Schalteinrichtungen für die Pufferspeicher erfolgt dabei wieder über die Eingabe-
030034/07U
11-7-1979 γ JIa * ΡΗ°· 79-501.
Ausgabe-Schnittstellen der Ubermittlungseinheiten 6k bzw. 65. In analoger leise erfolgt beispielsweise das Zusammenwirken eines Plattenspeichers mit dem Drucker 70, wobei dann der Meister selbst die Steuerung des Druckers tibernimmt. Selbstverständlxch gilt Analoges für die Durchführung anderer Aufgaben einer solchen Anlage zur Textverarbeitung.
030034/071
Leerseite

Claims (4)

11-7-1979 ^ PHO. 79-501
PATENTANSPRÜCHE.
1 J) Datenverarbeitungsanlage mit mindestens
zwei Mikrocomputern, die an einen gemeinsamen Bus angeschlossen sind, wobei ein Mikrocomputer als Meister mindestens einen anderen Mikrocomputer als Sklaven steuert, dadurch gekennzeichnet, dass der Bus des Meisters als gemeinsamer Bus vorgesehen ist, dass' jedem Sklaven ein zur Zwischenspeicherung und übertragung von Daten vorgesehener· Pufferspeicher zugeordnet ist, der mit einer ihm zugeordneten Schalteinrichtung abwechselnd einerseits an den Bus Ό des Sklaven und andererseits an den gemeinsamen Bus anschaltbar ist, dass ferner jedem Sklaven zur Übertragung von den Meister bzw. Sklaven betreffenden Zustandsmeldun— gen zwei miteinander verbundene Eingabe-Ausgabe-Schnittstellen zugeordnet sind, von welchen eine an den gemeines samen Bus und die andere an den Bus des Sklaven angeschlossen und die an den gemeinsamen Bus angeschlossene Eingabe-Ausgabe-Schnittstelle zur Steuerung der Schalteinrichtung des diesen Sklaven zugeordneten Pufferspeichers vorgesehen ist und dass der Adressraum des Meisters zur Aufnahme mindestens eines Adressraums eines Pufferspeichers ausgebildet ist.
2. Datenverarbeitungsanlage nach Anspruch
1, dadurch gekennzeichnet, dass beim Vorsehen mehrerer Sklaven der Adressraum des Meisters zur Aufnahme der Adressräume aller Pufferspeicher ausgebildet ist.
030034/0714
11-7-1979 2 PHO. 79-501.
3. Datenverarbeitungsanlage nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die übertragung von Daten aus und/oder zu einem Pufferspeicher durch eine Direktspeicher-Zugriffseinheit erfolgt, die auf den gemeinsamen Bus zugreift.
4. . Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass über die Eingabe-Ausgabe-Schnittstelle übertragene Zu-.Standsmeldungen den Meister bzw. den betreffenden Sklaven durch Unterbrechungssignale steuern.
330034/0714
DE3004827A 1979-02-19 1980-02-09 Datenverarbeitungsanlage Expired DE3004827C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT127079A AT361726B (de) 1979-02-19 1979-02-19 Datenverarbeitungsanlage mit mindestens zwei mikrocomputern

Publications (2)

Publication Number Publication Date
DE3004827A1 true DE3004827A1 (de) 1980-08-21
DE3004827C2 DE3004827C2 (de) 1985-11-21

Family

ID=3510243

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3004827A Expired DE3004827C2 (de) 1979-02-19 1980-02-09 Datenverarbeitungsanlage

Country Status (9)

Country Link
US (1) US4396978A (de)
JP (1) JPS5914778B2 (de)
AT (1) AT361726B (de)
CA (1) CA1146673A (de)
DE (1) DE3004827C2 (de)
FR (1) FR2449311B1 (de)
GB (1) GB2043973B (de)
IT (1) IT1140621B (de)
SE (1) SE444236B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568375A (en) * 1994-07-22 1996-10-22 Alcatel N.V. Method for preventing an overload when starting a multicomputer system and multicomputer system for carrying out said method

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368514A (en) * 1980-04-25 1983-01-11 Timeplex, Inc. Multi-processor system
US4811279A (en) * 1981-10-05 1989-03-07 Digital Equipment Corporation Secondary storage facility employing serial communications between drive and controller
GB2112186B (en) * 1981-12-22 1985-09-11 Intersil Inc Improved distributed processing system
US4495572A (en) * 1982-02-08 1985-01-22 Zeda Computers International Limited Computer intercommunication system
JPS58217069A (ja) * 1982-06-10 1983-12-16 Fuji Xerox Co Ltd マルチ・マイクロコンピユ−タの通信方式
EP0114839B1 (de) * 1982-06-28 1991-02-06 CAE-Link Corporation Hochleistungsmehrprozessorsystem
US4495569A (en) * 1982-06-28 1985-01-22 Mitsubishi Denki Kabushiki Kaisha Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices
US4843588A (en) * 1982-09-17 1989-06-27 General Electric Company Programmable radio frequency communications device capable of programming a similar device
US4651316A (en) * 1983-07-11 1987-03-17 At&T Bell Laboratories Data link extension for data communication networks
DE3335357A1 (de) * 1983-09-29 1985-04-11 Siemens AG, 1000 Berlin und 8000 München Systemarchitektur fuer ein signalprozessorsystem zur funktionalen integration einer automatischen spracheingabe/-ausgabe
JPS60105571U (ja) * 1983-12-26 1985-07-18 三菱重工業株式会社 操向装置
US4751637A (en) * 1984-03-28 1988-06-14 Daisy Systems Corporation Digital computer for implementing event driven simulation algorithm
US4814983A (en) * 1984-03-28 1989-03-21 Daisy Systems Corporation Digital computer for implementing event driven simulation algorithm
FR2568035B1 (fr) * 1984-07-17 1989-06-02 Sagem Procede d'interconnexion de microprocesseurs
JPS61102569A (ja) * 1984-10-26 1986-05-21 Hitachi Ltd 高速論理シミユレ−シヨン装置
US4757441A (en) * 1985-02-28 1988-07-12 International Business Machines Corporation Logical arrangement for controlling use of different system displays by main proessor and coprocessor
JPS61249153A (ja) * 1985-04-26 1986-11-06 Yokogawa Medical Syst Ltd デ−タ処理装置
US4706080A (en) * 1985-08-26 1987-11-10 Bell Communications Research, Inc. Interconnection of broadcast networks
US4873656A (en) * 1987-06-26 1989-10-10 Daisy Systems Corporation Multiple processor accelerator for logic simulation
US4872125A (en) * 1987-06-26 1989-10-03 Daisy Systems Corporation Multiple processor accelerator for logic simulation
US4916647A (en) * 1987-06-26 1990-04-10 Daisy Systems Corporation Hardwired pipeline processor for logic simulation
JPS6481066A (en) * 1987-09-24 1989-03-27 Nec Corp Connection system for multi-processor
EP0340901A3 (de) * 1988-03-23 1992-12-30 Du Pont Pixel Systems Limited Zugriffsystem für Speicher mit doppelter Anschlussstelle
JPH01320564A (ja) * 1988-06-23 1989-12-26 Hitachi Ltd 並列処理装置
US4912633A (en) * 1988-10-24 1990-03-27 Ncr Corporation Hierarchical multiple bus computer architecture
FR2670919A1 (fr) * 1990-12-27 1992-06-26 Stanislav Bulai Systeme multiprocesseur.
US5615127A (en) * 1994-11-30 1997-03-25 International Business Machines Corporation Parallel execution of a complex task partitioned into a plurality of entities
US5604875A (en) * 1994-12-19 1997-02-18 Intel Corporation Method and apparatus for removably connecting either asynchronous or burst cache SRAM to a computer system
US7739684B2 (en) * 2003-11-25 2010-06-15 Intel Corporation Virtual direct memory access crossover
TWI293733B (en) * 2005-11-22 2008-02-21 Novatek Microelectronics Corp Asynchronous bus processing apparatus
US9465766B1 (en) * 2013-10-29 2016-10-11 Xilinx, Inc. Isolation interface for master-slave communication protocols

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems
DE2641741A1 (de) * 1976-09-16 1978-03-23 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE786342A (fr) * 1971-04-15 1973-01-17 Int Standard Electric Corp Perfectionnements aux systemes utilisant des calculateurs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems
DE2641741A1 (de) * 1976-09-16 1978-03-23 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568375A (en) * 1994-07-22 1996-10-22 Alcatel N.V. Method for preventing an overload when starting a multicomputer system and multicomputer system for carrying out said method

Also Published As

Publication number Publication date
ATA127079A (de) 1980-08-15
US4396978A (en) 1983-08-02
FR2449311B1 (fr) 1987-01-23
SE444236B (sv) 1986-03-24
GB2043973A (en) 1980-10-08
JPS55112668A (en) 1980-08-30
IT1140621B (it) 1986-10-01
FR2449311A1 (fr) 1980-09-12
SE8001183L (sv) 1980-08-20
IT8019965A0 (it) 1980-02-15
GB2043973B (en) 1983-05-05
JPS5914778B2 (ja) 1984-04-06
DE3004827C2 (de) 1985-11-21
CA1146673A (en) 1983-05-17
IT8019965A1 (it) 1981-08-15
AT361726B (de) 1981-03-25

Similar Documents

Publication Publication Date Title
DE3004827A1 (de) Datenverarbeitungsanlage
DE2134402B2 (de) Vorrichtung zum Abfragen der Verfügbarkeit eines Kommunikationsweges zu einer Eingabe-Ausgabeeinheit
DE3103786C2 (de) Datenübertragungsanordnung
DE2063197A1 (de) Anordnung zur numerischen Steuerung von Werkzeugmaschinen
DE1774052B1 (de) Rechner
DE2935101C2 (de)
DE3142504A1 (de) Mehrfachplattenspeicher-uebertragungssystem
DE3042105A1 (de) Ripple-registereinrichtung
DE2610428C3 (de) Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher
DE2713304A1 (de) Mehrrechnersystem
DE2161213B2 (de) Verfahren und Steuereinheit zum Übertragen von Datenwortblöcken
DE3149678C2 (de) Anordnung zur Zwischenspeicherung von zwischen zwei Funktionseinheiten in beiden Richtungen zu übertragenden Informationen in einem Pufferspeicher
DE4435457C2 (de) Verfahren zum Archivieren von Prozeßdaten
DE10310340A1 (de) Datenzugriffsverfahren und System mit verteiltem, gemeinsam genutzten Speicher
DE3035850C2 (de) Verfahren für eine zentralgesteuerte Fernmeldeanlage, insbesondere Fernsprechnebenstellenanlage, mit externen Ein- und Ausgabegeräten
DE2422495C2 (de) Datenverarbeitungsanlage
EP1316891A1 (de) Datenübertragungseinrichtung
DE2815716C2 (de) Schaltungsanordnung zum Übertragen von adressierten digitalen Informationen
DE1774041B2 (de) Datenverarbeitungsanlage mit einer einrichtung zur transparenten uebersetzung von daten
DE3407870C1 (de) Verfahren und Schaltungsanordnung zum Einleiten einer Datenuebertragungsverbindung
DE10360637B4 (de) Programmgesteuerte Einheit
DE2252380C3 (de) Datenverarbeitungsanordnung
DE2555329C3 (de) Steuereinrichtung aus mehreren Bausteinen für eine Vermittlungsanlage, insbesondere Fernsprechvermittlungsanlage, und Verfahren zum Betrieb der Steuereinrichtung
DE3917275C2 (de) Schnittstellenvorrichtung für eine Bedienungs-Prozessoreinheit in einem elektronischen Rechner
DE3301282A1 (de) Verfahren und vorrichtung zur uebertragung von nachrichten zwischen automatisierungsmitteln

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee