IT8019965A1 - Sistema di elaborazione di dati - Google Patents

Sistema di elaborazione di dati Download PDF

Info

Publication number
IT8019965A1
IT8019965A1 IT1980A19965A IT1996580A IT8019965A1 IT 8019965 A1 IT8019965 A1 IT 8019965A1 IT 1980A19965 A IT1980A19965 A IT 1980A19965A IT 1996580 A IT1996580 A IT 1996580A IT 8019965 A1 IT8019965 A1 IT 8019965A1
Authority
IT
Italy
Prior art keywords
unit
data
buffer
main
memory
Prior art date
Application number
IT1980A19965A
Other languages
English (en)
Other versions
IT8019965A0 (it
IT1140621B (it
Original Assignee
N V Philipsgloeilampenfabrieken
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by N V Philipsgloeilampenfabrieken filed Critical N V Philipsgloeilampenfabrieken
Publication of IT8019965A0 publication Critical patent/IT8019965A0/it
Publication of IT8019965A1 publication Critical patent/IT8019965A1/it
Application granted granted Critical
Publication of IT1140621B publication Critical patent/IT1140621B/it

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Hardware Redundancy (AREA)
  • Communication Control (AREA)

Description

DOCUMENTAZIONE
RILEGATA
Descrizione dell invenzione avente per titolo:
" SISTEMA DI ELABORAZIONE DI DATI."
RIASSUNTO
La presente invenzione si riferisce ad un sistema di elaborazione di dati. In un sistema di elaborazione di dati comprendente almeno due microcalcolatori , un microcalcolatore (1 ) viene utilizzato come unit? principale per il controllo dell ' altro microcalcolatore o di ognuno degli altri microcalcolatori ( 2, 3 rispettivamente) , utilizzati come microcalcolatosi asserviti. Per migliorare l 'utilizzazione del sistema, il canale omnibus (4) del microcalc olatore principale, viene utilizzato come canale omnibus comune, mentre ad ogni microcalcolatore asservito risulta associata una memoria' temporanea, vale a dire una memoria tampone (5 ,6 , rispettivamente) per la memorizzazione intermedia e la trasmissione dei dati. La memoria tampone pu? venire collegata, per mezzo di un associato dispositivo di commutazione (7 , 8 , rispettivamente) e, in modo alternativo, al canale omnibus(9,10,rispettivamente) dei microcalcolatori asserviti e al canale omnibus comune(4) ,in modo tale da commutare il campo di indirizzo, costituito dalla memoria tampone, nello spazio degli indirizzi nel corrispondente microcalcolatre asservito e nello spazio degli indirizzi del microcalcolatore principale, rispettivamente. Inoltre, ad ogni microcalcolatore aseervito risultano associate due interfacce di ingresso/uscita interconnesse fra di loro(1l,12 e 13, 14,rispettivamente), le quali vengono utilizzate per la trasmissione dei segnali di stato concernenti il microcalcolatore principale del corrispondente microcalcolatore asservito.Una di queste interfacce risulta collegata al canale omnibus comune mentre l'altra interfaccia ? collegata al canale omnibus del corrispondente microcalcolatore asservito. Ogni dispositivo di commutazione viene controllato dalla corrispondente interfaccia di ingresso/uscita, collegata al canale omnibus comune e, di conseguenza viene controllato dal microcalcolatore principale.
DESCRIZIONE DELL'INVENZIONE
La presente invenzione riguarda un sistema di elaborazione di dati, comprendente almeno due calcolatori collegati ad un canale omnibus comune, uno di detti calcolatori essendo costituito da un calc olatore principale in grado di controllare almeno un altro calcolatore operante da calcolatore asservito. Una configurazione di questo tipo consente, ai calcolatori individuali, di operare simultaneamente e in modo asincrono l'uno indipendentemente dall'altro, senza che venga richiesta, durante la trasmissione dei dati, una sincronizzazione mutuatale sincronizzazione mutua essendo richiesta, ad esempio, in un noto sistema di elaborazione di dati, secondo quanto verr? in seguito descritto .con maggiori dettagli, includente un canale omnibus comune per una pluralit? di microcalcolatori. Conseguentemente, l'utilizzazione di questo sistema pu? venire migliorata. Inoltre, in un sistema di questo tipo, per ogni microcalcolatore pu? essere resa disponibile sostanzialmente l'intera totalit? del proprio spazio di indirizzo, in contrapposizione ad un altro sistema elaboratore di dati, di tipo noto, secondo quanto verr? in seguito descritto, il quale presenta una memoria comune per una pluralit? di microcalcolatori. La disponibilit? dell'intero spazio di indirizzo esiste in un classico sistema elaboratore di dati comprendente un canale omnibus comune per una pluralit? di microcalcolatori, ma, tuttavia, deve essere rilevato che, in questo caso, vengono richieste interfacce di ingresso/uscita -comparativamente complesse fra il canale omnibus comune ed i vari microcalcolatori individuali.
Inoltre, la previsione di una configurazione di questo tipo, consente l?ottenimento di una elevata frequenza di trasmissione quando si verificano varie trasmissioni simultanee di dati? Pertanto, questa velocit? pu? essere approssimativamente comparabile con quella di un sistema di elaborazione di dati presentante una memoria comune per una pluralit? di microcalcolatori. Pertanto, l ? impiego di una configurazione di questo tipo consente la combinazione dei vantaggi ottenibili da un sistema elaboratori di omnibus
dati includente un canale/comune per una pluralit? di microcalcolatori e di quelli di un sistema dotato di una memoria comune per una pluralit? di microcalcolatori. Determinati sistemi di elaborazione di dati appartenenti a questi due tipi noti sono stati descritti, ad esempio, nell?articolo "Four design principles get th? most out of microprocessor systems" , Electronics , Gennaio 20, 1977, pagine 102-110, con particolare riferimento alle figure 8 e 9 di questo articolo
Se il sistema include una pluralit? di dispositivi asserviti pu? essere vantaggioso operare in modo tale che lo spazio degli indirizzi dell?unit? principale sia in grado di contenere gli spazi di indirizzo di tutte le memorie di transito. La trasmissione di dati fra due unit? asservite pu? essere quindi particolarmente semplice, poich? l'unit? principale pu? disporre, nel proprio spazio degli indirizzi, le memorie di transito di entrambe le unit? asservite che entrano in gioco nella trasmissione dei dati e, pertanto, la trasmissione dei dati pu? avvenire da una memoria tampone all?altra senza memorizzazione intermedia.
Pu? pure essere vantaggioso operare in modo tale per cui la trasmissione dei dati dalla memoria di transito e/o verso detta memoria di transifco^ ttraverso il canale omnibus comune, avvenga attraverso una unit? di accesso diretto in memoria,la quale acqui sisce la possibilit? di accesso al canale omnibus comune. L'impiego di una unit? di questo tipo pu? consentire l'aumento della velocit? di trasmissione dei dati.
I segnali di stato, trasmessi attraverso le interfacce ingresso/uscita, possono controllare l'unit principale oppure la corrispondente unit? asservita, mediante interruzione di una sequenza del programma che viene al presente condotta nel sistema.
Operando in questo modo, ? possibile ridurre i tempi di ritardo ed ? possibile ridurre il carico sul calcolatore corrispondente.
La presente invenzione risulter? piu' evidenre dall 'analisi della seguente descrizione dettagliata riferita ad alcune forme pratiche realizzative della stessa, riportate a titolo di esempio illustrativo, tale trattazione essendo considerata in unione ai disegni allegati, nei quali ;
la figura 1 illustra un diagramma schematico a blocchi di una prima versione specifica dell ' invenzione;
la figura 2 illustra la relazione fra varie memorie incluse nella versione schematizzata nella fi gura 1 ;
la figura 3 illustra un diagramma di flusso rappresentante il funzionamento della versione schematizzata nella figura 1 ; e
la figura 4 rappresenta un diagramma schematico a blocchi di una seconda forma pratica realizzativa conforme all 'invenzione.
Nella figura 1 , un sistema di elaborazione di dati include i calcolatori, o microcalcolatori 1 ,2 e 3 rispettivamente ? Si assuma che il microcalcolatore 1 sia costituito da un microcalcolatore principale in grado di controllare gli altri due microcalcolatori 2 e 3 operanti come unit? asservite. Questi microcalcolatori verranno denominati, per semplicit?, come microcalcolatore principale e come microcalcolatori asserviti. Inoltre, per evidenti ragioni di semplicit?, nella figura 1 ? stato rappresentato l'impiego di soli due microcalcolatori asserviti, quantunque debba essere sottolineato il fatto che ? possibile l'impiego di piu' di due unit? asservite. Come ulteriore alternativa, il sistema pu? includere un solo microcalcolatore asservito. Il canale omnibus 4 dell'unit? principale 1, viene utilizzato come canale omnibus comune ? Ad ogni unit? asservita 2,3 risulta associata una memoria di transito vale a dire una memoria tampone 5,6, rispettivamente. Ogni memoria tampone pu? venire alternativamente collegata per mezzo di un associato dispositivo di commutazione 7, 8, rispettivamente, al canale omnibus 9, o al canale omnibus 10 della corrispondente unit? asservita 2 o 3 e al canale omnibus comune 4. Inoltre, per consentire la trasmissione dei segnali di stato concernenti l'unit? principale e le unit? asservite, ad ognuna delle unit? asservite 2 e 3 risultano associate due interfacce interconnesse di ingresso/ uscita 11, 12 e 13, 14, rispettivamente.
Le interfacce di ingresso/uscita 11 e 13 sono collegate, rispettivamente, ai canali omnibus 9 e 10 della corrispondente unit? asservita 2,3 mentre le interfacce di ingresso/uscita 12 e 14 sono collegate al canale omnibus comune 4. Ognuna delle due interfacce di ingresso/uscita 12 e 14 viene pure utilizzata per controllare il dispositivo di commutazione associato alla memoria di transito correlata alla corrispondente unit?, asservita. L?interfaccia di ingresso/uscita 12 controlla il dispositivo di commutazione 7, secondo quanto indicato schematicamente dalla linea tratteggiata 15 mentre l?interfaccia di ingresso/uscita 14 controlla il dispositivo di commutazione 8ti secondo quanto denotato dalla linea tratteggiata 16. Pertanto, la corrispondente memoria di transito pu? essere collegata al canale omnibus della unit? asservita o al canale omnibus comune, secondo quanto indicato simbolicamente dai commutatori 17, 18 e 19, 20, rispettivamente. Le connessioni tra le interfacce di ingresso/uscita 11, 12 e fra le interfacce 14,14, vengono realizzate per mezzo di un certo numero di conduttori denotati da gruppi di frecce 21, 22 nella figura 1, la direzione di ogni freccia indicando se il corrispondente conduttore di collegamento viene utilizzato per la trasmissione di un segnale di stato dall'unit? asservita all'unit? principale o dall'unit? principale all'unit? asservita.
La maggior parte di questi segnali di stato viene utilizzata per segnalare se i dati sono disponibili per la trasmissione o se i dati possono venire ricevuti, mentre alcuni di questi segnali indicano se
1 microcalcolatori o gli apparati periferici controllati dagli stessi, operano in modo errato, nel qual caso, devono essere intraprese le appropriate e necessarie fasi conettive.
La memoria di transito, o memoria tampone 5, il dispositivo di commutazione 7 e le interfacce di ingresso/uscita 11, 12, associati all'unit? asservita 2 e indicati sotto forma di un blocco 23 nella figura 1 e la memoria di transito 6, il dispositivo di commutazione 8 e le interfacce di ingresso/uscita 13,14, associati all'unit? asservita 3 e indicati dal blocco 24 costituiscono, congiuntamente, una uni t? di accoppiamento o di trasmissione utilizzata per la trasmissione dei segnali di stato, o,di condizione e per la trasmissione dei dati fra le corrispondenti unit? asservite 2, 3 e l'unit? principale 1.
L'indirizzo memorizzato, costituito da ?gni memoria tampone, pu? venire commutato, per mezzo dell'associato dispositivo di commutazione, nello spazio di indirizzo della corrispondente unit? asservita, oppure nello spazio di indirizzo dell'unit? principale, come alternative. Lo spazio di indirizzo della unit? principale ? preferibilmente in grado di contenere i campi costituiti da tutte le memorie di transito, nello stesso tempo, allo scopo di semplificare la trasmissione dei dati fra le unit? secondarie. Questo ? stato rappresentato, in forma schematica, nella figura 2, nella quie il blocco 25 denota lo spazio di indirizzo di memoria dell'unit? principale mentre il blocco 26 denota lo spazio di indirizzo di memoria dell'unit? asservita 2, il blocco 27 denotand lo spazio di indirizzo di memoria dell'unit? asservita 3. Lo spazio di indirizzo di memoria 25 dell'uni principale include una sezione 28 ed una ulteriore sezione 29 corrispondenti ai campi di indirizzo rappr sentati dalle memorie di transito 5 e 6, rispettivamente, associate alle corrispondenti unit? asservite 2 e 3. Lo spazio di indirizzo di memoria dell'unit? asservita 2 include una sezione 30, che corrisponde al campo di indirizzo rappresentato dalla memoria di transito 5 mentre lo spazio di indirizzo di memoria dell'unit? asservita 3 comprende una sezione 31 che corrisponde con il campo di indirizzo rappresentato dalla memoria di transito 6. Le sezioni 28, 30 e 29, 31, corrispondono fra di loro. Le doppie frecce
32 e 33 indicano che il campo di indirizzo rappresentato da una memoria di transito pu? essere situato nello spazio di indirizzo di memoria nell?unit? principale oppure nello spazio di indirizzo di memoria dell'unit? asservita con la quale la memoria di transito risulta associata, come alternative, dipendentemente dallo stato del corrispondente dispositivo di commutazione.
Durante la trasmissione dei dati fra le unit? asservite 2 e 3, i campi di indirizzo rappresentati dalle memorie di transito 5 e 6, possono venire portati nello spazio di indirizzo di memoria dell?unit? principale mentre i dati possono quindi venire direttamente trasferiti da una memoria di transito all?altra e, pertanto ? possibile eliminare la memorizzazione intermedia dei dati.
La trasmissione dei dati fra l'unit? principale ed una unit? asservita, o fra due unit? asservite, risulta sempre controllata dall'unit? principale mentre la sincronizzazione necessaria fra l'unit? principale e l'unit? asservita viene ottenuta attraverso le corrispondenti interfacce di ingresso/uscita mentre la memoria, oppure ogni memoria tampone corrispondente risulta collegata nello spazio di indirizzo della corrispondente unit? asservita o in quello dell'unit? principale.
Per ogni operazione di trasmissione dei dati, viene trasmesso un blocco parametrico attraverso la corrispondente memoria di transito, il quale contiene tutti i dati che vengono richiesti per la realizzazione dell'operazione e rappj%entati , ad esempio, dall 'indirizzo del trasmettitore, dall'indirizzo del ricevitore, dalla lunghezza del blocco di dati, dall 'operazione che deve venire eseguita, e cos? via. I segnali di stato, o di condizione, trasmessi attraverso le corrispondenti interfacce di ingresso/ uscita indicano, come precedentemente indicato, la disponibilit? di nuovi dati che devono venire trasmessi dall 'unit? principale all 'unit? asservita o viceversa e l 'abilit? dell 'unit? asservita corrispondente di memorizzare nuovi dati mentre la trasmissione dei dati ? possibile in modo asincrono. Questa procedura viene talvolta considerata come "procedura di colloquio".
Verr? ora fatto riferimento^ a titolo di esempio illustrativo, ad una disposizione d?i tipo schematizzato nella figura 1 , realizzata con l'impiego di circuiti integrati reperibili in commercio. I microcalcolatori 1 , 2 e 3 possono essere costituiti dai microcalcolatori Z80, 6800, e cos? via, le interfacce di ingresso/uscita 11, 12 e 13, 14 possono essere del tipo 280 PIQ o 6800 PIA? Il canale omnibus 4 ? costituito dal canale omnibus di una unit?'principale 280 (6800 e cos? via) , consistente di un cana omnibus di trasferimento degli indirizzi e di un canale omnibus di trasferimento dei dati.Le stesse considerazioni risultano valide per il canale omnibu 9 e per il canale omnibus 10, costituiti dal canale omnibus di una unit? asservita 280.(6800 e cos? via Il canale omnibus di trasferimento degli indirizzi dell'unit? principale, alimenta i propri indirizzi attraverso una unit? logica formata da porte rappresentate, ad esempio, dalle porte DM 81 LS 97 secondo quanto indicato schematicamente in 18 e 20, nella figura 1, alla memoria di transito 5 e 6, risp tivamente. D'altra parte, i canali omnibus degli indirizzi delle unit? asservite alimentano i corrispon denti indirizzi, attraverso una unit? logica a port del tipo precedentemente descritto, comprendenti le porte 17 e 19 schematizzate nella figura 1, alla memoria di transito 5 e 6, rispettivamente. Per quanto concerne i dati, deve essere rilevato che i canali omnibus di trasferimento dei dati sono collegati agli ingressi e alle uscite delle memorie tampone attraverso piloti dei cnali omnibus rappresentati, ad esempio, dai piloti del tipo 3216. I piloti dei canali omnibus, controllati dalla linea 15 e dalla linea 16, verranno attivati per la lettura/scrittura dei dati dal canale omnibus 4 dalla nella memoria di transito 5 o 6 , ris pettivamente o per la lettura/ scrittura dei dati dal canale omnibus 9, o 10,dalla/ o nella memoria di transisto 5 o 6.
Da quanto precedentemente indicato risulter? evidente che la commutazione delle memorie di transito significa che per effetto della manipolazione degli indirizzi, i campi di indirizzo delle momorie di transito rappresentano parte dello spazio di indirizzo della memoria principale o della memoria asservita. Per quanto concerne i dati, deve essere sottolineato il Atto che gli stessi si trovano fisicamente nelle memorie di transito, vale a dire nelle memorie tampone e che gli stessi non devono venire trasferiti nei due sensi verso le zone fisiche di memorizzazione delle memorie principale e/o asservite Il principio di funzionamento del sistema di elaborazione dei dati schematizzato nella figura 1, verr? illustrato sulla base della trasmissione di dati dalla memoria secondaria 2 alla memoria principale 1 e, a questo riguardo, pu? essere fatto riferimento al diagramma di -flusso semplificato riportato nella figura 3. La parte sinistra del diagramma di flusso indica le operazioni che vengono svolte nell?unit? asservita mentre la parte di destra indica le operazioni che si verificano nell'unit? principale? Nel caso attualmente in esame, l'unit? secondaria 2 opera come un trasmettitore, mentre l'unit? principale 1 opera come un ricevitore di dati. Il numero di riferimento 34 denota l?inizio delle operazioni nell'unit? secondaria 2 mentre il blocco 35 indica che l'unit? principale viene alimentata con un segnale di stato o di condizione, attraverso l'interfaccia ingresso/ uscita 11, il conduttore 36 e l'interfaccia di ing_resso/uscita 12, secondo quanto indicato nella figura 1, in modo tale da rappresentare il fatto che il trasmettitore non ? disponibile per il prelievo di dati. Nel blocco 37, il trasmettitore verifica se la memoria tampone 5 risulta attualmente commutata nel proprio spazio di indirizzo, da parte del commutatore 17. Ogni memoria di transito risulta sempre nello spazio di indirizzo della corrispondente unit? secondaria quando questa unit? secondaria non partecipa ad una trasmissione di dati. Se non si verifica questa condizione, il trasmettitore passa in una condizione di cttesa, attraverso il ciclo iterativo 38 finch? la memoria di transiu-to 5 risulta virtualmente nel proprio spazio di indirizza, Nel punto 39, il corrispondente blocco dei parametri ed i dati vengono trasferiti alla memoria di transito 5. In corrispondenzav. del blocco 40, l?unit? principale viene alimentata, attraverso l'interfaccia di ingresso/uscita 11, il conduttore 41 e l'interfaccia di ingresso/uscita 12, con un segnale di stato o di condizione, indicativo del fatto che i dati sono disponibili mentre, successivamente, il trasmettitore verifica, in corrispondenza del blocco 42, se l'unit? principale ha sostituito la memoria di transito 5 nel proprio spazio di indirizzo, mediante chiusura del commutatore 18? Se non si verifica questa condizione, il trasmettitore passa in uno stato di attesa, nel ciclo iterativo 43, sino a quando si verifica la condizione precedentemente indicata.
Nel blocco 44, l'unit? principale verifica se una delle unit? secondarie presenta una disponibilit? di dati. Se non si verifica questa condizione, l?unit? principale esegue altre operazioni, in corrispondenza del blocco 45. Se/d?altra parte, il segnale di stato, indicativo del fatto che l?unit? secondaria 2 ha disponibilit? di dati, risulta presente sul conduttore 41, l'unit? principale attiva, in corrispon-
?
denza del blocco 46, il dispositivo di commutazione 7, attraverso l?interfaccia di ingresso/uscita 12, secondo quanto indicato schematicamente dalla linea 15 riportata nella figura 1 , in modo tale che il co mutatore 17 possa risultare allo stato di apertura e il commutatore 18 allo stato di chiusura. Pertant la memoria di transito 5 viene commutata dallo spazio di indirizzo del trasmettitore allo spazio di indirizzo dell 'unit? principale. Successivamente, un segnale di condizione, indicativo del fatto che la memoria di transito 5 si trova nello spazio di indirizzo dell'unit? principale, viene alimentato al trasmettitore, attraverso l'interfaccia di ingr so/uscita 12, il conduttore 47 e l'interfaccia di ingresso/uscita 11 . In corrispondenza del punto 48 il trasmettitore annulla il proprio segnale di condi zione indicativo del fatto che i dati sono disponib e questa condizione viene segnalata all 'unit? princ pale, attraverso il conduttore 49 , come nuovo stato Nel punto 50, il trasmettitore verifica se tutti i dati sono stati trasmessi.Se si verifica questa con dizione, il trasmettitore alimenta, all 'unit? prin pale, in corrispondenza del blocco 51 , attraverso conduttore 52, un segnale di condizione rappresent tivo del fatto che il trasmettitore ? pronto per pr dere parte ad un ulteriore trasferimento di dati.
Se, d?altra parte, il trasferimento dei dati dal trasmettitore non ? stato ancora completato, il segnale di stato(conduttore 36), indicativo del fatto che il trasmettitore non ? ancora disponibile per il prelievo di dati, viene alimentato all?unit? principale attraverso l'anello 53, e successivamente, il microprocessore asservito 2 si presenta nuovamente come un trasmettitore e rimane inattesa della richiesta di dati.
Dopo la sostituzione della memoria di transito 5 nello spazio di indirizzo dell?unit? principale, quest'ultima verifica, in 'corrispondenza del blocco 54, se il trasmettitore ha cancellato, attraverso la linea 49, il segnale di stato rappresentativo del fatto che i dati sono disponibili. Se non si verifica questa condizione, viene alimentato, nel blocco 55, un segnale di errore. Tuttavia, se si verifica la condizione precedentm ente indicata, i contenuti della memoria di transito 5 vengono trasferiti, in 56, verso la corrispondente destinazione, in accordo con il corrispondente blocco di parametri mentre l'operazione desiderata viene eseguita in corrispondenza del blocco 57. Dopo l'acquisizione del controllo dei contenuti della memoria di transito 5 da parte dell'unit? principale, l'unit? principale attiva nuovamente il dispositivo di commutazione 7, in corrispondenza del punto 58 , attraverso l ' interfaccia di ingresso/uscita 11 (linea 15 della figura 1 ) e, pertanto, viene nuovamente aperto il commutatore 18 mentre il commutatore 17 viene nuovamente chiuso. La memoria di transito 5 risulta ancora presente nello spazio di indirizzo dell 'unit? secondaria 2 e questo viene segnalato come un segnale di stato, o di condizione, all'unit? secondaria, attraverso il conduttore 59. Quando si verifica questa condizione, il ciclo ? completo. Nel punto 60, l 'unit? principale ritorna all'operazione precedente oppure inizia una nuova operazione.
Il trasferimento dei dati dall ?unit? principale ad una unit? secondaria, viene condotto in modo completamente analogo e, in questo caso, l'unit? principale rappresenta il trasmettitore, mentre l 'unit? secondaria costituisce il ricevitore. In questo caso, l 'unit? principale acquisisce la memoria di transito dell'unit? secondaria corrispondente nel proprio spazio di indirizzo, trasferisce il corrispondente blocco di parametri ed i dati nella memoria di transito e, successivamente, commuta quest 'ultima nello spazio di indirizzo dell 'unit? secondaria.
? i Il trasferimento dei dati fra due unit? secondarie viene sempre condotto in modo analogo mentre, ad esempio, l ?unit? secondaria 2 opera come un trasmettitore, mentre l 'unit? secondaria 3 opera come un ricevitore. Il trasmettitore verifica dapprima se la memoria di transito 5 assegnata allo stesso, si trova nel proprio spazio di indirizzo. Se si veri fica questa condizione, il trasmettitore registra nella stessa, i dati che devono venire trasmessi ed anche l ' associato blocco dei parametri e segnala queste condizione all ?unit? principale 1 attraverso le interfacce di ingresso/uscita 11 , 12 e, successi vamente, l 'unit? principale commuta la memoria di transito 5 , per mezzo del dispositivo di commutazion 7, che viene attivato attraverso l?interfaccia di ingresso/uscita 12, nel proprio spazio di indirizzo e legge l 'indirizzo del ricevitore dal blocco dei parametri. Successivamente , l?unit? principale veri ca, attraverso le interfacce , di ingresso/uscita del ricevitore specificato e rappi?entate, in questo ca dal?>? interfacce di ingresso/uscita 13 , 14 dell ?unit secondaria 3 , se l 'unit? secondaria 3 ? pronta per l 'accettazione di nuovi dati.
Appena si verifica questa condizione, l 'unit? princ pale commuta, attraverso il dispositivo di commutazione,8, attivato attraverso l?interfaccia di ingresso/uscita 14, la memoria di transito 6 dell?unit? asservita 3, nel proprio spazio di indirizzo e registra i dati dalla memoria di transito 5 del trasmettitore, nella memoria di transito 6 del ricevitore. Successivamente, l?unit? principale in?forma l'unit? secondaria 3, tramite le interfacce di ingresso/uscita 13, 14,che nuovi dati sono disponibili e commuta, attraverso il dispositivo di commutazione 8, la memoria di transito 6 nello spazio di indirizzo dell'unit? secondaria 3 e, successivamente, la memoria di transito 3 legge il blocco dei parametri presente nella propria memoria di transito e svolge le varie operazioni corrispondenti.
Allo scopo di ottenere una elevatissima velocit? di trasmissione dei dati, ? vantaggioso operare in modo tale che il trasferimento dei dati dalla memoria di transito del trasmettitore alla memoria di transito del ricevitore possa avvenire in un modo di per s? noto, utilizzando una unit? di accesso diretto ad una memoria, talvolta considerata come unit? DMA(direct memory access) la quale, dopo essere stata caricata con i dati corrispondenti, da parte dell'unit? principale.1 guadagna automaticamente l'accesso al canale omnibus comune 4 e trasferisce i contenuti completi della memoria di transito del trasmettitore, come un blocco, alla memoria di transito del ricevitore. Una unit? ad accesso diretto in memoria, appartenente a questo tipo, ? stata indicata schematicamente in 72 nella figura 1 e la stessa pu? essere formata, ad esempio, da un circuito integrato, reperibile in commercio, contraddistinto dal riferimento z 80 DMA. ? . Se viene impiegata una unit? DMA, l'unit? principale inizier? la trasmissione del blocco completo introducendo l 'indirizzo della memoria di transito del corrispondente trasmettitore, l'indirizzo della memoria di transito del ricevitore desiderato e la lunghezza del blocco mentre, successivamente, questo blocco verr? automaticamente trasmesso fra la esecuzione dei vari comandi di un programma arbitrario dell 'unit? principale, vale a dire in un modo trasparente per l 'unit? principale. Dopo il completamento dell 'operazione di trasmissione del blocco, l'unit? principale verr? informata.
E ' stato pure riscontrato vantaggioso disporre il sistema in modo tale che i segnali di stato, o di condizione, che vengono trasmessi attraverso le interfacce di ingresso/uscita e che, secondo quanto precedentemente descritto, indicano la disponibili di nuovi dati per le unit? secondarie o per l 'unit? principale, o labilit? alla memorizzazione di nuovi dati, e cos? via, possano iniziare le corrispondenti operazioni nell'unit? principale o nelle unit? secondarie, operando in modo noto, provocando la generazione di segnali di interruzione, tali segnali operando in modo tale da interrompere la sequenza del programma in corso, dopo il completamento di una fase operativa attualmente condotta o in corrispondenza di un punto, nella sequenza, nel quale, in accordo con le tecniche di programmazione, viene consentita una interruzione mentre l'operazione indicata dal segnale di interruzione verr? eseguita in accordo con la corrispondente priorit?. Conseguentemente, il carico sul microcalcolatore pu? venire ridotto e possono venire minimizzati i ritardi.
Inoltre, secondo quanto precedentemente citato, le interfacce di ingresso/uscita possono venire realizzate in modo tale da trasmettere pure segnali rappresentativi di errori, in modo tale da evitare la formazione di intasamenti di un certo tipo. Questo intasamento potrebbe verificarsi, ad esempio, per il fatto che un errore che si verifica durante la trasmissione dei dati non potrebbe venire altrimenti segnalato all'unit? principale, attraverso la corrispondente memoria di transito poich? questa memoria di transito verrebbe bloccata dai dati. In un sistema del tipo precedentemente descritto, questo segnale di errore pu? venire trasmesso attraverso le corrispondenti interfacce di ingresso/uscita, consentendo in tal modo all'unit? principale di correggere l'errore.
Potrebbe verificarsi che un blocco di dati da trasmettere superi la capacit? della memoria di transito.
In questo capo, il blocco deve venire trasmesso in parti, il blocco associato di parametri venendo trasmesso soltanto con la prima parte, oppure con ciascuna parte. In questo caso, l'unit? principale pu? svolgere le varie operazioni di trasmissione dei dati che vengono richieste , intercalate con altre operazioni, vale a dire in un modo quasi-simultaneo con le stesse.
In un sistema del tipo precedentemente descr?tto, ? possibile operare in modo tale che l'unit? principale possa acquisire i comandi per l'elaborazione dei dati, dalle unit? asservite, quando appropriato, oltre allo svolgimento della propria funzione caratteristica consistente nel controllo del sistema e nella trasmissione dei dati, in modo tale da consentire lo sfruttamento, in modo ottimale della capacit? di calcolo dei vari microcalcolatori individuali, in modo tale che le istruzioni per l 'elaborazione dei dati che utilizzerebbero altrimenti un microcalcolatore operante soltanto scarsamente come unit? secondaria, possano venire acquisite dal microcalcolatore operante come unit? principale , con conseguente possibilit? di aumento del valore del carico dello stesso.
Ovviamente, 1? istruzioni potrebbero pure venire trattate dai soli microcalcolatori ausiliari.
La figura 4 costituisce un diagramma a blocchi di un sistema di elaborazione di un testo. Nello schenux rappresentato nella figura 4, il numero di riferimento 1 contraddistingue un microcalcolatore oper cinte come unit? principale, detto calcolatore presentando il proprio canale omnibus 4 operante come un canale omnibus comune. Tre ulteriori microcdLcolatori 61 , 62 e 63 , operano come unit? secondarie, o asservite mentre viene prevista una rispettiva unit? di trasmissione 64, 65 e 66 fra il canale omnibus comune 4 ed ognuna di queste unit? asservite. La costruzione di ognuna di queste unit? di trasmissione ? analoga a quella di ognuna delle unit? di trasmissione 23 e 24 del sistema elaboratore di dati rappresentato nella figura 1 e, pertanto, ogni unit? comprende una memoria di transito, un dispositivo di commutazione e due interfacce di ingresso /uscita.
Ogni unit? asservita svolge la propria funzione, ossia, ad esempio, l 'unit? asservita 61 provvede al controllo di un dispositivo di visualizzazione 67, l'unit? secondaria 62 provvede al controllo di due memorie a dischi .68 e 69 mentre l'unit? asservita 63 viene utilizzata per la trasmissione di dati, ad esempio attraverso dispositivi telefonici. L 'unit? principale 1 non solo controlla il sistema e la trasmissione dei dati ma controlla pure una stampante 70. L 'unit? principale 1 ? pure collegata ad un dispositivo 71 per l'immissione di dati comprendente una tastiera, per mezzo della quale le varie istruzioni vengono alimentate al sistema mentre vengono imm?ssi i vari dati rappresentati, in questo caso da testi, e cos? via. Un sistema di questo tipo consente la composizione, l'editazione, la memorizzazione intermedia e la stampa finale o il trasferimento di testi ad un ulteriore sistema per l'elaborazione di testi. Come risultato del modo secondo il quale cooperano i vari microcalcolatori individuali , possono essere svolti compiti molto complessi.
La trasmissione e l'elaborazione dei dati o dei testi , viene ottenuta nello stesso modo precedentemente descritto con riferimento al sistema schematizzato nella figura I .Ad esempio, se determinati dati ' devono venire alimentati, sotto il comando del dispositivo di immissione dei dati 71 , dalla memoria a dischi 62 al dispositivo di visualizzazione 67, in una determinata forma, l'unit? principale 1 istruisce la memoria di transito dell'unit? di trasmissione 65, in modo tale che la stessa possa venire caricata con i dati corrispondenti provuenienti dall 'unit? ausiliaria 62. Questa operazione viene confermata alla unit? principale la quale commuta quindi il campo di indirizzo costituito dalla memoria di transito della unit? di trasmissione 65 , nel proprio spazio di indirizzo mentre verifica se, l 'unit? asservita 61 ? pronta per il prelievo dei dati. Appena si verifica questa condizione, il campo di indirizzo, costituito dalla memoria di transi-to dell'unit? di trasmissione 64, viene commutato nello spazio di indirizzo della unita principale 1 e, successivamente, si verificher? la trasmissione dei dati da una memoria di transito all' altra. Questo pu? comportare una memorizzazione intermedia nell'unit? principale. Successivamente, il campo di indirizzo, costituito dalla memoria di transito dell'unit? di trasmissione 64, viene nuovamente commutato nello spazio di indirizzo dell 'unit? ausiliaria 61 la quale viene informata della disponi

Claims (2)

  1. RIVENDICAZIONI
    l )Sistema di elaborazione di dati comprendente almeno due calcolatori accoppiati ad un canale omnibus comune, uno di detti calcolatori essendo rappresentato da una unit? principale (master) la quale ? in grado di controllare almeno il secondo calcolatore, operante come unit? asservita( slave) caratterizzato dal fatto che il canale omnibus della unit? principale viene utilizzato come canale omnibus comune e dal fatto che l?accoppiamento dall'unit? secondaria o <fc ognuna di dette unit? secondarie, al canale omnibus comune, comprende una rispettiva memoria di transito, un rispettivo dispositivo di commutazione disposto in modo tale da commutare il campo di indirizzo costituito dalla corrispondente memoria di transito, come alternative, (a) nello spazio di indirizzo dell'unit? principale mediante collegamento della corrispondente memoria di transito al canale omnibus comune e (b) nello spazio di indirizzo della corrispondente unit? asservita, mediante collegamento della corrispondente memoria di transito al canale omnibus della corrispondente unit? asservita e una rispettiva prima ed una rispettiva seconda interfaccia di ingresso/uscita interconnessa, per la trasmissione dei segnali di stato o di condizione, fra l'unit? principale e la corrispondente unit? asservita, detta prima interfaccia essendo collegata al canale omnibus comune , detta seconda interfaccia essendo collegata al canale omnibus della corrispondente unit? asservita, una uscita di detta prima interfaccia essendo accoppiata ad un ingresso di controllo del corrispondente dispositivo di commutazione, in modo tale che detto dispositivo di commutazione possa venire controllato dalla unit? principale.
  2. 2) Sistema secondo la rivendicazione 1, includente una pluralit? di dette unit? asservite, o ausiliarie, caratterizzato dal fatto che lo spazio di indirizzo dell?unit? principale ? in grado di accogliere i carnai di indirizzo costituiti da tutte le memorie di transito, in modo simultaneo.
    3)Sistema di elaborazione di dati secondo la rivendicazione 1, o la rivendicazione 2, caratterizzato dal fatto che la trasmissione di dati da una memoria di transito e/o verso detta memoria di transito, attraverso il canale omnibus comune avviene attraverso una unit? ad accesso diretto in memoria la quale guadagna l'accesso a detto canale omnibus comune.
    4)Sistema di elaborazione di dati secondo una qualsiasi delle precedenti rivendicazioni,caratterizzato dal fatto che i segnali di stato, o di condizione, che vengono trasmessi attraverso le interfacce di ingresso /uscita, controllano l'unit? principale, o la corrispondente unit? asservita, mediante interruzione di una sequenza di programma attualmente svolto nella stessa.
    5) Sistema di elaborazione di dati, sostanzialmente in accordo con quanto precedentemente de- ? scritto nel corso della presente trattazione t con riferimento alla figura 1, alla figura 4, alle figure 1 e 3, o alle figure 4 e 3 dei disegni allegati.
    RIASSUNTO
    In un impianto di elaborazione di dati.con_alme no due_microcomputer e un microcom _puter controlla gli altri mi_crocomputer che funzionano da dipendenti. In tale impianto il Bus del campione ? previsto come Bus comune e a ciascun dipendente ? associato un dispositivo di memoria previsto come memoria intermedia e trasmettitore di dati dispositivo che ? collegabile, con un dispositivo di inserimento ad esso associato, alter-_ nativamente sia al Bus dei dipendenti che al Bus_ comune. Inoltre a ciascun dipendente sono associati,_ per_la _ trasmissione- di..comunicazione di stato d.a par t_e__d_el..campione _e _de_i__dipendenti.,...due posti_ .di._ins_erime_nto .collegati .tra__di_l.oro ,__p_er_l_'accettazione e lo smistamento, dei quali posti uno ? collegato al Bis comune e l'altro ? collegato al Bus dei dipendenti relativi. Il controllo del dispositivo di inserimento avviene sempre da parte del po sto_ di accettazione e smisiameni o coll egaio al Bus comune.
    - La -predente-- -invenzione? riguarda un sistema di ..e.l.ato razione _di_dati,_ comprendente -alme no .....due.calcolatori _collegati ad un canale omnibu s_.cpmune_,_uno..di detti. calcolatori essendo costituito da un calcolatore prin_cipale_i.n. grado di contro llare _ almeno un altro calcolai ore. .operant e da_calcolatore asservito. Una configurazione di _ questo tipo consente, ai calc platori individuali, di operare simultaneamente e in modo asincrono l uno indipendentemente dall'altro, senza che venga richiesta, dur ante_ la trasmissione dei dati ,^ una sincronizzazione mutua, tale sincronizzazione mutua essendo_richiesta, ad esempioL_in un noto sist?? ma di elaborazione di dati, secondo quanto verr? in seguito descritto con maggiori-det tagli,_ includenti un -canale .omnibus ao.mune..e una pluralit? di Tnicronalcola tori .C.ons.egueniemente *uti1iz zazione ..di_ _questo. sfstema pu?..venire,_migliorata ,___Inoltre_,_ _in un sistema di _questo.tipo_,_per ogni itiieroealcoia-.tore pu? essere in sa disponibile soistanzialmenie_ 1'intera totalit? del^proprio spazio di indirizzo, in contrapposizione ad un altro sistema elaboratore di dati, di_tipo_noto, secondo quanto verr? in segruito_ descritto, il quale presenta una memoria comune per_una_ pluralit? di microcalcolatori? la .djl sponibilit? dell? intero spazio di%indirizzo esiste in un classico zistema elaboratore di dati comprenr dente un_canale_ omnibus comune per una pluralit? .di..microcalco latori ma, .tuttavia, deve ess_ere_ril?-_ _vato che, in questo _caso, vengono richieste_int ejrf ?C ce di ingresso/ uscita comparativamente complesse _ fra il canale omnibus comune ed i vari microcalcolatori individuali. Inoltre, la previsione di una configurazione di questo tipo, consente l1ottenimento di una elevata frequenza di trasmissione qua:i do si verificano varie trasmissioni simultanee di dati. Pertanto, questa velocit? pu? essere approssimativamente comparabile con quella di un sistema di elaborazione di dati presentante una memoria comune per una pluralit?_dtjmicroealoulatori..? Eertanto l'impiego di una configurazione. dijquesto _ ? tipo consent e la combinazione dei va.ntaggi.ott.enibili^d-a un sistema elaboratori di dat^ includente.
    calcoiatori e di quelli di un sistema dotato di una memoria comune per una pluralit? ~di microcalcolato? ri. Determinati sistemi di elaborazione di dati appartenenti a questi due tipi noti sono stati descritti, ad esempion nell?rtico lo "Eour design_ principles get th? most out of microprocessor systems",
    _ Se .il -sistema include-una?plura-? _ lit_?_di_dispositivi asserviti, ..pu? essere?vantaggio modo tale che lo spazio degli indirizzi dell'unit? principale sia in grado di contenere gli spazi di indirizzo di tutte le memorie di transito. La trasmissione di dati fra due unit? asservite pu? essere q,indi particolarmente semplice, poich? l'unit? principale pu? disporre, nel proprio spazio degli indirizzi, le memorie di transito di entrambe le unit? asservite che entrano in gioco nella trasmissione dei dati e, pertanto, la trasmissione dei dati pu? avvenire da una memoria tampone all'altra senza memorizzazione intermedia.
    Pu? pure essere vantaggioso operare in modo tale per cui la trasmissione dei dati dalla memoria di transito e/o verso detta memoria di transito,attraverso il canale omnibus comune, avvenga attraverso una unit? di accesso diretto in memoria la quale acquisisce la possibilit? di accesso al canale omnibus comune. L?impiego di una unit? di questo tipo pu? consentire l'aumento della velocit? di trasmissione dei dati,
    I segnali di stato, trasmessi attraverso le interfacce ingresso/uscita, possono controllare l?unit? principale oppure la corrispondente unit? asservita, mediante interruzione di una sequenza del programma che viene al presente condotta nel sistema.
    Operando in questo modo, ? possibile ridurre i tempi di ritardo ed ? possibile ridurre il caricoesul calcolatore corrispondente.
    La presente invenzione risulter? piu? evidenre dall'analisi della seguente descrizione dettagliata riferita ad alcune forme pra tiche realizzaiive della stessa, riportate a titolo di esempio illustrativo, tale trattazione essendo considerata in unione ai disegni allegati, nei quali;
    la figura 1 illustra un diagramma schematico a blocchi di una prima versione specifica dell?invenzione;
    la figura 2 illustra la relazione fra varie memorie incluse nella versione schematizzata nella figura 1;
    la figura 3 illustra un diagramma di flusso rappresentante il funzionamento della versione schematizzata nella figura 1; e
    la figura 4 rappresenta un diagramma schematico a blocchi di una seconda forma pratica realizzativa conforme all'invenzione.
    Nella figura 1, un sistema di elaborazione di dati include i calcolatori, o microcalcolatori 1 , 2 e 3 rispettivamente . Si assuma che il microcalcolatore 1 sia costituito da un microcalcolatore principale in grado di controllare gli altri due microcalcolatori 2 e 3 operanti come unit? asservite. Questi microcalcolatori verranno denominati, per semplicit?, come microcalcolatort principale e come microcalcolatori asserviti. Inoltre, per evidenti ragioni di semplicit?, nella figura 1 ? stato rappresentato l?impiego di soli due microcalcolatori asserviti, quantunque debba essere sottolineato il fatto che ? possibile l'impiego di piu* di due unit? asservite. Come ulteriore alternativa, il sistema pu? includere un solo microcalcolatore asservito. Il canale omnibus 4 dell'unit? principale 1, viene utilizzato come canale omnibus comune . Ad ogni unit? asservita 2,3 risulta associata una memoria di transit? vale a dire una memoria tampone 5,6, rispettivamente. Ogni memoria tampone pu? venire alternativamente collegata per mezzo di un associato dispositivo di commutazione 7, 3, rispettivamente, al canale omnibus 9, o al canale omnibus 10 della corrispondente unit? asservita 2 o 3 e al canale omnibus comune 4. Inoltre, per consentire la trasmissione dei segnali di stato concernenti l'unit? principale e le unit? asservite, ad ognuna delle unit? asservite 2 e 3 risultano associate due interfacce interconnesse di ingresso/ uscita ? , 12 e 13, 14, rispettivamente.
    Le interfacce di ingresso/uscita 11 e 13 sono collegate, rispettivamente, ai canali omnibus 9 e 10 della corrispondente unit? asservita 2,3 mentre le interfacce di ingresso/uscita 12 e 14 sono collegate al canale omnibus comune 4. Ognuna delle due interfacce di ingresso/uscita 12 e 14 viene pure utilizzata per controllare il dispositivo di commutazione associato alla memoria di transito correlata alla corrispondente unit? asservita. L'interfaccia di ingresso/uscita 12 controlla il dispositivo di commutazione 7f secondo quanto indicato schematicamente dalla linea tratteggiata 15 mentre 1?interfaccia di ingresso/uscita 14 controlla il dispositivo di commutazione 8,c secondo quanto denotato dalla linea tratteggiata 16. Pertanto, la corrispondente memoria di transito pu? essere collegata al canale omnibus della unit? asservita o al canale omnibus comune, secondo quanto indicato simbolicamente dai commutatori 17, 18 e 19, 20, rispettivamente. Le connessioni tra le interfacce di ingresso/uscita 11-, 12 e fra le interfacce 14,14, vengono realizzate per mezzo di un certo numero di conduttori denotati da gruppi di frecce 21, 22 nella figura 1, la direzione di ogni freccia indicando se il corrispondente conduttore di collegamento viene utilizzato per la trasmissione di un segnale di stato dall'unit? asservita all?unit? principale o dall'unit? principale all'unit? asservita.
    La maggior parte di questi segnali di stato viene utilizzata per segnalare se i dati sono disponibili per la trasmissione o se i dati possono venire ricevuti, mentre alcuni di questi segnali indicano se
    1 microcalcolatori o gli apparati periferici controllati dagli stessi, operano in modo errato, nel qual caso, devono essere intraprese le appropriate e necessarie fasi conettive.
    La memoria di transito, o memoria tampone 5, il dispositivo di commutazione 7 e le interfacce di ingresso/uscita 11, 12, associati all'unit? asservita 2 e indicati sotto forma di un blocco 23 nella figura 1 e la memoria di transito 6, il dispositivo di commutazione 8 e le interfacce di ingresso/uscita 13,14, associati all'unit? asservita 3 e indicati dal blocco 24 costituiscono, congiuntamente, una uni t? di accoppiamento o di trasmissione utilizzata per la trasmissione dei segnali di stato, o di condizione e per la trasmissione dei dati fra le corrispondenti unit? asservite 2, 3 e l'unit? principale 1.
    L'indirizzo memorizzato, costituito da ogni memoria tampone, pu? venire commutato, per mezzo dell?associato dispositivo di commutazione, nello spazio di indirizzo della corrispondente unit? asservita, oppure nello spazio di indirizzo dell?unit? principale, come alternative. Lo spazio di indirizzo della unit? principale ? preferibilmente in grado di contenere i campi costituiti da tutte le memorie di transito, nello stesso tempo, allo scopo di semplificare la trasmissione dei dati fra le unit? secondarie.
    Questo ? stato rappresentato, in forma schematica, nella figura 2, nella qu?e il blocco 25 denota lo spazio di indirizzo di memoria dell?unit? principale mentre il blocco 26 denota lo spazio di indirizzo di memoria dell'unit? asservita 2, il blocco 27 denotando lo spazio di indirizzo di memoria dell?unit? asservita 3. Lo spazio di indirizzo di memoria 25 dell'unit? principale include una sezione 28 ed una ulteriore sezione 29 corrispondenti ai campi di indirizzo rappresentati dalle memorie di transito 5 e 6, rispettivamente, associate alle corrispondenti unit? asservite 2 e 3. Lo spazio di indirizzo di memoria dell'unit? asservita 2 include una sezione 30, che corrisponde al campo di indirizzo rappresentato dalla memoria di transito 5 mentre lo spazio di indirizzo di memoria dell?unit? asservita 3 comprende una sezione 31 che corrisponde con il campo di indirizzo rappresentato dalla memoria di transito 6. Le sezioni 28, 30 e 29, 31, corrispondono fra di loro. Le doppie frecce
    32 e 33 indicano che il campo di indirizzo rappresentato da una memoria di transito pu? essere situato nello spazio di indirizzo di memoria nell'unit? principale oppure nello spazio di indirizzo di memoria dell'unit? asservita con la quale la memoria di transito risulta associata, come alternative, dipendentemente dallo stato del corrispondente dispositivo di commutazione.
    Durante la trasmissione dei dati fra le unit? asservite 2 e 3, i campi di indirizzo rappresentati dalle memorie di transito 5 e 6, possono venire portati nello spazio di indirizzo di memoria dell'unit? principale mentre i dati possono quindi venire direttamente trasferiti da una memoria di transito all'altra e, pertanto ? possibile eliminare la memorizzazione intermedia dei dati.
    La trasmissione dei dati fra l'unit? principale ed una unit? asservita, o fra due unit? asservite, risulta sempre controllata dall?unit? principale mentre la sincronizzazione necessaria fra l'unit? principale e l'unit? asservita viene ottenuta attraverso le corrispondenti interfacce di ingresso/uscita mentre la memoria, oppure ogni memoria tampone corrispondente risulta collegata nello spazio di indirizzo della corrispondente unit? asservita o in quello dell'unit? principale.
    Per ogni operazione di trasmissione dei dati, viene trasmesso un blocco parametrico attraverso la corrispondente memoria di transito, il quale contiene tutti i dati che vengono richiesti per la realizzazione dell'operazione e rapp3?entati, ad esempio, dall'indirizzo del trasmettitore, dall'indirizzo del ricevitore, dalla lunghezza del blocco di dati, dall'operazione che deve venire eseguita, e cosi via. I segnali di stato, o di condizione, trasmessi attraverso le corrispondenti interfacce di ingresso/ uscita indicano,come precedentemente indicato, la disponibilit? di nuovi dati che devono venire trasmessi dall'unit? principale all'unit? asservita o viceversa e l'abilit? dell'unit? asservita corrispondente di memorizzare nuovi dati mentre la trasmissione dei dati ? possibile in modo asincrono. Questa procedura viene talvolta considerata come "procedura di colloquio".
    Verr? ora fatto riferimento^a titolo di esempio illustrativo, ad una disposizione del tipo schematizzato nella figura 1, realizzata con l?impiego di circuiti integrati reperibili in commercio. I microcalcolatori 1, 2 e 3 possono essere costituiti dai microcalcolatori Z80, 6800, e cos? via, le interfacce di ingresso/uscita 11, 12 e 13, 14 possono essere del tipo Z80 PIQ o 6800 PIA? Il canale omnibus 4 ? costituito dal canale omnibus di una unit? principale Z80 (6800 e cos? via) , consistente di un canale omnibus di trasferimento degli indirizzi e di un canale omnibus di trasferimento dei dati.Le stesse considerazioni risultano valide per il canale omnibus 9 e per il canale omnibus 10, costituiti dal canale omnibus di una unit? asservita Z80.(6800 e cos? via).
    Il canale omnibus di trasferimento degli indirizzi dell'unit? principale, alimenta i propri indirizzi attraverso una unit? logica formata da porte rappresentate, ad esempio, dalle porle DM 81 LS 97, secondo quanto indicato schematicamente in 18 e 20, nella figura 1, alla memoria di transito 5 e 6, rispettivamente. D'altra parte, i canali omnibus degli indirizzi delle unit? asservite alimentano i corrispondenti indirizzi, attraverso una unit? logica a porte del tipo precedentemente descritto, comprendente le porte 17 e 19 schematizzate nella figura 1, alla memoria di transito 5 e 6, rispettivamente. Per quanto concerne i dati, deve essere rilevato che i canali omnibus di trasferimento dei dati sono collegati agli ingressi e alle uscite delle memorie tampone attraverso piloti dei ?nali omnibus rappresentati, ad esempio, dai piloti del tipo 3216, I piloti dei canali omnibus, controllati dalla linea 15 e dalla linea 16, verranno attivati per la lettura/scrittura dei dati dal canale omnibus A dalla nella memoria di transito 5 o 6 , ris pettivamente o per la lettura/ scrittura dei dati dal canale omnibus 9, o 10, dalla/ o nella memoria di transisto 5 o 6?
    Da quanto precedentemente indicato risulter? evidente che la commutazione delle memorie di transito significa che per effetto della manipolazione degli indirizzi , i campi di indirizzo delle momprie di transito rappresentano parte dello spazio di indirizzo della memoria principale o della memoria asservita. Per quanto concerne i dati, deve essere sottolineato il Atto che gli stessi si trovano fisicamente nelle memorie di transito, vale a dire nelle memorie tampone e che gli stessi non devono venire trasferiti nei due sensi verso le zone fisiche di memorizzazione delle memorie principale e/o asservite.
    Il principio di funzionamento del sistema di elaborazione dei dati schematizzato nella figura 1 , verr? illustrato sulla base della trasmissione di dati dalla memoria secondaria 2 alla memoria principale 1 e, a questo riguardo, pu? essere fatto riferimento al diagramma di -flusso semplificato riportato nella figura 3. La parte sinistra del diagramma di flusso indica le operazioni che vengono svolte nell ?unit? asservita mentre la parte di destra indica le operazioni che si verificano nell?unit? principale? Nel caso attualmente in esame, l 'unit? secondaria 2 opera come un trasmettitore, mentre l 'unit? principale 1 opera come un ricevitore di dati? Il numero di riferimento 34 denota l'inizio delle operazioni nell 'unit? secondaria 2 mentre il blocco 35 indica che l'unit? principale viene alimentata con un segnale di stato o di condizione, attraverso l 'interfaccia ingresso/ uscita 11 , il conduttore 36 e l ' interfaccia di ing_r esso/uscita 12, secondo quanto indicato nella figura 1 , in modo tale da rappresentare il fatto che il trasmettitore non ? disponibile per il prelievo di dati. Nel blocco 37? il trasmettitore verifica se la memoria tampone 5 risulta attualmente commutata nel proprio spazio di indirizzo, da parte del commutatore 17. Ogni memoria di transito risulta sempre nello spazio di indirizzo della corrispondente unit? secondaria quando questa unit? secondaria non partecipa ad una trasmissione di dati. Se non si verifica questa condizione, il trasmettitore passa in una condizione di diesa, attraverso il ciclo iterativo 38 finch? la memoria di transig o 5 risulta virtualmente nel proprio spazio di indiriz?. Nel punto 39, il corrispondente blocco dei parametri ed i dati vengono trasferiti alla memoria di transito 5? In corrispondenza^ del blocco 40, l'unit? principale viene alimentata, attraverso l'interfaccia di ingresso/uscit? 11, il conduttore 41 e l'interfaccia di ingresso/uscita 12, con un segnale di stato o di condizione, indicativo del fatto che i dati sono disponibili mentre, successivamente, il trasmettitore verifica, in corrispondenza del blocco 42, se l'unit? principale ha sostituito la memoria di transito 5 nel proprio spazio di indirizzo, mediante chiusura del commutatore 18? Se non si verifica questa condizione, il trasmettitore passa in uno stato di attesa, nel ciclo iterativo 43, sino a quando si verifica la condizione precedentemente indicata.
    Nel blocco 44, l'unit? principale verifica se una delle unit? secondarie presenta una disponibilit? di dati. Se non si verifica questa condizione, l'unit? principale esegue altre operazioni, in corrispondenza del blocco 45. Se^d?altra parte, il segnale di stato, indicativo del fatto che l'unit? secondaria 2 ha disponibilit? di dati, risulta presente sul conduttore 41, l'unit? principale attiva, in corrispondenza del blocco 46, il dispositivo di commutazione 7* attraverso l?interfaccia di ingresso/uscita 12, secondo quanto indicato schematicamente dalla linea 15 riportata nella figura 1, in modo tale che il commutatore 17 possa risultare allo stato di apertura e il commutatore 18 allo stato di chiusura. Pertanto, la memoria di transito 5 viene commutata dallo spazio di indirizzo del trasmettitore allo spazio di indirizzo dell?unit? principale. Successivamente, un segnale di condizione, indicativo del fatto che la memoria di transito 5 si trova nello spazio di indirizzo dell'unit? principale, viene alimentato al trasmettitore, attraverso l'interfaccia di ingresso/uscita 12, il conduttore 47 e l'interfaccia di ingresso/uscita 11 , In corrispondenza del punto 48, il trasmettitore annulla il proprio segnale di condizione indicativo del fatto che i dati sono disponibili e questa condizione viene segnalata all'unit? principale, attraverso il conduttore 49, come nuovo stato. Nel punto 50, il trasmettitore verifica se tutti i dati sono stati trasmessi.Se si verifica questa condizione, il trasmettitore alimenta, all'unit? principale, in corrispondenza del blocco 51, attraverso il conduttore 52, un segnale di condizione rappresentativo del fatto che il trasmettitore ? pronto per prendere parte ad un ulteriore trasferimento di dati.
    Se, d'altra parte, il trasferimento dei dati dal trasmettitore non ? stato ancora completato , il segnale di stato (conduttore 36) , indicativo del fatto che il trasmettitore non ? ancora disponibile per il prelievo di dati , viene alimentato all'unit? principale attraverso l'anello 53, e successivamente, il microprocessore asservito 2 si presenta nuovamente come un trasmettitore e rimane ii^attesa della richiesta di dati.
    Dopo la sostituzione della memoria di transito 5 nello spazio di indirizzo dell'unit? principale, quest 'ultima verifica, in corrispondenza del blocco 54, se il trasmettitore ha cancellato, attraverso la linea 49, il segnale di stato rappresentativo del fatto che i dati sono disponibili. Se non si verifica questa condizione, viene alimentato, nel blocco 55, un segnale di errore. Tuttavia, se si verifica la condizione precedentemente indicata, i contenuti della memoria di transito 5 vengono trasferiti, in 56, verso la corrispondente destinazione, in accordo con il corrispondente blocco di parametri mentre l'operazione desiderata viene eseguita in corrispondenza del blocco 57. Dopo l'acquisizione del controllo dei contenuti della memoria di transito 5 da parte *
    dell'unit? principale, l'unit? principale attiva nuovamente il dispositivo di commutazione 7, in corrispondenza del punto 58, attraverso l'interfaccia di ?ngresso/uscita 11(linea 15 della figura 1) e, pertanto, viene nuovamente aperto il commutatore 18 mentre il commutatore 17 viene nuovamente chiuso. La memoria di transito 5 risulta ancora presente nello spazio di indirizzo dell'unit? secondaria 2 e questo viene segnalato come un segnale di stato, o di condizione, all'unit? secondaria, attraverso il conduttore 59. Quando si verifica questa condizione, il ciclo ? completo. Nel punto 60, l'unit? principale ritorna all'operazione precedente oppure inizia una nuova operazione.
    Il trasferimento dei dati dall'unit? principale ad una unit? secondaria, viene condotto in modo completamente analogo e, in questo caso, l?unit? principale rappresenta il trasmettitore, mentre l'unit? secondaria costituisce il ricevitore. In questo caso, l'unit? principale acquisisce la memoria di transito dell'unit? secondaria corrispondente nel proprio spazio di indirizzo, trasferisce il corrispondente blocco di parametri ed i dati nella memoria di transito e, successivamente, commuta quest'ultima nello spazio di indirizzo dell'unit? secondaria.
    Il trasferimento dei dati fra due unit? secondarie viene sempre condotto in modo analogo mentre, ad esempio, l'unit? secondaria 2 opera come un trasmettitore, mentre l'unit? secondaria 3 opera come un ricevitore. Il trasmettitore verifica dapprima se la memoria di transito 5 assegnata allo stesso, si trova nel proprio spazio di indirizzo. Se si verifica questa condizione, il trasmettitore registra nella stessa, i dati che devono venire trasmessi ed anche l'associato blocco dei parametri e segnala queste condizione all'unit? principale 1 attraverso le interfacce di ingresso/uscita 11, 12 e, successivamente, l'unit? principale commuta la memoria di transito 5,per mezzo del dispositivo di commutazione 7, che viene attivato attraverso l'interfaccia di ingresso/uscita 12, nel proprio spazio di indirizzo e legge l'indirizzo del ricevitore dal blocco dei parametri. Successivamente, l?unit? principale verifica, attraverso le interfacce . di ingresso/uscita del ricevitore specificato e rappro ntate, in questo caso, dal?>?interfacce di ingresso/uscita 13, 14 dell'unit? secondaria 3, se l'unit? secondaria 3 ? pronta per l'accettazione di nuovi dati.
    Appena si verifica questa condizione, l'unit? principale commuta, attraverso il dispositivo di commutazione,8, attivato attraverso l'interfaccia di ingresso/uscita 14, la memoria di transito 6 dell'unit? asservita 3, nel proprio spazio di indirizzo e registra i dati dalla memoria di transito 5 del trasmettitore, nella memoria di transito 6 del ricevitore. Successivamente, l'unit? principale in_forma l'unit? secondaria 3, tramite le interfacce di ingresso/uscita 13, 14,che nuovi dati sono disponibili e commuta, attraverso il dispositivo di commutazione 8, la memoria di transito 6 nello spazio di indirizzo dell'unit? secondaria 3 e, successivamente, la memoria di transito 3 legge il blocco dei parametri presente nella propria memoria di transito e svolge le varie operazioni corrispondenti.
    Allo scopo di ottenere una elevatissima velocit? di trasmissione dei dati, ? vantaggioso operare in modo tale che il trasferimento dei dati dalla memoria di transito del trasmettitore alla memoria di transito del ricevitore possa avvenire in un modo d? per s? noto, utilizzando una unit? di accesso diretto ad una memoria, talvolta considerata come unit? DMA(direct memory access) la quale, dopo essere stata caricata con i dati corrispondenti, da parte dell'unit? principale 1 guadagna automaticamente l?accesso al canale omnibus comune 4 e trasferisce i contenuti completi della memoria di transigo del trasmettitore, come un blocco, alla memoria di transito del ricevitore. Una unit? ad accesso diretto in memoria, appartenente a questo tipo, ? stata indicata schematicamente in 72 nella figura 1 e la stessa pu? essere formata, ad esempio, da un circuito integrato, reperibile in commercio, contraddistinto dal riferimento Z 80 DMA. Se viene impiegata una unit? DMA, l?unit? principale inizier? l? trasmissione del blocco completo introducendo l?indirizzo della memoria di transito del corrispondente trasmettitore,l'indirizzo della memoria di transito del ricevitore desiderato e la lunghezza del blocco mentre, successivamente, questo blocco verr? automaticamente trasmesso fra la esecuzione dei vari comandi di un programma arbitrario dell'unit? principale, vale a dire in un modo trasparente per l'unit? principale. Dopo il completamento dell'operazione di trasmissione del blocco, l'unit? principale verr? informata.
    E ' stato pure riscontrato vantaggioso disporre il sistema in modo tale che i segnali di stato, o di condizione, che vengono trasmessi attraverso le interfacce di ingresso/uscita e che, secondo quanto precedentemente descritto, indicano la disponibilit? di nuovi dati per le unit? secondarie o per l ?unit? principale, o labilit? alla memorizzazione di nuovi ? dati, e cos? via, possano iniziare le corrispondenti operazioni nell?unit? principale o nelle unit? secondarie, operando in modo noto, provocando la generazione di segnali di interruzione, tali segnali operando in modo tale da interrompere la sequenza del programma in corso, dopo il completamento di una fase operativa attualmente condotta o in corrispondenza di un punto, nella sequenza, nel quale, in accordo con le tecniche di programmazione, viene consentita una interruzione mentre l?operazione indicata dal segnale di interruzione verr? eseguita in accordo con la corrispondente priorit?. Conseguentemente, il carico sul microcalcolatore pu? venire ridotto e possono venire minimizzati i ritardi.
    Inoltre, secondo quanto precedentemente citato, le interfacce di ingresso/uscita possono venire realizzate in modo tale da trasmettere pure segnali rappresentativi di errori, in modo tale da evitare la formazione di intasamenti di un certo tipo. Questo intasamento potrebbe verificarsi, ad esempio, per il fatto che un errore che si verifica durante la trasmissione dei dati non potrebbe venire altrimenti segnalato all'unit? principale, attraverso la corrispondente memoria di transito poich? questa memoria di transito verrebbe bloccata dai dati. In un sistema del tipo precedentemente descritto, questo segnale di errore pu? venire trasmesso attraverso le corrispondenti interfacce di ingresso/uscita, consentendo in tal modo all'unit? principale di correggere l?errore.
    Potrebbe verificarsi che un blocco di dati da trasmettere superi la capacit? della memoria di transito.
    In questo capo, il blocco deve venire trasmesso in parti, il blocco associato di parametri venendo trasmesso soltanto con la prima parte, oppure con ciascuna parte. In questo caso, l'unit? principale pu? svolgere le varie operazioni di trasmissione dei dati che vengono richieste , intercalate con altre operazioni, vale a dire in un modo quasi-simultaneo con le stesse.
    In un sistema del tipo precedentemente descritto, ? possibile operare in modo tale che l'unit? principale possa acquisire i comandi per l'elaborazione dei dati, dalle unit? asservite, quando appropriato, oltre allo svolgimento della propria funzione caratteristica consistente nel controllo del sistema e nella trasmissione dei dati, in modo tale da consentire lo sfruttamento, in modo ottimale della capacit? di calcolo dei vari microcalcolatori individuali, in modo tale che le istruzioni per lfelaborazione dei dati che utilizzerebbero altrimenti un microcalcolatore operante soltanto scarsamente come unit? secondaria, possano venire acquisite dal microcalcolatore operante come unit? principale , con conseguente possibilit? di aumento del valore del carico dello stesso.
    Ovviamente, l? istruzioni potrebbero pure venire trattate dai soli microcalcolatori ausiliari.
    La figura 4 costituisce un diagramma a blocchi di un sistema di elaborazione di un testo. Nello scherno^ rappresentato nella figura 4, il numero di riferimento 1 contraddistingue un microcalcolatore operante come unit? principale, detto calcolatore presentando il proprio canale omnibus 4 operante come un canale omnibus comune. Tre ulteriori microc?Lcolatori 61, 62 e 63, operano come unit? secondarie, o asservite, mentre viene prevista una rispettiva unit? di trasmissione 64, 65 e 66 fra il canale omnibus comune
    4 ed ognuna di queste unit? asservite.La costruzione di ognuna di queste unit? di trasmissione ? analoga a quella di ognuna delle unit? di trasmissione 23 e 24 del sistema elaboratore di dati rappresentato nella figura 1 e, pertanto, ogni unit? comprende una memoria di transito, un dispositivo di commutazione e due interfacce di ingresso /uscita.
    Ogni unit? asservita svolge la propria funzione, ossia, ad esempio, l'unit? asservita 61 provvede al controllo di un dispositivo di visualizzazione 67, l'unit? secondaria 62 provvede al controllo di due memorie a dischi 68 e 69 mentre l'unit? asservita 63 viene utilizzata per la trasmissione di dati,ad esempio attraverso dispositivi telefonici. L'unit? principale 1 non solo controlla il sistema e la trasmissione dei dati ma controlla pure una stampante 70. L'unit? principale 1 ? pure collegata ad un dispositivo 71 per l'immissione di dati comprendente una tastiera, per mezzo della quale le varie istruzioni vengono alimentate al sistema mentre vengono immessi i vari dati rappresentati, in questo caso da testi, e cos? via. Un sistema di questo tipo consente la composizione, l'editazione, la memorizzazione intermedia e la stampa finale o il trasferimento di testi ad un ulteriore sistema per l'elaborazione di testi.Come risultato del modo secondo il quale cooperano i vari microcalcolatori individuali,possono essere svolti compiti molto complessi.
    La trasmissione e l'elaborazione dei dati o dei testi, viene ottenuta nello stesso modo precedentemente descritto con riferimento al sistema schematizzato nella figura 1.Ad esempio, se determinati dati devono venire alimentati, sotto il comando del dispositivo di immissione dei dati 71, dalla memoria a dischi 62 al dispositivo di visualizzazione 67,in una determinata forma, l?unit? principale 1 istruisce la memoria di transito dell'unit? di trasmissione 65, in modo tale che la stessa possa venire caricata con i dati corrispondenti provenienti dall?unit? ausiliaria 62. Questa operazione viene confermata alla unit? principale la quale commuta quindi il campo di indirizzo costituito dalla memoria di transito della unit? di trasmissione 65, nel proprio spazio di indirizzo mentre verifica se* l'unit? asservita 61 ? pronta per il prelievo dei dati. Appena si verifica questa condizione, il campo di indirizzo, costituito dalla memoria di transi-to dell'unit? di trasmissione 64, viene commutato nello spazio di indirizzo della unita principale 1 e, successivamente, si verificher? la trasmissione dei dati da una memoria di transito all'altra. Questo pu? comportare una memorizzazione intermedia nell'unit? principale. Successivamente, il campo di indirizzo, costituito dalla memoria di transito dell'unit? di trasmissione 64, viene nuovamente commutato nello spazio di indirizzo dell?unit? ausiliaria 61 la quale viene informata della disponi
    RIVENDICAZIONI
    _1-. ? Impiant o di elafe o ra z iona 41 f?at i_ c o n .almeno- ..due.-mlcro.computer.r_i_quali-sono--col l.e.gati_ad_un_Bus...comune.,_ in .maniera_che_un_micro-com _puter quale_ campione.,_ controllo._alm.eno_un altromior ocomputer_agente_quale__dip_e.nlent-e.,__.cara.t_t.eriz.-zato dal fatto che il Bus del campione,? previsto quale Bus comune, e dal fatto che a ciascuno dipendente ? associato un dispositivo dimemoria, previsto per la .memorizzazione .irrtermedia e_la .trasmissione._ di ,_dati, dispositivo ._che_? collegabile,,,condii di- ____ spositivo di inserimento ad esso associato f alternativamente sia al Bus dei dipendenti ohe al Bus oom i-_ ne, dal fatto che inoltre ad o^rii dipendente sono _ associati, per la trasmissione delle comunicazioni di stato relative dal campione e dai dipendenti,_ due posti di accettazione e smistamento collegati fra di loro,_dei quali uno_ ? collegato al Bus comu?-_ ne e l'altro al Bus dei dipendenti e_il posto di_ accettazione e di smistamento, che ? collegato al Bus comune, ? previsto per il controllo del dispositivo di inserimento della memoria associata a tale dipendente e dal fatto che lo spazio di indirizzo del campione ? approntato per l'accettazione di almeno uno spazio di indirizzo di una memoria.
    2. Impianto di elaborazione di dati secondo la rivendicazione 1, caratterizzato dal fatto che, in caso di previsione di parec&hi dipendenti, lo spazio di indirizzo ? approntato l'accettazione dello spazio di indirizzo di tutte le memorie.
    -3,-Impianto -di? e-laboraziore--4eidati .secondo_la-rivendicazione- 1-.oppure--2,? carat? terizzato dal fatto che la trasmissione di dati da e/o ad una memoria avviene mediante una unit? di memoria di-retta e di accettazione e accede ad un Bus comune
    Impianto di_e1clorazione co. dati secondo una delle rivendicazioni_che precedono caratterizzato dal fatto che comunicazioni di stato trasmesse tramite il posto di accettazione e smistajmento controllano il campione ed i dipendenti me diante segnali di interruzione
IT19965/80A 1979-02-19 1980-02-15 Sistema di elaborazione di dati IT1140621B (it)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
AT127079A AT361726B (de) 1979-02-19 1979-02-19 Datenverarbeitungsanlage mit mindestens zwei mikrocomputern

Publications (3)

Publication Number Publication Date
IT8019965A0 IT8019965A0 (it) 1980-02-15
IT8019965A1 true IT8019965A1 (it) 1981-08-15
IT1140621B IT1140621B (it) 1986-10-01

Family

ID=3510243

Family Applications (1)

Application Number Title Priority Date Filing Date
IT19965/80A IT1140621B (it) 1979-02-19 1980-02-15 Sistema di elaborazione di dati

Country Status (9)

Country Link
US (1) US4396978A (it)
JP (1) JPS5914778B2 (it)
AT (1) AT361726B (it)
CA (1) CA1146673A (it)
DE (1) DE3004827C2 (it)
FR (1) FR2449311B1 (it)
GB (1) GB2043973B (it)
IT (1) IT1140621B (it)
SE (1) SE444236B (it)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4368514A (en) * 1980-04-25 1983-01-11 Timeplex, Inc. Multi-processor system
US4811279A (en) * 1981-10-05 1989-03-07 Digital Equipment Corporation Secondary storage facility employing serial communications between drive and controller
GB2112186B (en) * 1981-12-22 1985-09-11 Intersil Inc Improved distributed processing system
US4495572A (en) * 1982-02-08 1985-01-22 Zeda Computers International Limited Computer intercommunication system
JPS58217069A (ja) * 1982-06-10 1983-12-16 Fuji Xerox Co Ltd マルチ・マイクロコンピユ−タの通信方式
US4495569A (en) * 1982-06-28 1985-01-22 Mitsubishi Denki Kabushiki Kaisha Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices
EP0114839B1 (en) * 1982-06-28 1991-02-06 CAE-Link Corporation A high performance multi-processor system
US4843588A (en) * 1982-09-17 1989-06-27 General Electric Company Programmable radio frequency communications device capable of programming a similar device
US4651316A (en) * 1983-07-11 1987-03-17 At&T Bell Laboratories Data link extension for data communication networks
DE3335357A1 (de) * 1983-09-29 1985-04-11 Siemens AG, 1000 Berlin und 8000 München Systemarchitektur fuer ein signalprozessorsystem zur funktionalen integration einer automatischen spracheingabe/-ausgabe
JPS60105571U (ja) * 1983-12-26 1985-07-18 三菱重工業株式会社 操向装置
US4751637A (en) * 1984-03-28 1988-06-14 Daisy Systems Corporation Digital computer for implementing event driven simulation algorithm
US4814983A (en) * 1984-03-28 1989-03-21 Daisy Systems Corporation Digital computer for implementing event driven simulation algorithm
FR2568035B1 (fr) * 1984-07-17 1989-06-02 Sagem Procede d'interconnexion de microprocesseurs
JPS61102569A (ja) * 1984-10-26 1986-05-21 Hitachi Ltd 高速論理シミユレ−シヨン装置
US4757441A (en) * 1985-02-28 1988-07-12 International Business Machines Corporation Logical arrangement for controlling use of different system displays by main proessor and coprocessor
JPS61249153A (ja) * 1985-04-26 1986-11-06 Yokogawa Medical Syst Ltd デ−タ処理装置
US4706080A (en) * 1985-08-26 1987-11-10 Bell Communications Research, Inc. Interconnection of broadcast networks
US4916647A (en) * 1987-06-26 1990-04-10 Daisy Systems Corporation Hardwired pipeline processor for logic simulation
US4873656A (en) * 1987-06-26 1989-10-10 Daisy Systems Corporation Multiple processor accelerator for logic simulation
US4872125A (en) * 1987-06-26 1989-10-03 Daisy Systems Corporation Multiple processor accelerator for logic simulation
JPS6481066A (en) * 1987-09-24 1989-03-27 Nec Corp Connection system for multi-processor
EP0340901A3 (en) * 1988-03-23 1992-12-30 Du Pont Pixel Systems Limited Access system for dual port memory
JPH01320564A (ja) * 1988-06-23 1989-12-26 Hitachi Ltd 並列処理装置
US4912633A (en) * 1988-10-24 1990-03-27 Ncr Corporation Hierarchical multiple bus computer architecture
FR2670919A1 (fr) * 1990-12-27 1992-06-26 Stanislav Bulai Systeme multiprocesseur.
DE4426001A1 (de) * 1994-07-22 1996-02-01 Sel Alcatel Ag Verfahren zur Überlastvermeidung bei einem Systemanlauf eines Mehrrechnersystems und Mehrrechnersystem dafür
US5615127A (en) * 1994-11-30 1997-03-25 International Business Machines Corporation Parallel execution of a complex task partitioned into a plurality of entities
US5604875A (en) * 1994-12-19 1997-02-18 Intel Corporation Method and apparatus for removably connecting either asynchronous or burst cache SRAM to a computer system
US7739684B2 (en) * 2003-11-25 2010-06-15 Intel Corporation Virtual direct memory access crossover
TWI293733B (en) * 2005-11-22 2008-02-21 Novatek Microelectronics Corp Asynchronous bus processing apparatus
US9465766B1 (en) * 2013-10-29 2016-10-11 Xilinx, Inc. Isolation interface for master-slave communication protocols

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE786342A (fr) * 1971-04-15 1973-01-17 Int Standard Electric Corp Perfectionnements aux systemes utilisant des calculateurs
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems
DE2641741C2 (de) * 1976-09-16 1986-01-16 Siemens AG, 1000 Berlin und 8000 München Rechenanlage aus mehreren miteinander über ein Sammelleitungssystem verbundenen und zusammenwirkenden Einzelrechnern und einem Steuerrechner

Also Published As

Publication number Publication date
GB2043973A (en) 1980-10-08
SE444236B (sv) 1986-03-24
IT8019965A0 (it) 1980-02-15
DE3004827A1 (de) 1980-08-21
SE8001183L (sv) 1980-08-20
ATA127079A (de) 1980-08-15
JPS55112668A (en) 1980-08-30
CA1146673A (en) 1983-05-17
IT1140621B (it) 1986-10-01
FR2449311A1 (fr) 1980-09-12
FR2449311B1 (fr) 1987-01-23
US4396978A (en) 1983-08-02
JPS5914778B2 (ja) 1984-04-06
AT361726B (de) 1981-03-25
GB2043973B (en) 1983-05-05
DE3004827C2 (de) 1985-11-21

Similar Documents

Publication Publication Date Title
IT8019965A1 (it) Sistema di elaborazione di dati
US4467447A (en) Information transferring apparatus
US5271453A (en) System and method for controlling air conditioner
JPS5668859A (en) Communication system between computer systems
US5404477A (en) Extended memory address conversion and data transfer control system
JP4323241B2 (ja) バス帯域幅を増加させるためのメモリコントローラ、これを利用したデータ伝送方法及びこれを備えるコンピュータシステム
CA1134072A (en) Automatic flux mapping system
CN207367194U (zh) 多通道ad采集存储系统
US4663728A (en) Read/modify/write circuit for computer memory operation
WO1999033320A3 (en) Asynchronous transfer mode switch
JPH087738B2 (ja) エンディアン変換方式
JPH0225958A (ja) 高速データ転送システム
JPH0746323B2 (ja) 部分書込みアクセスを圧縮する主記憶装置
JPS60138664A (ja) 所要デ−タバス幅の異なる装置群のためのデ−タバス方式
JPS6259825B2 (it)
CN1219056A (zh) 具有同时异步读写的缓冲器
SU521559A1 (ru) Мультиплексный канал многопроцессорной вычислительной системы
EP0376186B1 (en) Method of controlling arithmetic pipeline configuration in multiprocessor system
JPS5866157A (ja) 記憶セル
JP2568443B2 (ja) データサイジング回路
US5953343A (en) Digital information transfer system and method
SU1295404A1 (ru) Устройство дл обмена данными между оперативной пам тью и внешними устройствами
JPS6130300B2 (it)
JPS6261976B2 (it)
JPS5816336A (ja) デ−タ伝送制御装置