SU1295404A1 - Устройство дл обмена данными между оперативной пам тью и внешними устройствами - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам обмена данными. Оно может в 3 19 19 быть использовано в качестве буфера данных в каналах ввода-вывода ЭВМ. Целью изобретени   вл етс  повышение быстродействи  устройства за счет обеспечени  возможности выполнени  обмена с оперативной пам тью форматом , равным формату оперативной пам ти , и возможности увеличени  используемого объема блока пам ти дл  буферизации данных при цепочке данных. Устройство содержит блок 1 пам ти, блок 3 управлени , блок 2 адресации, блок 5 выбора байта, блок 4 фиксации формата обмена, блок 7 счета байтов, счетчик 6 формата обмена. 4 з.п. ф-лы, 7 ил. f9 15 161011 П 1713 а В сл ю (Х О1 4 О 4 « риг. 1 1

Description

Изобретение относитс  к вычисли-, тельной технике, в частности к устройствам обмена данными и может быть использовано в качестве буфера данных в каналах ввода-вывода ЭВМ.

Цель изобретени  - повышение быстродействи  устройства за счет обеспечени  возможности выполнени  обмена с оперативной пам тью форматом, равным формату оперативной пам ти, и возможности увеличени  используемого обмена блока пам ти дл  буферизации данных при цепочке данных.

На фиг.1 представлена блок-схема устройства дл  обмена данными; на фиг,2 - блок фиксации формата обменаj на фиг.З - блок выбора байта; на фиг.4 - блок счета байтов; на фиг.З - счетчик формата обмена; на фиг.6 - блок управлени ; на фиг.7 - блок адресации .

Устройство дл  обмена данными (фиг.1) содержит блок 1 пам ти, блок

2 адресации, блок 3 управлени , блок 4 фиксаищи формата обмена (БФФО), блок 5 выбора байта, счетчик 6 формата обмена, блока 7 счета байтов, входы 8-14 устройства, выходы 15-17 устройства , первую двунаправленную шину

он содержит первьй счетчик 102 адреса , второй счетчик 103 адреса, эле18 устройства, п вторых двунаправленных шин 19 устройстваJ внутреннюю двунаправленную шину 20 устройства, мент.104 сравнени , выходы 21-23 .блока 2 адресации, вы- Устройство дл  обмена данными ходы 24-28 блока 3 управлени  выходы . (фиг,. 1) может примен тьс  в каналах 29 и 30 блока 5 выбора байта. 35 машин единой системы.

БФФО 4 (фиг.2) предназначен дл  , Ширина обмена данными между опера- приема-передачи из/в оперативную пам ть п количества байтов, равное формату обмена двунаправленной магистрали данньпс оперативной пам ти, и он содержит п узлов 31 формата обмена . Последний содержит элементы И 32 и 33, злемент И-ИЛИ 34, усилители 35 и 36 и регистр 37.

Блок 5 выбора байта (фиг.3): пред- назначен дл  распределени  байтов в БФФО 4, он содержит счетчик 38 адреса байта, дешифратор 39 адреса байта , элемент ИЛИ АО, и п первых 41, п вторых 42 элементов И-ШШ, линии 43-45 входа 9 блока.

Блок 7 счета байтов (фиг.4) предназначен дл  определени  количества

байтов, содержащихс  в блоке пам ти Первые п двунаправленных шин 20 и в БФФО 4, он содержит первый 46 и 55 БФФО 4, кажда  разр дностью в один второй 47 счетчика байтов, триггер байт, используетс  дл  последователь- 48 блокировки, второй 49, первый 50 ной записи-чтени  байтов данных при элементы И, элемент НЕ 51, линии 52- обмене с блоком 1 пам ти.

тивной пам тью (ОП) и устройствами дл  обмена данными использующимис  в каналах обычно больше формата обме на устройств дл  обмена данными с внешними устройствами (ВУ).

Поэтому устройство использует дл  обмена данными с ОП БФФО 4, а дл  . обмена данными с ВУ блок 1 пам ти.

БФФО 4 содержит п узлов 31, где п - количество байтов, равное формату обмена ОП. Каждый узел содержит однобайтовый регистр 37, выполненный на основе двунаправленных магистраль50 ных трансл торов, которые позвол ют хранить и передавать данные в обоих направлени х.

55 входа 10 блока, линии 56-58 выхода 16 блока.

Счетчик 6 формата обмена (фиг.5) предназначен дл  определени  количества байтов, подлежапщх передачи в каждом информационном слове при обмене с оперативной пам тью, он содержит счетчик 59 формата и злемент И 60.

Блок 3 управлени  (фиг.6) предназначен дл  управлени  работой устройства , он содержит первый 61, второй 62, третий 63, четвертый 64, п тый 65, шестой 66, седьмой 67 элементы

И-ИЛИ, четвертый 68, третий 69, второй 70 и первый 71 триггеры, генератор 72 синхроимпульсов 5 четырнадцатый 73, п тнадцатый 74, дес тый 75, двенадцатый 76, одиннадцатый 77, тринадцатый 78, первый 79, второй 80, третий 81, четвертый 82, дев тый 83, п тый 84, шестой 85, седьмой 86, восьмой 87 элементы И, первый 88, второй 89 элементы ИЛИ, элемент НЕ 90, линии 91-93 входа 23 блока, линии 94 и 95 выхода 25 блока, линии 96-101 выхода 24 блока.

Блок 2 адресации (фиг.7) предназначен дл  адресации буферной пам ти,

он содержит первьй счетчик 102 адре

мент.104 сравнени , Устройство дл  обмена данными (фиг,. 1) может примен тьс  в каналах машин единой системы.

са, второй счетчик 103 адреса, элемент .104 сравнени , Устройство дл  обмена данными (фиг,. 1) может примен тьс  в каналах машин единой системы.

Ширина обмена данными между опера-

тивной пам тью (ОП) и устройствами дл  обмена данными использующимис  в каналах обычно больше формата обме на устройств дл  обмена данными с внешними устройствами (ВУ).

Поэтому устройство использует дл  обмена данными с ОП БФФО 4, а дл  . обмена данными с ВУ блок 1 пам ти.

БФФО 4 содержит п узлов 31, где п - количество байтов, равное формату обмена ОП. Каждый узел содержит однобайтовый регистр 37, выполненный на основе двунаправленных магистраль50 ных трансл торов, которые позвол ют хранить и передавать данные в обоих направлени х.

31

Вторые п двунаправленных шин 19 БФФО 4 используютс  дл  параллельного считывани  и записи п.байтов при обмене с ОП.

Блок 1 пам ти представл ет собой двухвходовую пам ть, в которой чтение и запись могут выполн тьс  одновременно по двум независимым адресам и двунаправленным шинам данных. Двунаправленна  шина 18 используетс  дл  асинхронного обмена данными с внешним устройством, а втора  двунаправленна  шина 20 дл  быстрого обмена бойтами данных с БФФО 4,

Выбор направлени  передачи данных происходит по коду операции, поступающему через вход 8 устройства на входы БФФО 4, блока 5 выбора байта и на вход блока 3 управлени .

При выполнении операции ввода шина 18 устройства работает в режиме записи байтов данных, поступающих от ВУ в блок пам ти, двунапрасленна  шина 20 блока 1 пам ти - в режиме чтени  содержимого блока 1 пам ти, первые п двунаправленных шин 20 БФФО 4 - в режиме последовательной записи байтов , читаемых из БП в БФФО 4, двунаправленные шины 19 БФФО 4 - в режиме параллельного считывани  п байтов в оперативную пам ть.

При выполнении операции вывода двунаправленные шины 19 работают в режиме параллельной записи п байтов данн{)1х, поступаюш 1х из ОП, п двунап- равленных шин 20 БФФО 4 - в режиме последовательного считывани  п байтов , содержащихс  в БФФО 4, двунаправленна  шина 20 блока 1 пам ти - в режиме записи байтов, считываемых из БФФО 4, двунаправленна  шина 18 - в режиме считывани  байтов из блока 1 пам ти дл  передачи их во внешнее устройство.

Адреса дл  двунаправленных шин 18 и 20 данных блока 1 пам ти вырабатывает блок 2 адресации соответственно на выходах 22 и 21.

Таким образом, одновременно по разным шинам и адресам происходит обмен данными между блоком 1 пам ти и ВУ и между блоком 1 пам ти- и блоком 4.

Номер байта в БФФО 4, начина  -с jj которого надо заполн ть БФФО 4 или считывать байты из БФФО 4)определ етс  блоком 5 выбора байта.

(,).( 4

Количество байтов в БФФО 4, подлежащих обмену с ОП за один цикл, определ етс  содержимым счетчика 6 формата обмена. Константа обмена формируетс  во врем  цикла передачи данных в ОП и загружаетс  в счетчик формата обмена через вход 12 устройства. В первоначальный момент после установки в счетчик формата обмена дл  операций вывода константа указывает на количество байтов, которые необходимо передать из БФФО 4 в блок 1 пам ти. Дл  операции ввода константа указывает сколько байтов надо передать из блока 1 пам ти в БФФО 4, чтобы затем выполнить обращение к ОП.

Рассмотрим работу устройства в режиме передачи данных из ПУ в ОП (операци  ввода).

По запросу, поступающему из ВУ через вход 14 устройства на вход блока 3 управлени  на прием байта данных , блок 3 управлени  вырабатывает на выходе 24 сигнал записи байта, поступающий на вход блока 1 пам ти, дл  двунаправленной шины 18 по адресу , поступающему с выхода 22 блока 2 адресации на вход блока 1 пам ти.

Затем блок 3 управлени  вырабатывает на выходе 25 сигнал модификации этого адреса н а +1, поступающий на вход блока 2 адресации и на выходе 15 сигнал модификации на +1 общего количества байтов в устройстве, поступающего на вход блока 7 счета байтов и на выход 15 устройства дл  сброса запроса от ВУ.

Аналогичным образом в блок 1 пам ти записываютс  следующие байты данных , поступающих из ВУ.

Параллельно с процессом записи в блоке 1 пам ти происходит считывание содержимого в двунаправленную шину 20 дл  последовательной записи в БФФО 4 по запросам из ОП, поступающим че- eS вход 13 устройсва на вход блока 3 управлени .„

Предварительно в блок 5 выбора байта занос тс  через вход 9 устройства К младших разр дов адреса данных , определ щие целочисленную граниу формата обмена с ОП (например, при ширине обмена с ОП, равной 4 байтам, К 2, при ширине обмена в 8 байт ов .д.). В счетчик 6 формата обмена по сигналу, поступающему через вход 11 устройства с входа 12 устройства , заноситс  константа обмена, оп512954046

редел юща  количества байтов, которое ствует единичный, сигнал. В этом слу- передано за одно обращение к ОП. чае на информационные входы регистров

В ответ ; на запрос от ОП блок 3 управлени  последовательно вырабатывает на выходе 24 сигнал чтени  байта из блока пам ти в двунаправленную шину 20 по адресу, поступающему с выхода 21 блока 2 адресации на вход . блока 1 пам ти, на выходе 25 - сигнал модификации этого адреса на +1, на ю выходе 26 - строб записи в БФФО, поступающий на вход блока 5 выбора байта дл  разрешени  записи байта с байтовой двунаправленной шины 20 в один из однобайтовых регистров 37 в зави- 15 И 32 и ЗЗ.При вводе единичньй сигнал на- симости от К младших разр дов адреса. ходитс  на выходе элементам 33,разре- Затем на выходе 28 блока 3 управле- ша  выдачу информации с выходов регист- ни  вырабатываетс  сигнал модификации ров 37 через усилители 36 во двунаправ- счетчика 6 формата обмена на -1 и на ленные шины 19,а при выводе по единично- + 1 счетчика 38 адреса байта блока 5 20 му сигналу на выходе элемента И 32 инфор- выбора байта.маци  через усилители 35 проходит в двуБайты записываютс  из блока 1 па- направленные шины 20.При отсутствии м ти в БФФО 4 до тех пор, пока не ис- сигналов разрешени  -выходов выходы черпаетс  счетчик 6 формата обмена. усилителей 36 и 35 наход тс  в высо25 коимпедансном состо нии.

Блок 5 выбора байта (фиг.З) рабо- тае.т следующим образом.

Дл  определени  номера байта заполнени  или освобождени  БФФО 4 в

37 поступают данные через элементы И-ИЛИ 34 с двунаправленных шин 20. Когда на входе 8 БФФО 4 присутствует нулевой сигнал, выполн етс  операци  вывода и данные поступают в регистр 37 через двунаправленные шины 19.

Запись в каждый из п регистров 37 осуществл етс  по соответствующим п сигналам,поступающим на вход 28 БФФО 4, Читаетс  содержимое регистров 37 по п сигналам, разрешени  выхода поступающш 1 через вход 30 БФФО 4 на входы элементов

По сигналу равенства нулю, поступающему с выхода 17 счетчика 6 формата обмена на вход блока 3 управлени , прекращаетс  заполнение БФФО 4 и по этому же сигналу, поступающему на выход устройства срабатываетс  запрос от ОП, В цикле передачи данных в-ОП через вход 10 устройства.в блок 7 счета байтов заноситс  промодифици- рованное (уменьшенное на константу обмена) значение общего количества байтов. В блок 5 выбора байта и в счетчик 6 формата обмена з анос тс  соответственно промодифицированный адрес (К младших разр дов) и нова  константа дл  загрузки требуемого ко личества байтоЪ в БФФО 4 перед выпол дением передачи в ОП.

Выполнение операций вывода - режим передачи данных из ОП в ВУ -отличаетс  модификацией блока 7 счета байтов. При приеме информации из ОП БФФО 4 в блок 7 счета байтов заноситс  промодифицированное, т.е. увеличенное на константу обмена, значение общего количества байтов в устройстве , а при передаче байтов в ВУ на выходе 27 блока 3 управлени  вырабатываетс  сигнал модификагдаи на -1 общего количества байтов в устройстве .

БФФО 4 (фиг.2) работает следующим образом.

При выполнении операций ввода на входе 8 блока формата обмена присут

И 32 и ЗЗ.При вводе единичньй сигнал на- ходитс  на выходе элементам 33,разре- ша  выдачу информации с выходов регист- ров 37 через усилители 36 во двунаправ- ленные шины 19,а при выводе по единично- му сигналу на выходе элемента И 32 инфор- маци  через усилители 35 проходит в дву37 поступают данные через элементы И-ИЛИ 34 с двунаправленных шин 20. Когда на входе 8 БФФО 4 присутствует нулевой сигнал, выполн етс  операци  вывода и данные поступают в регистр 37 через двунаправленные шины 19.

Запись в каждый из п регистров 37 осуществл етс  по соответствующим п сигналам,поступающим на вход 28 БФФО 4, Читаетс  содержимое регистров 37 по п сигналам, разрешени  выхода поступающш 1 через вход 30 БФФО 4 на входы элементов

40

30 счетчик 38 поступают по группе линий 43 и занос тс  по сигналу на линии 44 входа 9 блока К младших разр дов адреса данных.

Расшифровка счетчика 38 произво25 дитс  дешифратором 39, п выходов которого поступают на входы соответствующих п элементов И-ИЛИ 41 и 42,

40

количество которых определ етс  по формуле п 2 .-

Элементы И-ИЛИ 41 дл  БФФО 4 вырабатывают последовательно при вводе и параллельно при выводе п сигналов загшси, составл ющих выход 29 блока выбора байта Элементы И-ИЛИ 42 дл 

5 БФФО 4 вырабатывают последовательно при выводе и параллельно при вводе п сигналов чтени , составл ющих выход 30 блока.

При выполнении операций ввода (единичное значение сигнала на входе 8 блока) на выходы элементов И-ИЛИ 41 проход т последовательно п сигналов с выходов деш:нфратора 39 в ответ на каждый сигнал строба записи, посту55 через вход 26 блока, элемент ШШ 40 на вход разрешени  дешифратора 39. При вводе на выход 30 элементов И-ИЛИ 42 проходит строб ОП 45 с входа 9 блока.

50

При выполнении операции вывода нулевое значение сигнала на входе 8 блока и последовательных сигналов с выходов дешифратора 39 проходит на выходы элементов И-ШШ 42 дл  после- довательного чтени , а строб ОП линии 45 проходит на выходы элемента И-ИЛИ 41 дл  параллельной записи информации в БФФО 4.

Блок 7 счета байтов (фиг.4) работа ет следующим образом.

При выполнении операций ввода на вход пр мого счета первого 46 и второго 47 счетчиков байтов с выхода 15 блока 3 управлени  поступают сигналы модификации на +1 содержимого счетчиков при приеме каждого байта от ВУ. Выходы первого 46 и второго 47 счетчиков байтов выдаютс  соответственно по лини м 58 и 57 на выход 16 устройства дл  возможности микропрограммного анализа в модификации первого 46 счетчика байтов. Таким образом, при каждом обращении к ОП в первый 46 счетчик байтов заноситс  промодифицированное значение счетчика на количество байтов, обмениваемых между ОП и устройстом дл  обмена данными.

Промодифицированное значение поступает по линии 52, а сигнал занесе- НИН - по линии 53 с входа 10 блока. Затем по сигналу, поступающему с входа 11 блока на элемент. 50 И при сброшенном триггере 48 блокировки, содержимое первого счетчика 46 байтов переписываетс  во второй счетчик 47 байтов. Таким образом, при вводе оба счетчика работают параллельно.

Второй счетчик 47 байтов используетс  при цепочке данных и выполнении операций вывода. При отсутствии флажка цепочки данных оба счетчика работают параллельно как и при вводе, только модифицируютс  на -1 при передаче каждого байта в ВУ по сигналам, поступающим через вход 27 блока на входы обратного счета первого 46 и второго 47 счетчиков байтов.

При наличии флажка цепочки данных в устройстве могут находитьс  байты данных текущего и предыдущего управл ющих слов канала.

Первьш счетчик 46 байтов подсчитывает общее количество байтов, содержащихс  в устройстве, а второй счетчик 47 байтов показывает то количество байтов предьщущего управл ющего слова каналов, которые наход тс  в блоке 1 пам ти и еще не переданные в ВУ.

На вход 10 блока по линии 54 передаетс  флажок цепочки данных, по линии 55 - сигнал, приход щий при очередном обращении к ОП и говор щий о том, что началс  прием данных из ОП по следующему управл ющему слову. При этом на выходе элемента И 49 вырабатываетс  единичный сигнал, устанавливающий триггер 48 блокировки в единичное состо ние. Сигнал с инверсного выхода триггера 48 блокировки поступает на вход элемента И 50, запреща  заносить содержимое первого счетчика 46 байтов во второй счетчик 47 байтов. Триггер 48 блокировки сброситс  как только все байты по предьщущему управл ющему слову канала переданы в ВУ и выработаетс  сигнал равенства нулю содержимого второго счетчика 47 байтов с выхода элемента И 51, поступающий на вход сброса триггера 48 блокировки и по линии 56 на выход 16 устройства.

Счетчик 6 формата обмена (фиг.5) работает следующим образом.

Каждьш раз при обращении к ОП на второй вход счетчика 59 поступает константа обмена с входа 12 устройства , а на п.срвый вход счетчика 59 - сигнал занесени  с входа 1 1 устройства . Константа обмена означает количество байтов, которое надо записать при вводе или прочитать при выводе из БФФО 4 при следующем обращении к ОП.

Между обращени ми к ОП при записи или чтении байтов, передаваемых между БФФО 4 и блоком 1 пам ти содержимое счетчика 59 модифицируетс  на -1 по сигналу, поступающему на вход 28 счетчика с выхода блока 3 управлени  Сигнал равенства нулю счетчика 59 с выхода элемента И 60 го дорит о том, чт о блок 4 готов к очередному обращению к ОП. Таким образом, при выполнении операций ввода с цепочкой данных константа обмена в счетчике формата обмена позвол ет отделить байты текущего и предьщущего управл ющих слов канала. Это позвол ет принимать в пределах блока 1 пам ти данные, поступающие с ВУ, не ожида  смены л ющих слов канала.

При выполнении операций вывода с цепочкой данных, не дожида сь передачи всех данных из блока 1 пам ти по

предыдущему управл ющему слову в ВУ, канал сразу после передачи всех данных по предыдущему управл ющему слову из ОП в устройство дл  обмена данными может переходить к выборке следую- щего управл ющего слова и под его управлением продолжать накопление данных в блоке 1 пам ти.

Такие возможности при выполнении

операций ввода-вывода с цепочкой дан-JO тываютс  следующие сигналы: на -выхо- ных позвол ют значительно увеличить де 24 - сигнал 97 записи дл  двунап- быстродействие канала в эт,ом режиме. равле,нной шины 20 блока 1 пам ти и

Блок 3 управлени  (фиг.6) вырабатывает управл ющие сигналы по запросам от ВУ и ОП, поступающим на первый 61 и второй 62 элементы И-ИЛИ соответственно с входов 14 .и 13 блока. При

выполнении операций ввода ВУ вьщает запрос на передачу каждого байта. По

этому запросу устанавливаетс  в еди- 20 блока 5 выборки байта.

ничное состо ние триггер 68. Он разрешает прохождение импульса с выхода генератора 72 синхроимпульсов через дес тый 75, двенадцатый 76 элементы И и через первый 79 и третий 81 элементы И, так как на других входах этих элементов находитс  единичный уровень сигнала, поступающий на вход 8 блока при выполнении операций ввода

I По запросам от ВУ устанавливаетс  Б единичное состо ние триггер 69 и на выходах блока вырабатываютс  следующие сигналы: на выходе 24 - сигнал 99 чтени  дл  двунаправленной шины 18 блока 1 пам ти; на выходе 25 сигнал 94 модификации первого счетчика 102 адреса.

Установка триггеров записи 68 и

На выходе блока управлени  выраба- - чтени  69 в единичное состо ние раз- тываютс  следующие сигналы: на выходе решаетс  сигналами с выходов соответ- 24 - сигнал 96 записи дл  двунаправленной шины 18 блока 1 пам ти и сигнал 100 разрешени  выдачи информации в двунаправленную шину 20; на выходе

ственно шестого 66 и седьмого 67 элементов И-ИЛИ в зависимости от состо ни  триггера 70 переполнени  и триг- 35 гера 71 равенства адресов при обра25 - сигнал 94 модификации первого счетчика 102 адреса; на выходе 15 - сигнал модификации на 1 содержимого первого 46 и второго 47 счетчиков байтов; , посупающий на выход дл  сброса 40 запроса ВУ.

По запросам от ОП при условии неравенства нулю счетчика 6 формата обмена (нулевой уровень сигнала на входе 17 блока), Тов. известна константа заполнени  БФФО 4, устанавливаетс  3 единичное состо ние триггер 69, разреша  прохождение импульсов с выхода генератора 72 синхроимпульсов

щении к блоку 1 пам ти дл  предотвращени  записи в зан тые  чейки пам ти или чтени  из пустых  чеек пам ти .

Триггер 71 устанавливаетс  в единичное состо ние по импульсу, поступающему на синхровход триггера 71с первого выхода генератора 72 синхроимпульсов , если на вход поступает 45 сигнал 93 равенства : первого 102 и второго 103 счетчиков адреса через вход 23 блока из блока 2 адресации.

Установка триггеров записи 68 и

чтени  69 разрешаетс  всегда, если через п тый элемент И-ИЛИ 66, одиннад-5С триггер 71 равенства адресов находит- цатый 77, тринадцатый 78, дев тый 83, с  в нулевом состо нии, п тый 84, седьмой 86 элементы И.В случае равенства адресов обращеНа выходах блока управлени  выраба- ни  к блоку 1 пам ти (триггер 71 ратываютс  следующие сигналы: на выховенства адресов находитс  в един чде 24 - сигнал 98 чтени  данных дл  5i ном состо нии) анализируетс  триггер двунаправленной щины 20 блока 1 пам - 70 переполнени , ти; на выходе 25 - сигнал ; 95 модификации второго счетчика 103 адреса; на выходе 26 - сигнал записи байта в

Единичное состо ние триггера 70 означает, что  чейки зан ты и поэтому разрешаетс  установка триггера 69

БФФО 4,на выходе 28 - сигнал модификации на -1 счетчика 6 формата обмена и на +1 счетчика 38 адреса байта блока 5 выбора байта.

При выполнении операций вывода на входе 8 блока находитс  нулевой уровень сигнала. По запросам от ОП устанавливаютс  в единичное состо ние триггер 68 и на выходах блока вырабасигнал 101 разрешени  выдачи, информации в двунаправленную шину 18 блока 1 пам ти; на выходе 25 - сигнал 95 модификации второго счетчика 103 адреса; на выходе 28 - сигнал модификации на -1 счетчика 6 формата обмена и на +1 счетчика 38 адреса формата

I По запросам от ВУ устанавливаетс  Б единичное состо ние триггер 69 и на выходах блока вырабатываютс  следующие сигналы: на выходе 24 - сигнал 99 чтени  дл  двунаправленной шины 18 блока 1 пам ти; на выходе 25 сигнал 94 модификации первого счетчика 102 адреса.

Установка триггеров записи 68 и

- чтени  69 в единичное состо ние раз- решаетс  сигналами с выходов соответ-

ственно шестого 66 и седьмого 67 элементов И-ИЛИ в зависимости от состо ни  триггера 70 переполнени  и триг- 35 гера 71 равенства адресов при обра40

щении к блоку 1 пам ти дл  предотвращени  записи в зан тые  чейки пам ти или чтени  из пустых  чеек пам ти .

Триггер 71 устанавливаетс  в единичное состо ние по импульсу, поступающему на синхровход триггера 71с первого выхода генератора 72 синхроимпульсов , если на вход поступает 45 сигнал 93 равенства : первого 102 и второго 103 счетчиков адреса через вход 23 блока из блока 2 адресации.

Установка триггеров записи 68 и

венства адресов находитс  в един чном состо нии) анализируетс  триггер 70 переполнени ,

Единичное состо ние триггера 70 означает, что  чейки зан ты и поэтому разрешаетс  установка триггера 69

11

чтени , а установка 68 триггера зап си запрещаетс . При нулевом состо нии триггера 70, наоборот, разрешаес  установка триггера 68 записи.

Триггер 70 переполнени  устанав- ливаетс  в единичное состо ние по сигналу переноса первого счетчика 102 адреса - лини  91 входа 23 блок а сбрасываетс  по сигналу переноса второго счетчика 103 адреса - лини  92 входа 23 блока при выполнении опраций ввода.

При выполнении операций вывода, наоборот, триггер 70 переполнени 

устаналиваетс  в единичное состо ние 15 бора байта, с первым входом логическо- по сигналу переноса второго счетчика 103 адреса, а сбрасываетс  по сигналу переноса первого счетчика 102 адреса .

Блок 2 адресации (фиг.7) работает следующим образом. В начальный момент времени содержимое первого 102 и второго 103 счетчиков адреса равно нулю.

го услови  блока управлени  и  вл етс  входом направлени  передачи устройства дл  подключени  к выходу направлени  передачи оперативной пам ти, 20 группа информационных входов блока

выбора байта  вл етс  группой адресных входов устройства дл  подключени  к первой группе информационных выходов оперативной пам ти, группа информацивыбора байта  вл етс  группой адресных входов устройства дл  подключени  к первой группе информационных выходов оперативной пам ти, группа информациРазр дность счетчиков такова, что

при достижении переполнени  они онных входов и группа информационных вновь адресуют нулевую  чейку блока 1 выходов блока счета байтов  вл ютс  пам ти.группой информационных входов и групДл  модификации счетчиков на счет- пой информационных выходов устройства ные входы первого 102 и второго 103 дл  подключени  к второй группе ин- счетчиков адреса поступают соответ- 30 формационных выходов и к группе инфор- ственно сигналы 94 и 95 через вход мацлонных входов оперативной пам ти 25 блока из блока 3 управлени  при соответственно, вход записи блока каждом обращении к блоку 1 пам ти. .счета байтов соединен с входом записи

Выходы счетчиков 102 и 103 заведены счетчика формата обмена и  вл етс  на элемент 104 сравнени , сигнал 93 35 входом записи устройства дл  подклю- с выхода которого вместе с сигналами 91 и 92 переносов соответственно первого и второго 103 счетчиков адреса через выход 23 блока поступают в блок .3 управлени .

чени  к выходу записи оперативной пам ти , информационный вход счетчика

формата обмена  вл етс  информацион- ым входом устройства дл  подключени 

40 к информационному выходу оперативной пам ти, второй вход запроса блока управлени   вл етс  вторым входом запроса устройства дл  подключени  к выходу запроса оперативной пам ти,

Claims (5)

1. Формула изобретени 

   1. Устройство дл  обмена данными между оперативной пам тью и внешними устройствами, содержащее блок пам ти, блок управлени , причем перва  группа информационных входов-выходов блока- пам ти образует первую группу информационных входов-выходов устройства дл  подключени  к группе информационных входов-выходов внешних устройств , первый вход запроса блока

   управлени   вл етс  первым входом зап- к входу сброса запроса оперативной роса устройства дл  подключени  к-вы- 55 пам ти, при этом второй выход блока ходу запроса внешних устройств, при управлени  соединен с синхровходом этом перва  группа выходов блока уп- счетчика формата обмена и с синхро- равлени  соединена с группой входов входом блока выбора байта, перва  записи-чтени  блока пам ти, о т л и - группа информационней выходов кото04

   чающеес 

   12 тем, что, с целью

   повышени  быстродействи , в него введены блок адресации, блок выбора байта , блок фиксации формата обмена, блок счета байтов, счетчик формата обмена, причем перва  группа информационных входоввыходов блока фиксации формата обмена  вл етс  второй группой информационных входов-выходов устройства дл  подключени  к группе информационных входов-выходов оперативной пам ти, вход направлени  обмена блока фиксации формата обмена соединен с разрешающим входом блока выбора байта, с первым входом логическо-

   го услови  блока управлени  и  вл етс  входом направлени  передачи устройства дл  подключени  к выходу направлени  передачи оперативной пам ти, группа информационных входов блока

   выбора байта  вл етс  группой адресных входов устройства дл  подключени  к первой группе информационных выходов оперативной пам ти, группа информационных входов и группа информационных выходов блока счета байтов  вл ютс  группой информационных входов и групсчетчика формата обмена и  вл етс  входом записи устройства дл  подклю-

   чени  к выходу записи оперативной пам ти , информационный вход счетчика

   счетчика формата обмена и  вл етс  35 входом записи устройства дл  подклю-

   формата обмена  вл етс  информацион- ым входом устройства дл  подключени 

   40 к информационному выходу оперативной пам ти, второй вход запроса блока управлени   вл етс  вторым входом запроса устройства дл  подключени  к выходу запроса оперативной пам ти,

   45 выход счетчика формата обмена соединен с вторым входом логического услови  блока управлени  и  вл етс  выходом запроса устройства дл  подключени  к входу запроса оперативной

   50 пам ти, первый выход блока управлени  соединен с первым синхровходом блока счета байтов и  вл етс  выходом сброса запроса устройства дл  подключени 

   13129540414

   рого соединена с группой входов чте- выходом блока управлени , выход седь- ни  блока фиксации формата обмена, мого элемента И соединен с первым вхо- группа входов записи которого соеди- дом второго элемента ИЛИ и  вл етс  йена с второй группой информационных третьим выходом блока управлени , выходов блока выбора байта, вход за- 5 выход восьмого элемента И соединен с писи которого соединен с третьим вы- вторым входом первого элемента ИЛИ ходом блока управлени , втора  группа и  вл етс  четвертым выходом блока выходов которого соединена с группой управлени , при этом в блоке управле- входов модификации адреса блока адре- ни  первый вход дев того элемента И сации, группа информационных выходов Ю соединен с первым выходом генерато- которого соединена с группой входов ра синхроимпульсов, второй выход ко- логических условий блока управлени , торого соединен с первыми входами де- четвертый выход которого соединен с с того и одиннадцатого элементов И, вторым синхровходом блока счета бай- выходы которых соединены с вторыми тов, первый и второй информационные входами первого, второго и п того, выходы блока адресации соединены с шестого элементов И соответственно, первым и вторым адресными входами третий выход генератора синхроимпуль- блока пам ти соответственно, при этом сов соединен с первыми входами две- блок управлени  содержит четыре триг- надцатого и тринадцатого элементов И, гера, генератор синхроимпульсов, -семь выходы которых соединены с вторыми элементов И-ИЛИ, п тнадцать элемен- входами третьего, четвертого, седь- тов И, два элемента ИЖ, элемент НЕ, мого, восьмого элементов И соответ- причем первый вход первого, элемента ственно, выход четвертого элемента И-ИЛИ соединен с первым входом второ- И соединен с вторым входом второго го элемента И-ИЛИ и  вл етс  первым элемента ИЛИ, выход первого элемента входом запроса блока управлени , вто- И-ИЛИ соединен с первым входом четыр- рой вход первого элемента И-ИЛИ сое- надцатого элемента И, второй вход ко- динен с вторым входом второго элемен- торого соединен с выходом шестого та И-ИШ и  вл етс  вторым входом элемента И-ИЛИ, первый вход которого запроса блока управлени , третий и соединен с первым входом седьмого четвертый входы первого элемента И-ИЛИ элемента И-ИЛИ и с единичным выходом соединены с. третьим и четвертым вхо- второго триггера, единичный вход кодами второго элемента И-ИЛИ, с первы- торого соединен с выходом третьего ми и вторыми входами третьего, четвер- элемента И-ИЖ, третий и четвертый того и п того элементов И-ИШ, с пер- 35 входы которого соединены с третьим .выми входами первого, второго тре- и четвертым входами четвертого эле- тьего, четвертого, п того, шестого, мента И-ИЛИ соответственно, выход ко- седьмого, восьмого элементов И, с торого соединен с нулевым входом входом элемента НЕ и  вл ютс  первым второго триггера, нулевой выход ко- входом логического услови  блока уп- 0 торого соединен с нулевым выходом равлени , п тый вход первого элемен- первого триггера, с вторым входом та И-ЕЛИ соединен с п тым входом вто- седьмого элемента И-ИЛИ, с вторым рого элемента И-ИЛИ и  вл етс  вторым входом шестого элемента И-ИЛИ, третий входом логического услови  блока уп- вход которого соединен с третьим вхо- равлени , третий, четвертьш входы дом седьмого элемента И-ИЛИ и с еди- третьего элемента И-ШШ и информаци- - ничным выходом первого триггера, синенный вход первого триггера образуют хровход которого соединен с синхрогруппу входов логических условий бло- входом третьего триггера, с первым ка управлени , выходы первого, второ- выходом генератора синхроимпульсов, roj п того, шестого элементов И, вход 50 с синхровходом четвертого триггера, и выход элемента НЕ образуют первую вькод которого соединен с вторыми группу выходов блока управле- входами дес того, двенадцатого эле- пи , выходы первого и второго элемен- мента И, с третьим входом п того эле- гов ИЛИ образуют вторую группу выхо- мента И-ИЛИ, четвертый вход элемента ДОН блока управлени , выход третьего 55 И-ИЛИ соединен с вторыми входами элемента И соединен с первым входом одиннадцатого, тринадцатого элемен- первого элемента ИЛИ и  вл етс  пер- тов И, с выходом третьего триггера, вым выходом блока управлени , выход информационный вход которого соединен дев того элемента И  вл етс  вторым с выходом п тнадцатого элемента И,

   первый и второй входы которого соединены с выходами второго и седьмого элемента И-ИЛИ соответственно, выход п того элемента И-ИЛИ соединен с вторым входом дев того элемента И, вы- 5 ход четырнадцатого элемента И соединен с информационным входом четвертого триггера , втора  группа информационных

   дом записи блока выбора байта соотве ственно, второй вход элемента ИЛИ соединен с вторыми и третьими входами элементов И-ИЛИ первой и второй групп и  вл етс  разрешающим входом блока выбора байта, выходы элементов ИЛИ первой и второй групп образуют первую и вторую группы информационных выходов блока выбора байта соответственвходов-выходов блока фиксации формата соединена с второй группой информаци- Ш но, при этом в блоке выбора байта онных входов-выходов блока пам ти,. информационный выход счетчика адреса

   2. Устройство поп.1,отличабайта и выход элемента ИЛИ соединены с информационным входом и управл ющи входом дешифратора адреса байта, группа разр дных выходов которого соединена с четвертыми входами соответствующих элементов И-ИЛИ первой и второй групп.
2. ю щ е е с   тем, что блок фиксации

   формата обмена содержит группу узлов формата обмена, при этом каждый узел -5 формата обмена содержит два усилител , регистр, элемент И-ШШ, два элемента И, причем информационный выход первого усилител  и первый вход элемента

   И-ИЛИ каждого узла формата обмена об- 0 ю щ е е с   тем, что блок счета бай- разуют первую группу информационных тов содержит два счетчика байтов,

   байта и выход элемента ИЛИ соединены с информационным входом и управл ющим входом дешифратора адреса байта, группа разр дных выходов которого соединена с четвертыми входами соответствующих элементов И-ИЛИ первой и второй групп.

   4. Устройство ПОП.1, отличавходов-выходов блока фиксации формата обмена, информационный выход второго усилител  и второй вход элемента И-ИЛИ каждого узла формата обмена образуют вторую группу информационных входов-выходов блока фиксации формата обмена, первые входы первого и второго элементов И каждого узла формата обмена образуют группу входов чтени  блока фиксации формата обмена, синхровходы регистров каждого узла фор- ;мата обмена образуют группу входов записи блока фиксации формата обмена,вторые входы первого, второго элементов И, .третьи, четвертые входы элемента И-ИЛИ каждого узла формата обмена  вл ютс  входом направлени  обмена блока фиксации формата обмена, при

   25

   30

   триггер блокировки, два элемента И, элемент НЕ, причем первые и в.торые синхровходы первого и второго счетчиков байтов  вл ютс  первым и вторым синхровходами блока счета байтов, первый вход первого элемента И  вл етс  входом записи блока счета байтов , информационный вход и вход записи первого счетчика байтов, первый и. второй входы второго элемента И образуют группу информационных входов блока счета байтов, выходы первого, второго счетчиков байтов и выход элё- 35 мента ИЕ образуют группу информационных выходов блока счета байтов, причем в блоке счета байтов.выход первого счетчика байтов соединен с информационньтм входом второго счетэтом в каждом узле формата обмена вы- чика байтов, выход которого соединен

   ходы первого и второго элементов Ис входом элемента НЕ, выход которого

   соединены с управл ющими входами пер-соединен с нулевым входом триггера

   вого и второго усилителей соответ-блокировки, нулевой выход которого

   ;ственно, информационные входы которыхсоединен с вторым входом первого

   соединены с выходами регистра, инфор- 45элемента И, выход которого соединен

   мационньй вход которого соединен сс входом записи второго счетчика бай- выходами элемента И-ИЛИ.

   3. Устройство по П.1, о т л и ч атов , выход второго элемента И соединен с единичным входом триггера блокировки .
3. ю щ е е с   тем, что блок выбора байта содержит счетчик адреса байта, 50 дешифратор адреса байта, элемент ИЛИ, две группы элементов И-ИЛИ, причем, информационный вход, вход записи счетчика адреса байта, первые входы

   тов, выход второго элемента И соединен с единичным входом триггера блокировки .

   5. Устройство по П.1, отличающеес  тем, что блок адре сации содержит два счетчика и элемент сравнени , причем синхровходы элементов И-ИЛИ первой и второй групп 55 первого и второго счетчиков адреса образуют группу информационных входов образуют группу входов модификации блока выбора байта, синхровход счетчика адреса байта и первый вход элеадреса блока адресации, информацион ные выходы первого и второго счетчиков адреса  вл ютс  первым и втомента ШШ  вл ютс  синхровходом и входом записи блока выбора байта соответственно , второй вход элемента ИЛИ соединен с вторыми и третьими входами элементов И-ИЛИ первой и второй групп и  вл етс  разрешающим входом блока выбора байта, выходы элементов ИЛИ первой и второй групп образуют первую и вторую группы информационных выходов блока выбора байта соответственно , при этом в блоке выбора байта информационный выход счетчика адреса

   но, при этом в блоке выбора байта информационный выход счетчика адреса

   ю щ е е с   тем, что блок счета бай- тов содержит два счетчика байтов,

   байта и выход элемента ИЛИ соединены с информационным входом и управл ющим входом дешифратора адреса байта, группа разр дных выходов которого соединена с четвертыми входами соответствующих элементов И-ИЛИ первой и второй групп.

   4. Устройство ПОП.1, отлича5
4. 0

   триггер блокировки, два элемента И, элемент НЕ, причем первые и в.торые синхровходы первого и второго счетчиков байтов  вл ютс  первым и вторым синхровходами блока счета байтов, первый вход первого элемента И  вл етс  входом записи блока счета байтов , информационный вход и вход записи первого счетчика байтов, первый и. второй входы второго элемента И образуют группу информационных входов блока счета байтов, выходы первого, второго счетчиков байтов и выход элё- 5 мента ИЕ образуют группу информационных выходов блока счета байтов, причем в блоке счета байтов.выход первого счетчика байтов соединен с информационньтм входом второго счетс входом записи второго счетчика бай-

   тов, выход второго элемента И соединен с единичным входом триггера блокировки .

   5. Устройство по П.1, отличающеес  тем, что блок адре сации содержит два счетчика и элемент сравнени , причем синхровходы первого и второго счетчиков адреса образуют группу входов модификации
5. адреса блока адресации, информационные выходы первого и второго счетчиков адреса  вл ютс  первым и вторым информационными выходами блока адресации соответственно, выходы переноса первого и второго счетчиков адреса и выход элемента сравнени  образуют группу информационных выходов

   9 26

   блока адресации,, при этом первый и второй входы элемента сравнени  соединены с информационными выходами первого и второго счетчиков адреса соответственно.

   29

   W

   Фиг.

   Щ.

   УЗ. 77If

   60

   {}

   77

   25

   27 28

   Составитель С.Пестмал Редактор Н.Рогулич Техред и.Попович Корректор Н.Король

   619/56

   Тираж 673Подписное

   ВНИИПИ Государственного комитета СССР

   по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/3

   Производственно-полиграфическое предпри тие, г,5 жгород, ул.Проектна , 4