JPH087738B2

JPH087738B2 - エンディアン変換方式

Info

Publication number: JPH087738B2
Application number: JP1300256A
Authority: JP
Inventors: 仁昌平松; 孝治青山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-11-17
Filing date: 1989-11-17
Publication date: 1996-01-29
Anticipated expiration: 2011-01-29
Also published as: JPH03160550A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、共通メモリを用い、プロセッサ間のデータ
変換を行うデータ処理システムのエンディアン変換方式
に関し、特にエンディアンの異なるプロセッサ間で正常
なデータ授受を行うことが可能なエンディアン変換方式
に関する。

〔従来の技術〕

従来のデータ処理システムは、例えば第２図のよう
に、プロセッサ24,25、およびそれらに関連付けられて
いるローカルメモリ26,27から構成された処理モジュー
ル22,23と、共通メモリ28とを備え、バス21上で処理モ
ジュール間のデータ変換を行う場合には、共通メモリ28
を介してデータを変換していた。

この場合、プロセッサ24,25は、ワードサイズのデー
タの上下位バイトの並べ方を示すエンディアンが同一で
あることが必要である。

例えば、モトローラ社系のプロセッサを用いた場合、
ワードサイズのデータをメモリ28に書き込む際、上位バ
イトをアドレスの若い方に書き込み、下位バイトをアド
レスの高い方に書き込む。すなわち、ビックエンディア
ン方式をとる。また、インテル社系のプロセッサでは、
上位／下位バイトをこの逆に書き込むリトルエンディア
ン方式をとる。

このため、プロセッサ24,25のエンディアンが異なる
場合、例えばプロセッサ24が共通メモリ28にワードデー
タとして“0123_H"と書き込み、プロセッサ25がそのデー
タを読むと“2301_H"と認識してしまう。

なお、この種の装置として関連するものには、例えば
特開昭58−119066号が挙げられる。

〔発明が解決しようとする課題〕

上記従来技術では、同一エンディアンのプロセッサ間
のデータ変換は正常に行われるが、異なるエンディアン
のプロセッサ間の場合には、エンディアンの違いによ
り、データ変換が正常に行われないという問題があっ
た。

本発明の目的は、このような問題点を改善し、異なる
エンディアンのプロセッサ間でも、正常なデータの授受
を行うことが可能なエンディアン変換方式を提供するこ
とにある。

〔課題を解決するための手段〕

上記目的を達成するため、本発明のエンディアン変換
方式は、システム装置内部のシステムバス（第３図の4
1）と、そのシステムバスを制御するバスコントローラ
（第３図の37）と、システム装置全体を制御するメイン
プロセッサ（第３図の38）と、そのメインプロセッサを
動作させるプログラムおよびデータを格納するメインメ
モリ（第３図の39）とから構成されたシステム装置（第
３図の40）と、そのシステム装置に搭載されて前記システムバスに接続
されたI/Oアダプタ（第３図の34）とを備えたシステムのデータ転送方式において、そのI/Oアダプタは、前記メインプロセッサとはエン
ディアンの異なるI/Oアダプタ制御手段（第３図の36）
と、そのI/Oアダプタ制御手段の制御情報と送受信デー
タを格納し、そのI/Oアダプタ制御手段およびメインプ
ロセッサの双方からワードサイズでアクセス可能な共通
メモリ（第３図の31）と、I/Oアダプタ制御手段の制御
により、システム装置との通信データをシステムバスを
介して送受信する送受信制御部（第３図の32）と、シス
テムバスを経由して転送されるワードサイズデータの上
位バイトと下位バイトのスワップ情報を格納する情報レ
ジスタ（第３図の33）と、その情報レジスタの格納値に
より通信データに対してデータスルー制御かデータスワ
ップ制御の何れかを行なうデータスワップ制御部（第３
図の35）とから構成され、前記I/Oアダプタ制御手段、メインプロセッサ間の通
信データがデータか否かを示す情報を、メインプロセッ
サからシステムバスを経由し、送受信制御部を通して情
報レジスタに格納し、格納値が、通信データはデータス
ワップ制御対象のデータであることを示す場合には、デ
ータスワップ制御部により、前記通信データの上位バイ
トと下位バイトをスワップして共通メモリに格納するこ
とに特徴がある。

〔作用〕

本発明においては、異なるエンディアンのプロセッサ
間でデータ通信を行うシステムにおいて、それらのプロ
セッサ間の通信データを送受信する送受信制御部と、シ
ステム側のメインプロセッサからシステムバスを経由し
て転送されるワードサイズのデータの上位バイト、下位
バイトのスワップ情報を有する情報レジスタと、データ
スワップ制御部とをI/Oアダプタに設けることにより、
次の動作を行う。

すなわち、I/Oアダプタ側のローカルプロセッサとシ
ステム側のメインプロセッサとの間の通信データは、一
旦情報レジスタに格納される。その通信データがデータ
かパラメータかの情報（データスワップ情報）は、シス
テム側から送受信制御部を通って、情報レジスタに格納
される。その情報に従い、データスワップ制御部は、情
報レジスタに格納されている通信データを、データスワ
ップまたはデータスルー制御して、ローカルメモリに格
納する。

これにより、異なるエンディアンのプロセッサ間で
も、正常な通信データの授受が可能となる。さらに、デ
ータスワップ情報をプロセッサ外部の情報レジスタに格
納することによって、プロセッサの変更にも柔軟に対応
できる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第３図は、本発明の一実施例におけるデータ処理シス
テムの構成図である。

第３図において、31はローカルメモリ、32は送受信制
御部、33は情報レジスタ、34はI/Oアダプタ、35はデー
タスワップ制御部、36はローカルプロセッサ、37はバス
コントローラ、38はメインプロセッサ、39はメインメモ
リ、40はシステム装置、41はシステムバスである。また
I/Oアダプタ34（ローカルメモリ31）、送受信制御部3
2、情報レジスタ33、データスワップ制御部35、ローカ
ルプロセッサ36）と、I/Oアダプタ34を搭載するシステ
ム装置40（バスコントローラ37、メインプロセッサ38、
メインメモリ39、システムバス41）とは、システムバス
41に接続されて、データ交換を行う。

このローカルメモリ31は、メインプロセッサ38とロー
カルプロセッサ36の双方からワードサイズでアクセス可
能であり、送受信制御部32は、メインプロセッサ38とロ
ーカルプロセッサ36間の通信データを送受信する。

また、情報レジスタ33は、メインプロセッサ38とシス
テムバス41を経由して転送されるデータ（ワードサイ
ズ）の上位バイト、下位バイトのスワップ情報を有す
る。

また、データスワップ制御部35は、情報レジスタ33に
格納されたスワップ情報により、通信データに対してデ
ータスルー制御あるいはデータスワップ制御を行う。

また、ローカルプロセッサ36は、ビックエンディアン
あるいはリトルエンディアンのプロセッサであり、メイ
ンプロセッサ38とは異なるエンディアンのプロセッサで
ある。

また、バスコントローラ37は、I/Oアダプタ34とシス
テム装置40とを接続するシステムバス41を制御する。

また、メインプロセッサ38は、システム側のプロセッ
サであり、ローカルプロセッサ36とは異なるエンディア
ンを有する。

また、メインメモリ39は、システム本体のメモリであ
る。

また、システムバス41は、ローカルプロセッサ36とメ
インプロセッサ38を結ぶ。

次に、データスワップ制御部35の構成および機能につ
いて述べる。

第４図は、第３図のデータスワップ制御部の論理構成
図、第５図は第３図のデータスワップ制御部の論理構成
の説明図である。

第４図において、42〜45はセレクタ部（SEL）、46は
ラッチ部、47はバスコントロール信号制御部である。

このバスコントロール信号制御部47は、システム側か
らI/Oアダプタ34への通信データがパラメータかデータ
かを示す制御信号を持ち、その情報により通信データを
データスワップあるいはデータスルーさせて、異なるエ
ンディアンのプロセッサ間に対して正常な通信データの
送受信を可能としている。

また、データスワップ制御部35の機能は第５図のよう
に示される。すなわち、通信データがデータである場合
には、実線で示すように、データスワップ制御を行い、
ワードサイズのデータの上位バイトと下位バイトを逆転
させる。また、通信データがパラメータである場合に
は、データスルー制御を行い、上下位バイトはそのまま
とする。

次に、メインプロセッサ38とローカルプロセッサ36間
の通信データの送受信について述べる。

第１図は、本発明の一実施例におけるエンディアン変
換方式を示すフロチャート、第６図は本発明の一実施例
におけるエンディアン変換の説明図である。

本実施例では、システム側からI/Oアダプタ34に通信
データを送信すると、その通信データは送受信制御部32
を通り、情報レジスタ33に格納される。その際、I/Oア
ダプタ34は、システム側からその通信データを受信する
とともに、その通信データがデータかあるいはパラメー
タかを示す情報を受信する。

その情報は、送受信制御部32を通って情報レジスタ33
に格納され、データスワップ制御部35によって、データ
かパラメータかをチェックされる（101）。

その結果、データならば、スワップ制御部35はデータ
スワップの制御を行い、エンディアン変換を指示するパ
ラメータを情報レジスタ33にセットする（102）。すな
わち、第６図（ａ）のように、ローカルメモリ31とメイ
ンメモリ39との間でデータを移す場合、上位バイトと下
位バイトを逆転することにより、互いに正確なデータを
持つことができる。

また、パラメータならば、データスルー制御を行い、
エンディアン変換を抑止するパラメータを情報レジスタ
33にセットする（103）。この場合の処理は、第６図
（ｂ）に示される。

これにより、その通信データは、正常にローカルメモ
リ31に収納される（104）。

この後、その通信データをローカルメモリ31から引き
出し（105）、送受信あるいは他動作に移る（106）。

〔発明の効果〕

本発明によれば、異なるエンディアンのプロセッサ間
での正常なデータ授受を、ローカルメモリ等、両プロセ
ッサよりアクセス可能な共通メモリを介して行うことが
できる。さらに、データスワップ情報をプロセッサ外部
の情報レジスタに格納してエンディアン変換の要否を判
断することにより、プロセッサの種類が変更されても、
情報レジスタへの書き込みを制御する部位を変更するこ
とで柔軟に対応でき、汎用性に優れる。

【図面の簡単な説明】

第１図は本発明の一実施例におけるエンディアン変換方
式を示すフロチャート、第２図は従来のデータ変換方法
を示す説明図、第３図は本発明の一実施例におけるデー
タ処理システムの構成図、第４図は第３図のデータスワ
ップ制御部の論理構成図、第５図は第３図のデータスワ
ップ制御部の論理構成の説明図、第６図は本発明の一実
施例におけるエンディアン変換の説明図である。 21:システムバス,22,23:処理モジュール,24,25:プロセ
ッサ,26,27:ローカルメモリ,28:共通メモリ,31:ローカ
ルメモリ,32:送受信制御部,33:情報レジスタ,34:I/Oア
ダプタ,35:データスワップ制御部,36:ローカルプロセッ
サ,37:バスコントローラ,38:メインプロセッサ,39:メイ
ンメモリ,40:システム装置,41:システムバス,42〜45:セ
レクタ部（SEL）,46:ラッチ部,47:バスコントロール信
号制御部。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭64−1050（ＪＰ，Ａ) 特開昭62−182857（ＪＰ，Ａ) 特開昭63−174157（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】システム装置内部のシステムバスと、該シ
ステムバスを制御するバスコントローラと、システム装
置全体を制御するメインプロセッサと、該メインプロセ
ッサを動作させるプログラムおよびデータを格納するメ
インメモリとから構成されたシステム装置と、該システム装置に搭載されて前記システムバスに接続さ
れたI/Oアダプタとを備えたシステムのデータ転送方式
において、該I/Oアダプタは、前記メインプロセッサとはエンディ
アンの異なるI/Oアダプタ制御手段と、該I/Oアダプタ制
御手段の制御情報と送受信データを格納し、該I/Oアダ
プタ制御手段およびメインプロセッサの双方からワード
サイズでアクセス可能な共通メモリと、該I/Oアダプタ
制御手段の制御により、システム装置との通信データを
システムバスを介して送受信する送受信制御部と、シス
テムバスを経由して転送されるワードサイズデータの上
位バイトと下位バイトのスワップ情報を格納する情報レ
ジスタと、該情報レジスタの格納値により通信データに
対してデータスルー制御からデータスワップ制御の何れ
かを行なうデータスワップ制御部とから構成され、前記I/Oアダプタ制御手段、メインプロセッサ間の通信
データがデータか否かを示す情報を、メインプロセッサ
からシステムバスを経由し、送受信制御部を通して情報
レジスタに格納し、格納値が、通信データはデータスワ
ップ制御対象のデータであることを示す場合には、デー
タスワップ制御部により、該通信データの上位バイトと
下位バイトをスワップして共通メモリに格納することを特徴とするエンディアン変換方式。