DE102011082509A1 - Schaltungsanordnung zur Vermeidung von Kollisionen beim Datentransfer - Google Patents
Schaltungsanordnung zur Vermeidung von Kollisionen beim Datentransfer Download PDFInfo
- Publication number
- DE102011082509A1 DE102011082509A1 DE201110082509 DE102011082509A DE102011082509A1 DE 102011082509 A1 DE102011082509 A1 DE 102011082509A1 DE 201110082509 DE201110082509 DE 201110082509 DE 102011082509 A DE102011082509 A DE 102011082509A DE 102011082509 A1 DE102011082509 A1 DE 102011082509A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- microprocessor
- circuit arrangement
- transmission
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims description 6
- 230000005540 biological transmission Effects 0.000 claims abstract description 23
- 238000004891 communication Methods 0.000 claims abstract description 4
- 230000001629 suppression Effects 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
Abstract
Die Erfindung betrifft eine Schaltungsanordnung (ASIC) mit einer zumindest Anschlüsse für zu empfangende Daten (M_SDI), für zu sendende Daten (M_SDO) und ein externes Taktsignal (M_CLK) aufweisenden Mikrosekundenbus-Schnittstelle (MSCII Interface) zur Kommunikation mit einem Mikroprozessor (µC). Sie weist ferner eine Teilerschaltung (Divider), die die Frequenz des externen Taktsignals (M_CLK) zur Steuerung der Datenübertragung von der Schaltungsanordnung zu einem Mikroprozessor (µC) herunterteilt, und eine Zustandsmaschine auf, die eingerichtet ist, während einer Übertragung von Daten von der Schaltungsanordnung zu einem Mikroprozessor (µC) eine Flagge zu setzen und bei gesetzter Flagge bei einem Empfang von Daten von dem Mikroprozessor, die eine Antwort erfordern, die Übertragung der Antwort an den Mikroprozessor (µC) zu unterdrücken.
Description
- In modernen Kraftfahrzeugen werden eine Fülle von Funktionen durch in Mikroprozessoren ablaufende, für die Ausführung der Funktionen entwickelte Programme gesteuert. In vielen Fällen sind jedoch spezielle, häufig als Asics (Applicant specific integrated circuit) realisierte, periphere Schaltungsanordnungen bzw. Bausteine vorhanden, die einerseits durch den Mikroprozessor angesteuert werden, und die andererseits spezielle Funktionen initiieren, beispielsweise Schaltsignale für Leistungsendstufen wie Leistungstransistoren oder Relais zum Ein- und Ausschalten hoher Ströme bereitstellen.
- Eine solche Anordnung beschreibt die Application Note AP32013, V1.0, März 2005 von Infineon „TriCore, connecting low side switch TLE6244X to microcontroller TC1796 using microsecond bus“. Dort ist beschrieben, dass zur Steuerung des low side Schalterbausteins TLE6244 durch einen Mikrocontroller neben dem üblichen SPI-Bus eine Kommunikation über den Mikrosekundenbus erfolgen kann.
- Bei diesem Mikrosekundenbus ist neben einem Datenkanal vom Mikroprozessor zu der zu steuernden Schaltungsanordnung (downstream Kanal) und einem Datenkanal von der zu steuernden Schaltungsanordnung zum Mikroprozessor (upstream Kanal) zumindest eine weitere Verbindung zur Übertragung eines Taktsignals vom Mikroprozessor zur zu steuernden Schaltungsanordnung vorgesehen. Da der Mikrosekundenbus eine deutlich höhere Datenrate erlaubt als der SPI-Bus, kann die Taktfrequenz dieses externen Taktsignals bis zu 40 MHz betragen.
- Bei der Übertragung von Daten vom Mikroprozessor zu der zu steuernden Schaltungsanordnung werden diese üblicherweise mit dem vom Mikroprozessor übertragenen Taktsignal getaktet. Dieser Takt wird innerhalb der zu steuernden Schaltungsanordnung zumeist heruntergeteilt und die von der Schaltungsanordnung zum Mikroprozessor zu übertragenden Daten werden mit diesem heruntergeteilten Taktsignal getaktet. Die Übertragung erfolgt also deutlich langsamer. Daher kann der Fall auftreten, dass noch Daten von der zu steuernden Schaltungsanordnung zum Mikroprozessor hin auf eine Aufforderung von diesem übertragen werden, während bereits eine neue Datenübertragung mit ggf. einer neuen Aufforderung, Daten zu senden, vom Mikroprozessor an die zu steuernde Schaltungsanordnung erfolgt. Hierdurch kann es zu Übertragungskollisionen kommen, was eine ordnungsgemäße Funktion der Schaltungsanordnung beeinträchtigt.
- Es ist daher die Aufgabe vorliegender Erfindung, eine Schaltungsanordnung zur Vermeidung von Kollisionen beim Datentransfer anzugeben.
- Die Aufgabe wird gelöst, durch eine Schaltungsanordnung gemäß Anspruch 1. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.
- Eine erfindungsgemäße Schaltungsanordnung weist eine zumindest Anschlüsse für zu empfangende Daten, für zu sendende Daten und ein externes Taktsignal umfassende Mikrosekundenbus-Schnittstelle zur Kommunikation mit einem Mikroprozessor auf. Sie umfasst ferner eine Teilerschaltung, die die Frequenz des externen Taktsignals zur Steuerung der Datenübertragung von der Schaltungsanordnung zu einem Mikroprozessor herunterteilt, sowie eine Zustandsmaschine, die eingerichtet ist, während einer Übertragung von Daten von der Schaltungsanordnung zu dem Mikroprozessor eine Flagge zu setzen und bei gesetzter Flagge bei einem Empfang von Daten von dem Mikroprozessor, die eine Antwort erfordern, die Übertragung der Antwort an den Mikroprozessor zu unterdrücken. Die Flagge kann dabei durch ein einzelnes Bit oder auch durch mehrere Bits realisiert sein.
- Hierdurch ist es auf einfache Weise, lediglich durch Abfrage des Zustands einer Flagge, möglich, den Beginn einer zweiten Übertragung von Daten über den Upstream-Kanal zu unterbinden, während noch eine Übertragung in Gange ist.
- In einer vorteilhaften Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist die Zustandsmaschine eingerichtet, trotz Unterdrückung der Antwort an den Mikroprozessor, eine sonstige in den empfangenen Daten enthaltene Anweisung auszuführen. Die empfangenen Daten werden also bei gesetzter Flagge nicht völlig ignoriert, es wird lediglich die Ausführung einer gegebenenfalls neuen Anforderung, Daten zu senden, unterdrückt.
- Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels mit Hilfe einer Figur näher beschrieben. ES zeigt:
-
1 ein Prinzipschaltbild einer erfindungsgemäßen Schaltungsanordnung, die über einen Mikrosekundenbus mit einem Mikroprozessor verbunden ist. -
1 zeigt eine erfindungsgemäße Schaltungsanordnung ASIC zur Vermeidung von Kollisionen beim Datentransfer, die eine Mikrosekundenbus-Schnittstelle MSCII-Interface zur Kommunikation mit einem ebenfalls eine Mikrosekundenbus-Schnittstelle MSCII-Interface aufweisenden Mikroprozessor µC hat. Zur Datenübertragung zwischen dem Mikroprozessor µC einerseits und der Schaltungsanordnung ASIC andererseits ist ein Datenkanal1 – meist Downstream Kanal genannt – zur Übertragung von Daten vom Mikroprozessor µC zur Schaltungsanordnung ASIC und ein Datenkanal2 – meist Upstream Kanal genannt – zur Übertragung von Daten von der Schaltungsanordnung ASIC zum Mikroprozessor µC vorgesehen. - Die Mikrosekundenbus-Schnittstelle MSCII-Interface der Schaltungsanordnung ASIC weist hierzu einen Dateneingang M_SDI und einen Datenausgang M_SDO auf. Außerdem weist sie einen Takteingang M_CLK auf, der dem Empfang eines externen Taktsignals EXT_CLK vom Mikroprozessor µC auf Leitungen
3 dient. Die Datenverbindung1 zur Übertragung von Daten vom Mikroprozessor µC zur Schaltungsanordnung ASIC und die Verbindung3 zur Übertragung des externen Taktsignals EXT_CLK sind dabei als zweiadrige Leitungen ausgeführt, auf denen beispielsweise gegenphasige Signale für eine bessere Störsicherheit übertragen werden können. Außerdem ist eine schnellere Datenübertagung wegen des geringeren Hubs der Signale möglich. - Die erfindungsgemäße Schaltunganordnung ASIC enthält eine Teilerschaltung Divider, die den über die Mikrosekundenbusschnittstelle MSCII-Interface empfangenen externen Takt auf eine Frequenz herunterteilt, wie sie zur Datenverarbeitung innerhalb der Schaltungsanordnung ASIC zweckmäßig ist. Insbesondere zur Übertragung von Daten von der Schaltungsanordnung ASIC zum Mikrokontroller µC wird eine geringere Taktfrequenz verwendet als beim Empfang von Daten. Hierzu enthält die Schaltungsanordnung ASIC eine Übertragungseinrichtung ShiftControl, die einerseits Daten über den Anschluss M_SDO der Mikrosekundenbusschnittstelle MSCII-Interface an den Mikroprozessor µC ausgibt und andererseits von der Teilerschaltung Divider mit dem entsprechend heruntergeteilten Taktsignal versorgt wird. Außerdem wird sie von einer Zustandsmaschine SM angesteuert, die auch sonstige Vorgänge in der Schaltungsanordnung ASIC steuert und Daten verarbeitet, insbesondere bei einer Ausbildung der Schaltungsanordnung als Anordnung von Low-Side-Schaltern zur Ansteuerung von Leistungsschaltern, diese Low-Side-Schalter abhängig von den empfangenen Daten ein- oder ausschaltet. Über den Upstream-Kanal
2 werden üblicherweise Zustandsdaten, die mit Hilfe von Testschaltungen ermittelt werden, von der Schaltungsanordnung ASIC an den Mikroprozessor µC übertragen. - Um eine Datenkollision zu vermeiden, d.h. eine erneute Datenausgabe zu starten, während eine früher gestartete Datenausgabe noch immer läuft, was geschehen kann, wenn aufgrund von mit höherer Taktfrequenz empfangener Eingangsdaten eine neue Datenausgabeanforderung vom Mikroprozessor µC an die Schaltungsanordnung ASIC gesendet wurde, während die langsamer ablaufende Datenübertragung von der Schaltungsanordnung ASIC zum Mikroprozessor µC noch andauert, wird während der Übertragung von Daten über den Upstream-Kanal
2 innerhalb der Schaltungsanordnung ASIC, vorzugsweise innerhalb der Zustandsmaschine SM, eine Flagge gesetzt, die vor Beginn einer neuen Datenübertragung über den Upstream-Kanal2 abgefragt wird, wobei bei gesetzter Flagge, eine neue Übertragung unterdrückt wird. - Auf diese Weise kann erfindungsgemäß mit sehr einfachen Mitteln, eine Datenkollision vermieden werden.
Claims (2)
- Schaltungsanordnung (ASIC) mit einer zumindest Anschlüsse für zu empfangende Daten (M_SDI), für zu sendende Daten (M_SDO) und ein externes Taktsignal (M_CLK) aufweisenden Mikrosekundenbus-Schnittstelle (MSCII Interface) zur Kommunikation mit einem Mikroprozessor (µC), ferner aufweisend: eine Teilerschaltung (Divider), die die Frequenz des externen Taktsignals (M_CLK) zur Steuerung der Datenübertragung von der Schaltungsanordnung zu dem Mikroprozessor (µC) herunterteilt, eine Zustandsmaschine, die eingerichtet ist, während einer Übertragung von Daten von der Schaltungsanordnung zu einem Mikroprozessor (µC) eine Flagge zu setzen und bei gesetzter Flagge bei einem Empfang von Daten von dem Mikroprozessor, die eine Antwort erfordern, die Übertragung der Antwort an den Mikroprozessor (µC) zu unterdrücken.
- Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Zustandsmaschine eingerichtet ist, trotz Unterdrückung der Antwort an den Mikroprozessor (µC), eine in den empfangenen Daten enthaltene Anweisung auszuführen.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201110082509 DE102011082509A1 (de) | 2011-09-12 | 2011-09-12 | Schaltungsanordnung zur Vermeidung von Kollisionen beim Datentransfer |
PCT/EP2012/066614 WO2013037630A1 (de) | 2011-09-12 | 2012-08-27 | Schaltungsanordnung zur vermeidung von kollisionen beim datentransfer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201110082509 DE102011082509A1 (de) | 2011-09-12 | 2011-09-12 | Schaltungsanordnung zur Vermeidung von Kollisionen beim Datentransfer |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102011082509A1 true DE102011082509A1 (de) | 2013-03-14 |
Family
ID=46924401
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE201110082509 Granted DE102011082509A1 (de) | 2011-09-12 | 2011-09-12 | Schaltungsanordnung zur Vermeidung von Kollisionen beim Datentransfer |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102011082509A1 (de) |
WO (1) | WO2013037630A1 (de) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1426841A1 (de) * | 2002-12-02 | 2004-06-09 | Infineon Technologies AG | Anordnung bestehend aus einer programmgesteuerten Einheit und einem mit diesem verbundener Power-Baustein |
DE102009027471A1 (de) * | 2009-07-06 | 2011-01-13 | Robert Bosch Gmbh | Signalübertragungsvorrichtung und Fahrzeugkomponente |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4281380A (en) * | 1978-12-27 | 1981-07-28 | Harris Corporation | Bus collision avoidance system for distributed network data processing communications system |
JP2006304011A (ja) * | 2005-04-21 | 2006-11-02 | Casio Electronics Co Ltd | インタフェース回路 |
-
2011
- 2011-09-12 DE DE201110082509 patent/DE102011082509A1/de active Granted
-
2012
- 2012-08-27 WO PCT/EP2012/066614 patent/WO2013037630A1/de active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1426841A1 (de) * | 2002-12-02 | 2004-06-09 | Infineon Technologies AG | Anordnung bestehend aus einer programmgesteuerten Einheit und einem mit diesem verbundener Power-Baustein |
DE102009027471A1 (de) * | 2009-07-06 | 2011-01-13 | Robert Bosch Gmbh | Signalübertragungsvorrichtung und Fahrzeugkomponente |
Also Published As
Publication number | Publication date |
---|---|
WO2013037630A1 (de) | 2013-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1453251B1 (de) | Echtzeit- und Nicht-Echtzeitverkehr in einem lokalen Netz | |
DE102015102760B4 (de) | Taktlose serielle Slave-Vorrichtung | |
DE102010061188B4 (de) | Abschlussschaltung für einen aktiven Bus eines Controller Area Networks | |
EP2452436B1 (de) | Elektrische schaltung zur übertragung von signalen zwischen zwei mastern und einem oder mehreren slaves | |
WO2012065760A1 (de) | Verfahren und schaltungsanordnung zur datenübertragung zwischen prozessorbausteinen | |
EP1427086A1 (de) | Elektrisches Gerät und Verfahren zum Betreiben eines elektrischen Geräts | |
DE102006008575A1 (de) | Sicherheitskonzept für eine Getriebestellvorrichtung | |
EP2613463A2 (de) | Verfahren zur Überwachung eines Transmitters und entsprechender Transmitter | |
EP3005131A1 (de) | Verfahren zur datenkommunikation, kommunikationscontroller und schaltungsanordnung | |
WO2017046032A1 (de) | Verriegelungsschaltung und verfahren zum sperren einer datenleitung | |
EP1171986A1 (de) | Datenübertragungseinrichtung | |
DE102011082509A1 (de) | Schaltungsanordnung zur Vermeidung von Kollisionen beim Datentransfer | |
WO2012110541A1 (de) | Verfahren zum übertragen von daten über einen synchronen seriellen datenbus | |
DE102013218305A1 (de) | Verfahren und Vorrichtung zum Synchronisieren einer Steuereinheit und mindestens einer zugeordneten Peripherieeinheit | |
DE102021207201A1 (de) | Radarsystem für Kraftfahrzeuge | |
EP1198716A1 (de) | Schaltungsanordnung und verfahren zur prüfung eines schaltdiversity-systems | |
DE102008062994B4 (de) | Messanordnung | |
EP3841688B1 (de) | Medienkonverter und verfahren zum betreiben eines medienkonverters | |
DE102007036077B4 (de) | Eine differentielle Zweidraht-Kommunikationsleitung verwendendes Kommunikationssystem | |
DE102019200907A1 (de) | Teilnehmerstation für ein Bussystem und Verfahren zur Datenübertragung in einem Bussystem | |
DE10101196A1 (de) | Interfaceschaltung und Verfahren für Digitalsignale | |
DE102012201669B4 (de) | Verfahren und Kommunikationscontroller zur Datenübertragung zwischen zwei mittels Übertragungsstrecken verbundenen Datenverarbeitungseinheiten | |
DE102008064896B3 (de) | Messanordnung | |
WO1995027944A2 (de) | Verfahren zu seriellen datenübertragung | |
EP3484250B1 (de) | Verfahren, arbeitsbeleuchtung und arbeitsmaschine zur lichteinstellung von leuchtmitteln |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H04B0001380000 Ipc: G06F0013376000 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: VITESCO TECHNOLOGIES GMBH, DE Free format text: FORMER OWNER: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE |
|
R084 | Declaration of willingness to licence | ||
R081 | Change of applicant/patentee |
Owner name: VITESCO TECHNOLOGIES GMBH, DE Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE |
|
R018 | Grant decision by examination section/examining division |