DE2953444T1

DE2953444T1 - Bus collision a voidance system for distributed network data processing communications systems

Info

Publication number: DE2953444T1
Application number: DE792953444T
Authority: DE
Inventors: J Laabs; Mesa N De
Original assignee: Harris Graphics Corp; Harris Corp
Current assignee: Harris Graphics Corp
Priority date: 1978-12-27
Filing date: 1979-12-27
Publication date: 1980-12-18
Also published as: JPS56500152A; SE8005993L; EP0020747A1; CA1140231A; GB2057822B; GB2057822A; US4281380A; DE2953444C2; EP0020747A4; SE444619B; EP0020747B1; JPS639261B2; WO1980001426A1

Description

holen, um seine Nachricht entsprechend einem vorgeschriebenen Prioritätsplan zu übertragen. Dieser Prioritätsplan wird Uiiter den Teilnehmern längs der Vielfachleitung vorl· >r festgelegt, und er verhindert eine Wiederholung der Übertragung untBr den Teilnehmern der ursprünglichen Kollisj :>n. Dieser-gespeicherte Prioritätsplan ermöglicht es automatisch einer Vorrichtung mit einer relativ höheren Priorität, die Vielfachleicung zu belegen und die Teilnehmer einer vorangegangenen Kollision auszuschließen. Als Ergebnis wird untsr den Teilnehmern der ursprünglichen tJbertragungskollision die Vorrichtung mit der höheren Priorität veranlaßt, ihr Belegungskennzeichen der Vie Lfachleitungs-Zustandsieitung einzugeben, bev^r Entsprechendes bei der Vorrichtung mit der niedrigeren Priorität geschieht, und zwar in einem ausreichenden Ausmaß früher als der andere Teilnehmer, so daß die Vorrichtung mit der niedrigeren Priorität erkennt, daß die Vielfachleitung bereits durch den ersten Teilnehmer belegt worden i: t, wenn sie die Vielfachleitungs-Zustandsleitung prüft. Daher besteht für die Vorrichtung mit der höheren Priorität Gewähr dafür, daß sie ihre Nachricht senden kann, ohne daß in der Vielfachleitung eine Kollision mit einer Nachricht der Vorrichtung mit der niedrigeren Priorität stattfindet.

Kurze Be Schreibung der Zeichnungen

Fig. 1 j ;t eil verallgemeinertes Blockschaltbild eines Datenübe -tragi ngssj stems in Form eines verteilten Netzwerks, das die Verbir dungsanordnung einer einzigen Datenübertragungstafel unr des zugehörigen Prozessors mit der Netzwerksvielfach .eitu g ze: gt;

Fig 2 ist eira de aillierte schematische Darstellung der einzelne ι Teile ei .er einzelnen Datenübertragungsti.fel;

030604/0U8

2953UA

Fig. 3, 4 und 5 sind Ablaufdiagramme, die in Beziehung zu den Datensehreib-, Belegungsbestätigungs-, Prüf- und Datenausgäbevorgängen bei der in Fig. 2 dargestell en Datenübertragungstafel stehen; und

Fig. 6 und 7 sind zugehörige Fließender der Nachrichten-, übertragungs- und Nachrichtenempfangs-Bestätigungsoperationen, die zu einer Nachrichtenübertragung zwischen den betreffen- ■ den Vorrichtungen längs des verteilten Netzwerks gehören.

Bevor im einzelnen die verbesserte Nachrichtenkollisions-Vermeidungsanordnung nach der vorliegenden Erfind\ ng beschrieben wird, ist zu bemerken, daß die vorlieger.de Erfindung in erster Linie in einer neuartigen strukturellen Kombination bekannter Rechnerteile und Datenübertragungsschaltungen und nicht etwa in den speziellen, im einzelnen dargestellten Konfigurationen derselben besteht. Daher sind der Aufbau, die Steuerung und die Anor Inung dieser bekannten Bestandteile und Schaltungen zum größton Teil in den Zeichnungen durch leicht verständliche Bloc'cdarstellungen und schematische Diagramme wiedergegeben, die nur diejenigen speziellen Einzelheiten zeigen, welche zu d<;r vorliegenden Erfindung gehören, um die Offenbarung nicht durch strukturelle Einzelheiten undeutlich zu machen, die für jeden Fachmann offensichtlich sind. Außerdem wurden verschiedene Teile eines elektronischen Datenverarbeitungssystems auf geeignete Weise zusammengefaßt und vereinfacht, um diejenigen Teile zu betonen, die für die vorliegende Erfindung die bedeutsamsten sind. Somit repräsentieren die Blockdiagramm-Darstellungen in den Figuren nicht notw* ndigerweise die mechanische strukturelle Anordnung def als Beispiel gewählten Systems, sondern sie dienen in ers· er Linie zur Veranschaulichung der strukturellen Hauptte.le des Systems in einer zweckmäßigen funktioneilen GrU]Dpie:"ung, wodurch die vorliegende Erfindung leichter verstand!.ich wird.

03060/ /OU?

In Fig. 1 der Zeichnungen ist ein Blockdiagramm von einschlägigen Teilen eines verteilten Datenübertragungsnetzwerks gezeigt, über welches mehrere Vorrichtungen 1.-1 bis 1-N miteinander verkehren können. Jede der Vorrichtungen 1-1 bis 1-N ist prozessor- oder rechnergestützt und ist mit geeigneten peripheren Ein-/Ausgabe-Interphaseneinheiten (nicht dargestellt) gekoppelt, wo dies erforderlich ist, um Daten und .Steuersignale ein- und auszugeben, wie es erford( rlich ist, um den Betrieb des speziellen Systems durchzuführen, bei d.em drs verteilte Datenübertragungsnetzwerk verwendet wird. Bei einer. Arbeitsgebiet, bei dem geldliche Transaktionen vorkommen, könnan diese Ein- und Ausgabe-Interphaseneinheiten z.B. mit geeigreten Darstellungseinrichtungen, Kassenschub-· laden, Kreditkartenlesern, Tastaturen, DrucLern usw. gekoppelt sein. Entsprecheid kann es sich bei größeren Arbeitsgebieten von industriellem Ausmaß, z.B. bei einem Druckpressen-Steuersystem, bei diesen Einheiten um voreingestellte Einfärbeeinrichtungen, Druckeinheiten, Scheibeneinheiten, ent fernt angeordnete Eingabepulte, Darstellungseinrichtungen, Tastature ι usv. handeln, die während des Betriebs des Gesamtsyste as miteinander verkehren. Natürlich ist zu bemerken, daß sich lie \ >rliegende Erfindung nicht auf diese oder ein bestimmte 3 sonstiges Arbeitsgebiet beschränkt, sondern allgemein be i allen prozessorgestützten digitalen Dätenüb^rtragungssysiemen anwendbar ist. Daher ist kein spezieller Anwendungslere ich bzw. keine periphere Vorrichtung dargestellt worden, c amit die volle Würdigung und das Verständnis der Erfindung nicht beeinträchtigt wird.

Jede Vorr chtui g 1-1 bis 1-N (zusätzlich zu den vorstehend beschrieb' nen lin-Ausgabe-Signalkopplungsteilen, die nicht dargestellt sinl) umfaßt einen geeigneten Prozessor oder Rechner 2-1 mit dem erforderlichen Speicher und eine Datenübertragungstafel 3-1 (gelegentlich als Vielfachungsleitungsadapter bezeichnet). Jeder Prozessor 2-1 führt gee:.gnete

030604/0U8

Infοrmationssignale unter Sinschluf von Adressen-, Daten- und Steuersignalen der zugehörigen Datemibertragungstafel 3-i zu, um ein Übersetzen und Überiragen bzw. Empfangen einer Nachricht oder eines Datenpakets ζ ι bzw. von einer anderen längs der Vielfachleitung ; verti ilten Vorrichtung durchzuführen. Wie anhand von Fig. 2 im inzelnen beschrie- : ben, kann die Vielfachleitung 3 drei aus verdrillten Drähten", bestehende Leitungspaare 120, 121, 122 uiifassen, die dazu dienen, Daten, Taktsignale und Zustandssignale zwischen den■"; Vorrichtungen 1-1 bis 1-N längs des Netzwerks zu übertrager-;·. Die Daten selbst werden vorzugsweise übersetzt und seriell ' übertragen, und zwar gemäß einem SDLC-Prctokoll (synchrone Datenstreckenverbindung) über den Datenteil 12 0 der Vielfachle.itung 3· Werden Nachrichten von einer Verrichtung 1-1 empfangen, werden sie durch die Dateaübertraguagstafel 3-i der Vorrichtung zerlegt und dem zugehörig;n Prozessor 2-1 unter dessen Steuerung zugeführt.

Bei der Beschi-eibung hat es sich bis jetzt um eine allgemeine Erläuterung der Hauptkomponenten und der Arbeitsweise eines verteilten Datenübertragungsnetzwerks gehandelt, das zum größten Teil auf bekannte Weise ausgebildet ist. Innerhalb eines solchen Systems können jedoch das Verfahren und seine Realisierung, mittels we.".eher die Verwendung der Vielfachleitung bestimmt wird, von eine ι System zum anderen variieren, und die vorliegende Erfindung ist auf dieses Verfahren und seine Realisierung gerichtet. Genauer gesagt befaßt sich die Erfindung mit einer ,Anordnung, die es einer und nur einer Vorrichtung ermöglicht, die Steuerung der Vielfachleitung zu übernehmen, um eine zu einer Übe rs el meidung führende gleichzeitige Übertragung von Nachrichten zu vermeiden, und die Erfindung ermöglicht einen schnellen Zugriff zu der Vielfachleitung und vorher festgelegten Übertragungswiederholungskrü erien |in Ibhängigteit von einer unvorhergesehenen zufälligen Kollision in der Vielfachleitung. Dieser Gedanke wird durch eine neuartige Halbduplex-Datenübertra-

0306Ö4/OU-?

295344A

gungstafel und zugehöriger Vielfachleitungs-Verbindungsstrecken-Hardware realisiert, welche eine erhebliche Verringerung der Komplizie.iieit bekannter vollständiger Duplex-Lösungen herbeiführt. Eine eingehende Darstellung einer ein zelnen Datelübertragungstafel 2-i. ist in Fig. 2 dargestellt.

Wie in Fig. 2 gezeigt, enthält jede Datenübertragungstafel bzw. jeder Vielfachleitungsaiapter eine Rechner-Adapterschnitt ste1Le 21, mittels welcher Rechner-Vielfachleitun^sadaptersignale gegeneinander ausgetauscht werden. Zu diesen Signalen gehören die Daten selbst, die über die Vielfachleitung seriell übermittelt werden, sowie die erforderlichen Steuer-, Takt- und Adressensignale. Der Prozessor selbst kann aus einer beliebigen geeigneten handelsüblichen Zentraleinheit und dem zugehörigen Speicher bestehen. Zu diesem ι Zweck kann man Rechnerhardware mit einer einzigen Schalttafel verwenden, die von INTEL hergestellt wird, und zu welcher der INTEl,-Prozessor 80/20 gehört.

Die Zugänge der Schnitts te lleneii heit 21, über die der Prozessor, ζ B. der oben erwähnte II TEL-Prozessor .80/20 gehört, sind mit ier Dstenübertragungstajel gemäß Fig. 2 als Zugänge P1, P2, P3 und P4 verbunden. Der Zugang P1 ist ein Zweirieb tungs -Da tenzugang für acht Datenleitungen 32 zum Zu- und Abführen ve η Dateribits DO bis D7 gegenüber der SDLC-Einheit 31. Die Zugänge P2 und P3 dienen zum Zuführen von Signalen ζ im Steuern von Datenübertragungen und der Sender/-Empfänger-Logik. Der Zugang P3 wird ebenfalls zusammen mit dem Zugang P4 verwendet, um Vielfachleitungs-Belegungs-Bestätigungs- und Prüfvorgänge durchzuführen. Die Wirkung der einzelnen I its dieser Zugänge wird im folgenden im einzelnen in "Verbindung mit der Beschreibung der Logik und der Wirkungsweise des Systems beschrieben..

Zur Steuerung der Übersetzung und Übertragung, des Empfangs

C30604/0U8

und der Zerlegung der seriellen SDLC-Protokoll-Datennachrichten über die Vielfachleitung umfaßt die Datenübertragungstafel ferner einen logischen Sender/Empfänger-Teil 22, der grundsätzlich aus einer SDLC-Einheit 31 und zusätzlichen logischen Komponenten einschließlich exklusiver ODER-Gatter 91, 92 und 93 und einer Kippschaltung 94 besteht. Bei de*¹ Einheit 31 kann es sich um einen handelsübl .chen Sender/-" Empfänger-Chip handeln, der parallele Daten DO bis D7 als '. Einganssignale aus den Leitungen 32 in ein serielles Format verwandelt und ein Datenpaket übersetzt, das gemäß dem SDLC-Protokoll übertragen werden soll. Zu diesem Zweck kann' ein programmierbares INTEL-8273-Protokollsteuergerät (PPC) verwendet werden. Entsprechend der SDLC-Konvention besteht jede Nachricht aus vor- und nachgeschalteten 8-Bit-Keanzeichenbytes (Kennzeichenbyte = 01111110), zwischen denen sich seriell geformte Adressen-, Steuer-, Daten- und Rahmenprüf-Folgefeider befinden. Ein ausgehender Strom serieller Daten wird von dem seriellen Datenausgang TxD der Einheit 31 aus über die Leitung 57 einem Eingang eines exklusiven ODER-Gatters 91 zugeführt, dessen zweitem Eingang durch die Hardware ein schwaches Signal zugeführt Mrd. Die fest verdrahtete Erdung des zweiten Eingangs des exklusiven ODER-Gatters 91 veranlaßt das Gatter praktisch, air- Puffertreiber für die Vielfachleitungs-Schnittstelle 24 :u arbeiten. Auf ähnliche Weise ist ein Eil gang jedes exklusiven OLER-Gatters 92, 93 und 95 fest mil einer Bezugsspannungsquelle verdrahtet, so daß liese Gatter ebenfalls als Puffertreiber für die Vielfachleitungs-Schnittstelle 24 arbeiten. Das Ausgangssignal des Gatters 91 wird, wie dargestellt, einem UND-Gatter 101 der Vielfaclieitungs-Schnittstelie 24 zugeführt.

Die von der SDLC-Einheit 3T ausgeher.de Leitung: 56 führt ein Sendeanforderungssignal RfS" einem Eingang des exklusiven ODER-Gatters 92 zu, dessen zweitem Eingang duioh die Hardware ein starkes Eingangssignal zugeführt wird, und dessen Ausgang

030604/OU⁰

4b

so geschaltet ist, daß es jeden der Treiber 105 und 107 der Vielfachleitung;: -Schnittstelle 24 freigeben kann. Die Leitung 55 führt eiren empfangenen seriellen Datenstrom aus dem Treiber 106 der Vielfachleitungs-Schnittstelle 24 dem DatenempfangseLngang RxD der SDLC-Einheit 31 zu. Die betreffenden Sendertaktsignale txC und Empfänge rtakt.signale RxC werden der SDLC-Einheit 31 über die Leitungen 54 und zugeführt. Die.Leitung [A ist an den D-Eingang und den Ü-Ausgang der Kippschaltung 94 angeschlossen, dessen Eingang C über die Hardware) ein starkes Signal zugeführt wirö.. Das Takt-eingangssignal der Kippschaltung 94 wird über die. Leitung 77 einem Teiler 68 der Lese/Schreib-Steuer- und Taktgeneratoreinheit 23 zugeführt. Das Q-Ausgangssignal der Kippschaltung 94 wird einem Eingang eines exklusiven ODER-Gatters 93 zugeführt, dessen zweitem Eingang durch die Hardware ein starkes Signal zugeführt wird. Der Ausgang des Gatters 93 ist an einen Eingang des UND-Gatters 102 der Vielfachleitungs-Schnittstelle 24 angeschlossen.

Die Leitungen 35 und 36 führen Adressensignale über den Steuereingeng P2 der Schnittstelleneinheit 21 von dem Prozessor aus zu, um bei der SDLC-Einheit ein bestimmtes Datenregister zu wählen.. Die Leitungen 41 und 42 übertragen Sendebestätigungssignale txDACK ^λχηΑ Empfangsbestätigungssignale RxDAck von dem Prozessor zu der SDLC-F;inheit 31. Entsprechend übertragen die Leitungen 43 und 4^ Sendedienstanforderungen TxINT oder Empfangsdienstanforearungen RxINT von der SDLC-Einheit 31 zu dem Prozessor. Das Signal TxDACK in der I eitung 4I wird durch den Prozessor verwendet, um die SDLC-Einheit zu informieren, daß ihr ein Datenbyte zur Übersetzung und Übertragung zugeführt worden ist. Entspr chend dient das Signal RxDACK in der Leitung 42 bei dem Pro;;essoi dazu, die. SDLC-Einheit zu informieren, daß ein übertragenes 1 atenbyte empfangen und verarbeitet worden ist, und daß Bereitschaft für ein weiteres Byte besteht. Die

030604/OUi

Leitungen 35 und 36 werden in Verbindung mit den Leitungen 41 und 42 benutzt, um Datenregister in der SDLC-Einheit 31 zu bezeichnen. Die Leilunge:. 33 und 34 führen Datenübertragungs-AnforderungssignaIe T::DRQ und Datenempfan^s-Anforderungssignale RkDRQ von dar SDLC-Einheit 31 aus dc m Prozessor zu, der die Übertragung von Daten über den Zugang P1 in der entsprechenden Arbeitsweise (S anden oder Empfangen) anfordert.

Die Leitung 45 führt Systemeinschaitungssignale über eine Schmitt-Triggerschaltung 46 zu, um den SDLC-Chip zurückzu-setzen, z.B. beim Einschalten. Die Leitung 47 führt dem Takteingang CLK ein'Taktsignal (ζ.'.i. 1,84 MHz) zu, um die Arbeitsgeschwindigkeit der Einheit 31 zu regeln. Die tatsächliche Übertragung von Daten zwischen dem Prozessor und der SDLC-Einheit 31 wird durch Lese- und Schreibsignale in den Leitungen 52 und 51 gesteuert, die Verbindungen zwischen den Q-Ausgängen der LESE- und SCHREIB-Kippschaltungen 62 und 65 und den Eingängen RD" und Wr der Einheit 31 herstellen. Die übrigen Eingänge, d.h. der Chipwähleingang (CS"), der Sendeeingang (CTS") und der Trägernachweis eingang (CTJ) der SDLC-Einheit 31 sind über die Hardware geerdet, damit eine Nachrichtenübertragung stattfinden kann, wenn die SDLC-Einheit 31 bereit ist, und damit diese Einheit sowohl Lese- als auch Schreibübertragungsoparationen durchführen kann.

Der Lese/Schreib-Steuer- tnd Taktgenerator 23 besteht im wesentlichen aus einem Teiler und < iner zugehörigen Kombinationslogik zum Erzeugen der erforderlichen Zeitgebersignale für die Steuerung des Betriebes der Datenübertragungstafel. Ein System-Taktsignal (z.B. von 9,216 MHz) wird dem Takteingang des Teilers 67 zugeführt, um ein Taktsignal von 1,84 MHz für die Steuerung der SDLC-Einheit 31 zu erzeugen. Dieses geteilte Signal wird seinerseits durch den Teiler 68 auf eine niedrigere Frequenz gebracht, um ein

030604/0142

- atf -

Signal von 920 kHz in der Leitung 79, ein Signal von 460 kHz in der Leitung 78 und ein Signal von 115 kHz in der Leitung 77 erscheinen zu lassen. Das Signal mit einer Frequenz von 460 kHz steuert die Kippschaltungen 61 und 62, während ras Signal mit (,er Frequenz von 920 kHz die Kippschaltun, en 65, 66 und ⁽J7 steuert. Der D-Eingang der Kipp- / schfltuni 61 ist über d:'.e Leitung 72 mit dem Steuerzugang P3 ( er Schnittstelleneil heit 21 verbunden und empfängt ein Sigr.al OBF, das meldet, ob der Ausgangspufferspeicher des Prozessor ; gefüllt ist (der nicht. Der Q-Ausgang der Kippschaltung 61 ist mit einem Eingang des ODER-Gatters 63 und· über die Leitung 71 mit dem Steuerzugang P3 der Schnittstellenejnheit 21 verbunden. Die Leitung 71 führt ein Signal A.CK, um diä Verriegelung des Signals OBF in der Kippschaltung 61 zu bestätigen. Der Ausgang des ODER-Gatters 63 ist an den D-Eingang der SCHREIB-Kippschaltung 65 angeschlossen, deren S-Ausgang mii einem zweiten Eingang des ODER-Gatters ·>3 verbunden ist.

Das ODER -Gatter 69 hat οinen ersten und einen zweiten Eingang, di · so geschaltet sind, daß sie Aus gäbe Steuersignale READ und Eingabepuffer-?üllungssteuersignale IBF über die Leivunge 74 · nd 75 von den Steuerzugängen P2 und P3 der Ein/Ausg be-S< iinittstelleneinheit 21 des Prozessors empfangen. Der Ausgang des ODER-Gatters 69 ist an den D-Eingang der Kippschaltung 62 angeschlossen, dessen Q-Ausgang mit der Leituig 52 und einem Eingang des ODER-Gatters 64 verbunden is ;·. De." Ausgang des ODER-Gatters 64 ist an den D-Eingang der LESE-Kippschaltung 66 angeschlossen, deren Q-Ausgang mit c.er Leitung 73 verbunden ist, um dem Prozessor ein Leseabtastsignal STB zuzuführm, so daß durch eine Abtastung Daten einem Datenregister in der SDLC-Einhe:.t 31 entnommen und in de ι Eingabepuffer des Prozessors überführt werden können.. Der i-Aufsgang der LESE-Kippschaltung 66 ist an einen ^weiten Eilgang des ODER-Gatters 64 angescilossen.

03Ö6Ö4/OU

Zu der Datenübertragungstafel gehört ferner eine Vielfachleitungs-Schnittstelleneinheit 24, die sich aus drei Sätzen von Zweirichtungs-Treiberpaaren 105-106, '07-108 und 109-110 zusammensetzt. Die Eingangssignal fi.r die - ' Übertragungs-Ausgabe-Treiber 105, 07 und 109 werden über UND-Gatter 101, 102 und 103 ertnomr.en. Die Größe der Ausgängssignale der Treiber 105, 07 vad 109 wird durch Widerstände 123 bis 128 verringert, ui die richtige Signalpegelkopplung zu erreichen und Reflexionen längs der Vielfachleitung zu"-' verringern. Die Ausgangssignale der Treiber 105, 107 und 109 sowie die Eingangssignale der Treiber 106, 108 und 110-werden über Verbindungselemente 131 bis 136 der Vielfachleitung 120 für serielle Jäten, der Taktsignalleitung 121 und der Zustande-VieIfachieitung 122 zugeführt, aus denen sich die Vielfachleitung des Systems zusammensetzt. Jede der einzelnen Vielfachleitungen 120 bis 122 der Systemvielfachleitung 3 kann ein geeignetes Paar verdrillter Drähte umfassen, wie es in Fig. 2 schanktisch dargestellt ist, wobei ein zugehöriges Widerstandsabschlußelement 120'' bzw. 212T bzw. 122T an die Verbindungselemente 131 bis I36 angeschlossen ist, um eine Widerstandsabgleichung zu bewirken. Die Widerstände 140 und 142 sind zwischen einer Vorspannungsquelle und einer der Leitungen angeschlossen, die :u den betreffenden Abschlußelementen 120T und 122T ?ühre i, um praktisch die Vielfachleitung für sirielle Da ^eη und die Zustands-Vielfachleitjng auf einen vorgeschriebenen binären Zustand vorzuspannen, der dem nicht belef ten Zustand der Vielfachleitung entspricht. Diese Vorspai nung verhindert ein Schwimmen der Vielfachleitung, so dairdann, wenn die Vielfachleitung frei ist, eine anfordernde Vorrichtung nicht eine falsche Belegungsmeldung erhält.

Bei der vorstehend beschriebenen und in Fig. 2 dargestellten Vielfachleitungs-Schnittstelleneinheit 24 und der eigentlichen Vielfachleitung 3 wird der seriell e SDI,C-Datenstrom

03060 A/OUS

über die Vielfachleitun;, 120 für serielle Daten übertragen, während die Sender- und Empfänger-Taktsignale über die Taktsignal-Vielfachleitung 121 zugeführt werden. Die Zustands-Vielfachleitung 122 wird in Verbindung mit der unten zu beschreibenden Vielfachleitungs-Setz- und -Prüflogik verwendet, um einen ausschließlichen Zugang zu der Vielfachleitung festzulegen und hierdurch Kollisionen .in der Vielfachleitung zu verhindern.

Um die VielfachIeitungs-Kennzeichensetz- und Belegungsprüfverfahren gemäß der vorliegenden Erfindung zu realisieren, ■ enthiilt die 1 Datenübertragungstafel genauer gesagt eine logische Vielfachleitungs-Setz- und -Prüflogikeinheit 25. In diese Einheit ist ein exklusives ODER-Gatter 95 eingeschlossen, dessen einer Eingang über eine feste Verdrahtung ein starkes Signal erhält, und dessen anderer Eingang über die Leitung 81 an den Steuerzugaag P2 der Schnittstelleneinheit 21 angeschlossen ist. Die Leitung 81 dient zum Zuführen eines BeIegungsbestatigungssignals (BUSY ASSERT) von dem Prozessor aus derart, daß ein V'ielfachleitungs-Belegungskennzeichen oder Flügelsignal immer^ dann gesetzt wird, wenn der Prozessor die Absicht hat, zu senden. Der Ausgang des exklusiven ODER-Gatters 95 ist an den D-Eingang der BeIegungs-Bestatigungs-Kippschaltung 97 angeschlossen. Der Q-Ausgang der Belegungs-Bestätigungs-Kippschaltung 97 ist mit dem Treiber 109 zum Freigeben des Belegungskennzeichens verbunden, während der ü-Ausgang der BeIegungs-Bestätigungs-Kippschaltung 97 an ein UND-Gatter 103 angeschlossen ist. Der Ausgang des exklusiven ODER-Gatters 95 ist ferner mit dem Takteingang der Zustande-Kippschaltung 96 verbunden. Der D-Eingang der Zustande-Kippschaltung 96 ist an den Ausging des Zustands-Vielfachleitungs-Überwachungstreibers 110 angeschlossen, während dem C-Eingang über eine feste Verdrahtung ein starkes Signal zugeführt wird. Der Q-Ausgang der Zustands-Kippschaltung 96 ist durch die Leitung 82 mit

0306Ö4/0Un

2953U4

dem Steuerzugang P4 der Ein/Ausgabe-Schnittstelleneinheit 21 des Prozessors verbunden. Der Ausgang des Zustands-Vielfachleitungs-Überwachungstreibers 110, über den angezeigt wird, ob eine andere Vorrichtung des Systems die Vielfachleitung belegt hat, ist fer ier durch die Leitung 83 mit dem Steuerzugang P4 der Ein/ausgabe-Schnittstelleneinheit 21 des Prozessors verbunden, um diesem ein BeIegungszustands/Unterbrechungssignal zuzuführen, so daß sich der Prozessor immer dann zum Empfang einer Nachricht vorbereiten kann, wenn die Vielfachleitung durch eine andere Vorrichtung belegt ist. Es sei daran erinnert, daß es sich bei. dem vorliegenden System um ein Halbduplexsystem handelt, wodurch die Verwendung teurer und kompliz Lerter Hardware verringert wird, wobei sich das Sys ;em ncrmalerweise im Empfangs zustand befindet, wenn es nicht ;.endet, so daß es keine dafür bestimmte Nachricht ausläßt. Der logische Pegel ■ in der Leitung 82 zeigt an, ob ein Belegungskennzeichen durch eine andere Vorrichtung des Systems in dem Zeitpunkt gesetzt ist, in dem die betrachtete Vorrichtung zu senden wünscht. Sollte es- erwünscht sein, eine Datenübertragungstafel ausschließlich auf den Empfargsbetrieb einzustellen, kann man die BeIegungszustandeleitung 82 auf geeignete Weise mit einem logischen Vielfachleitungs-Belegungspegel verknüpfen.

Nachdem die Schaltungselemente und die Verbindungen, aus denen sich die Datenübertragungstafel nach Fig. 2 zusammensetzt, beschrieben worden sind, wird jetzt die Arbeitsweise der . Datenübertragungstaful und diejenige des Gesamtsystems erläutert.

Übertragungsbetrieb

Wie oben erläutert und avs Fig. 2 ersicl tlich, wi3-d die Übertragung von Nachrichten bewirkt durch die Sender/-

0306CU/QUC

Empfänger-Logikeinheit ;?2, welche die SDLC-Einheit 31 enthält, wöbej die zugehörigen Daten- und Steuereingangssignale der Zentraleinheit über die Schnittstellensinheit 21 entnommen werden. Soul eine Nachricht übertragen werden, werden verschiedene Felc.er durch die SDLC-Einheit 31 übersetzt, wobei Folgen von 8-Bit-Datenbytes von dem Datenzugang P1. des Prozessors aus über parallele Leitungen 32 zugeführt werden. Währeεd der Übertragung werden Daten aus dem Ausgabepuffer ier Zentraleinheit in einen zugehörigen Puffer b:.w. ein Register der SDLC-Einheit 31 eingelesen. Für jedes neue Byte wird ein Datensendungs-Anforderungssignal TxDRQ dem Prozessor von der SDLC-Einheit 31 aus über die Leitung 33 zugeführt. Ein Schreibzyklus wird eingeleitet, sobald Daten in den Ausgabepuffer des Prozessors überführt werden, um •an den Datenzugang P1 der Schnittstelleneinheit 21 abgegeben zu werden. Die erforderlichen Registeradressen- und Übertragungsbestätigungs-Steuersignale werden über die Leitungen¹" 35, 36 und 41 der SDLC-Einheit 31 zugeführt, um die SDLC-Einheit 31 für den Empfang von.Daten aus dem Prozessor vorzubereiten.

Gemäß I'ig. 3, die den zeitlichen Ablauf der Schreiboperation des Lese/Schreib-Steuer- und Taktsignalgenerators 23 zeigt, veranlaßt der Prozessor zum Einleiten eines SchreibVorgangs, daß der Pegel OBF in. der Leitung 72 herabgesetzt wird. Beim nächsten Übergang (von unten nach oben) des Taktsignals von 460 kHz erscheint am Q-Ausgang der Kippschaltung 61 ein schwaches Signal, welches dem D-Eingang folgt, so daß der ACK-Pegel in der Leitung 71 in diesem Zeitpunkt einen niedrigen Wert annimmt. In Abhängigkeit von diesem Signal ACK gibt der Prozessor ein Datenbyte über den Datenzugang P1 an die Leitungen 32 ab, so daß die Daten bereit sind, abgetas-uet oder im betreffenden Register des SDLC-Chips eingegeben zu werden, wie es durch die Bits AO und A1 dargestellt ist. Die Bestätigung dieser Übertragung wird über die Leitung 41 gemeldet.

03060A/0U8

Innerhalb des Prozessors wird ier OBF-Pegel durch das Signal ACK zurückgesetzt. Bein, näc is ten positiven Übergang des Taktsignals von 920 kHz wird dar Q-Ausgang der Schreib_r Kippschaltung 65 abgeschwächt, so daß ein schwaches Signa1 Wr dem Schreibeingang (Wr) der SDLC-Einheit 31 zugeführt wird. Dieses Schreibsignal bewirkt, daß dio Daten aus den : Leitungen 32 abgetastet und dem adressierton Register der . SDLC-Einheit 31 zugeführt werden. Der nächste positive Übergang des Taktsignals λ on 920 kHz schaltet die ochreib-' Kippschaltung 65 in ihren entgegengesetzten Zustand um, wodurch der Impuls ^R beendet wird. Beim nächsten positiven' Übergang des Taktsignals von 460 kHz erscheint am Q-Ausgang der Kippschaltung 61 ein starkes Signal, wodurch der Schreibzyklus beendet wird. Dieser Schreibvorgang wird wiederholt durchgeführt, während die Daten dem Prozessor durch die Abtastung entnommen, durch den SDLC-Chip übersetzt und über die Leitung 57 serialisiert werden, während die Nachricht übersetzt und übertragen wird.

Wie früher erläutert, wird die serielle Datenübertragung einer SDLC-Nachr5cht durch ein Signal in der Leitung 56 gesteuert, die ü\>er das Gr.tter 92 den Treiber 105 freigibt, so daß der Vielfachleitun^ eine Nachricht zugeführt werden kann. Wird eine Nachricht über die Vielfachleitung ausgesendet, wird der SDLC-Rahmen von der Leitung 57 aus über das Gatter 91 und den Treiber 105 der seriellen Datenleitung 120 der Vielfachleitung 3 zugeführt. Vor der Übertragung werden jedoch die Belegungs-Kennzeiche α-Setz- und -Zustandsprüfvorgänge durchgeführt.

Setzen des Vielfachleitungs-Kennzeichens und Zustandsprüfung

Ein Fließbild der Folge von Operationen die bei einer Übertragung durchgeführt werden, /on der Belegungi.bestäti-

gung land der Prüfung bis zum Empfang einer Bestätigungsnachricht, ist in Fig. <> dargestellt, und auf diese kann im Verlauf der nachstehenden Beschreibung als bildliche Darstellung der beschriebenen Arbeitsweise des Systems Bezug genommen werden.

Vor der Übertragung einer Nachricht und in Befolgung des Kollisio lsvermeidurgsverfahrens, das entsprechend der vorliegende ι Erfindung festgelegt ist, bestätigt der Prozessor einen Be Legun^szustand der Zustands-Vielfachleitung dadurch, daß der Pegel in der Belegungsbestätigungsleitung 81 ver-·.. anlaßt wird, einen niedrigen Wert anzunehmen, wie es in dem Ze itablau:! plan von Fig. 4 dargestellt ist. Dies veranlaßt das Ausgi.ngssignal des exklusiven ODER-Gatters 95, einen hol en Wert anzunelimen. Beim nächsten Übergang des Tak1 signals von 920 kHz aus dem Teiler 68 wird die BeIe- ; gungs-Bestätigungs-Kippschaltung 97 umgeschaltet, damit ! der Zustands-Vielfachleitung 122 ein der Belegung entspreche ider Pegel zugeführt wird. Der Übergang am Ausgang des exk .usiven ODER-Gatters 95 hat außerdem die Zustands-Kippsch iltun,3 96 getriggert, um ihren Q-Ausgang zu veranlassen, einsh Pe^eI zu liefern, der das Ausgangssignal des BeIegungs-Vi lfachleitungs-Monitortreibers 110 anzeigt, und zwar den Zustand der Vielfachleitung unmittelbar vor dem Zeitpunkt, in dem das Taktsignal von 920 kHz der Zustands-Vie i-fachLeitu) g ein Be Ie gungs kennzeiche η zuführt. Die, Verzögerung zwischen der sofortigen Triggerung der Zustands-Kippschaltung 96, mittels welcher die Zustands-Vielfachleitmg 122 abgelesen vird, und die Verriegelung der Belegungs-Bestätigungs-Kippschaltung 97 durch den Übergang des Signals von 920 kHz verhind€rt, daß die Zustands-Kippschaltung 96 das durch ihren eigenen Prozessor gesetzte BeIegungskennzeicheη liest. In jedem Zeitpunkt wird der tatsächliche BeIegungs- oder Nichtbelegungszustand der Zustands-Vielfachleitung 122 durch den Prozessor über die

030604/OUS

29.Ϊ3ΑΑΑ

Belegungs-Zustands-Unterbrechungsleitung 83 überwacht. Der Prozessor überwacht diese Leitung, so daß er darüber informiert wird, ob andere Vorrichtungen Nachrichten senden, und daß keine Meldung verloren geht, die durch eine andere Vorrichtung an ihn adressiert wird. Dieses Merkmal ist wichtig, denn das System ist ein Halbduplex-System, bei dem keine gleichzeitige Übsrtragung und ein Empfang von Nachrichten durch die gleiche Vorrichtung erfolgt.

Nimmt man an, daß die Vielfachleitung nicht durch irgend- · eine andere Vorrichtung belegt worden ist, wird das Q-Ausgangssignal der.Zustands-Kippschaltung 96 angezeigt haben, daß die Vielfachleitung frei ist, so daß die Übertragung von der SDLC-Einheit 31 der Datenübertragungstafel aus erfolgen kann. Danach begirnen die oben beschriebenen Schreibunc, Übertragungszyklen ütar die SDLC-Einheit 31, und ein Da-cenpaket (ein SDLC-Rahren) wird abgetastet und der seriellen Datenvielfachleitung 120 zugeführt, während das Sendertaktsignal über die Taktleitung 121 zugeführt wird.

Nachdem die Nachricht in die Vielfachleitung.überführt worden ist, entfernt die sendende Vorrichtung ihr Belegungskennzeichen aus der Zustands-Vielfachleicung 122 und wartet, um eine erwartete Bestätigungsnachricht oder ein Datenpaket von der Vorrichtung zu empfangen, an welche die Nachricht adressiert war. Zu diesem Zweck verändert nach den Ablauf eines kurzen Vielfachleitungs-Fortpf3anzungszeitintervalle nach der Übertragung des Endkennzeiclenbytes der Prozessor einen Übergang des Pegels in der BeIegungs-Bestätigungsleitung 81 von einem niedrigen auf einen hohen Wert, so daß das Ausgangssignal des exklusiven ODER-Gat ;ers 95 von einem hohen Wert auf einen^xniecrigen Wert übergeht. Beim nächsten 920-kHz-Taktimpuls in der Leitung 79 vird der Zustand der Belegungs-Bestätigurgs-Kippschaltung 97 geändert, und das

030&Ö4/OUA

-SMf-

durch den Treiber 109 der Zustands-Vielfachleitung zugeführte Be Legur.gskennzeichen wird entfernt. Die das Datenpaket empfangende Vorrichtung kann jetzt zu der ursprünglich sendender. Vorrichtung eine Bestätigungsnachricht zurücksenden. Bev >r da. Bestätigungsverfahren beschrieben wird, wird die Arbe tswei.se der Datenübertragungstafel beim Empfangsbetrieb rläutert.

Empfangsbetrieb

Wie früher beschrieben, handelt es sich bei der Datenübertragun ;stafel '' um eine Halbduplexanordnung. Wird nicht übertragen, überwacht daher jede Vorrichtung die Zustands-Vielfachleitung 122 bezüglich eines durch eine andere Vorrichtung gesetzten Belegungskennzeichens. Diese Wirkungsweise wird durch die Benutzung der Belegungszustands-Unterbrechungs' leitung 83 erreicht. Wenn der Prozessor einer Vorrichtung in der Le.-tung 83 ein Belegungskennzeichen feststellt, bereitet er sich sofort vor, um Daten zu lesen, die in einer Nachricht enthalten sind, welche an ihn adressiert sein kann. Wenn bei dieser Betriebsweise die Nachricht über die serielle Datenvielfachleitung 120 übertragen wird, wird sie über den Treiber 106 und dit Leitung 55 dem Datenempfangseingang RxD de-SDLC-Einheit 31 der empfangenden Datenübertragungstafel zugeführt. Synchron hiermit wird das übertragene Taktsignal über den Treiber 1C3 und die Leitung 53 dem Empfängertakteingang RxC der SDLC-Iinheit 31 zugeführt. Nimmt man an, daß die SDLC-Einheit ; 1 ihre Adresse in dem SDLC-Adressenbyte erkenrt, führt σ Le ein Empfangsunterbrechungssignal RxINT üt er die '-,eituig 44 und ein Empfangsdaten-Leseanforderungssigne ■. RxDF 3 übe ? die Leitung ?4 dem Prozessor zu, so daß die eir · treffende ι Daten über de η Datenzugang P1 über die parallelsn Datenleitungen 32 ausgegeben und im Eingabepuffer des Prozessors festgehalten werden können.

03of04/on a

295344A

In Abhängigkeit von einem Datenempfangs-Anforderung^signal RxDRQ bewirkt der Prozessor, daß jedes der nacheina ider empfangenen Datenbytes, das in die Leitungen 32 ein ;egebea. wird, über den Ein/Ausgabe-Interphasen-Datenzugang ^J1 des. Prozessors eingegeben und im W:ge der Abtastung den Eingangspuffers des Prozessors zugeführt wird. Diese Opera ion wird" durch ein Lesesignal READ eingeleitet, dar. in der Leitung. 7k. vom Steuerzugang P2 zu dem ODER-Gatter 69 erscheint. Außerde'm bringt der Prozessor jedesmal beim Ablese ι des Datenzugangö · P1 einen niedrigen Pegel in der Leitung I '>F (Eingat apuffer gefüllt) zur Wirkung, um der peripheren / osrüstung anzuzeigen, daß die Daten durch den Prozessor gelesen ν orden sind. Da ein niedriger Pegel in der IBF-I eiturg 75 einen weiteren Lesezyklus beginnen würde, wird die leses" euerleitung verwendet, um den Lesezyklus festzuhalten. Geräß Fig. 4 geht beim nächsten positiien Übergang des 460-kHz-Signals das Q-Ausgangssignal der Kippschaltung 62 auf einen niedrigen Wert zurück, so daß in der R"S-Leiti,ng 52 ein schwaches Signal erscheint und die Daten aus den zugehörigen Datenregister in der SDLC-Einheit 31 den Leitungen 32 zugeführt und über den Datenzugang P1 dem Eingabepuffer des Prozessors eingegeben' werden.

Das schwache Signal am Q-Ausgang der Kippschaltung 62 wird über das ODER-Gatter 64 weitergeleitet, so 'laß das Q-Ausgangssignal der Lese-Kippschaltung 66 beim nächsten Übergang des Taktsignals von 920 kHz von einem niedrigen auf einen hohen Wert einen niedrigen Wert annimmt, wie es in Fig. 4 gezeigt ist. Dieses Ausgangssignal/wird verwendet, um die Daten in den Leitungen 32 an.dem In-;erphasen-Datenzugang P1 abzutasten und sie dem Prozessor über die STB-Leitung 73 zuzuführen. Während das Datenbyte jetzt in dem Eingabepuffer verriegelt ist, erscheint in der IBF-Leitung 75 ein starkes Signal. Über die Leitung 42 wird ein Bestatigungssignal RxDACK für die empfangenen Daten von dem Zugang P2 aus zugeführt, so daß die

03060 WOUS

SDLC-Einheit darüber informiert wird, daß das abgetastete Datenbyte von dem Proze ;sor aufgenommen worden ist. Nachdem die Daten im Eingan^spuffer des Prozessors gelöscht worden sind, erscheint in den IBF- und READ-Leitungeη wieder ein schwaches Signal, so daß ein neuer Lesezyklus beginnen kann.

Bestätigungsnachricht

Ein Fließbild der Felge von Operationen, die bei einem Empfangs- und Besta tigungsVorgang durchgeführt werden, ist in Fig. 7 dargestellt, auf die während der folgenden Beschreibung als bildliche Darstellung der Arbeitsweise des beschriebenen Systems Bezug genommen werden kann.

Nachdem lie gesamte Nachricht durch die SDLC-Einheit 31 empfange ι und ausgegeben worden ist, belegt die empfangende Vorrichi ung dann die Vi<3lfachleitung, und sie überträgt eine Bestäti/ ungsnachricht zurück zu der ursprünglich sendenden Vorrichtung. Zu diesem Zweck führt der Empfänger eine Vielfachleitungs-Belegurigsbestätigung und eine Zustandsprüfung durch, worauf die Übertragung eines Datenpakets entsprechend dem gleichen oben beschriebenen Verfahren folgt. Im Vergleich zur Länge des ursprünglich übertragenen Datenpakets kann jedoch die ".,änge eines Bestätigungsdatenpakets' sehr gering sein, wob2i ein vorgeschriebener Code als Kennzeichnung der Bestätigung verwendet wird. Selbstverständlich wird eine Bestätigungsnachricht ausschließlich zu diesem Zweck verwendet, ui.d sie löst keinerlei Reaktion des Senders aus. (Es findet keine Bestätigung einer Bestätigung statt.) We.in an dem ursprünglichen Sender ein Bestätigungsdatenpaket empfangen wird, weiß der Sender, daß seine Nachricht durchgelaufen ist, und .ar kann dann dazu übergehen, weitere Datenpakete'zi senö?n, wobei für jede Übertragung des vor-

Ö306CU/0U8

stehend beschriebene Verfahren angewendet wire. Wij d eine Bestätigungsnachricht nicht innerhalb eines vergeschriebenen ZeitIntervalls (durch den Prozessor bestimmt) empfingen, nimmt die Vorrichtung, von der die Nachricht ausgebt, an, daß eine Kollision stattgefunden hat, und sie geht iazu über, die Nachricht erneut zu übertragen, wobei wiederum das oben beschriebene Verfahren zur Bestätigung de- Belegung, zur Prüfung und zur Übertragung angewendet wird.

Kollision bei der Vielfachleitung

Wenn, wie oben kurz beschrieben, eine Vo -richi ung zu übertragen wünscht, bewirkt ihr Prozessor augenblicklich eine Änderung des Pegels in der Belegungsbestatigungsleitung 81, so daß beim nächsten Impuls von 920 kHz die Belegungsbestätigungs-Kippschaltung 97 veranlaßt, daß der ZustandeVielfachleitung 122 ein Belegungskennzeichen zugeführt wird. Im gleichen Zeitpunkt, in dem in der Belegungsbestatigungsleitung 81 ein schwaches Signal erscheint, liest die Zustande· Kippschaltung 96 den gegenwärtigen Zustand der Zustandsvielfachleitung 122 ab (bevor die Belegungs-Bestätigungs-Kippschaltung 97 das Erscheinen eines Belegungskennzeichens veranlaßt) . Obwohl die Wahrscheinlichkeit gleichzeitiger Anforderungen für den Betrieb und die Bel( gung der' V.ielfachleitung außerordentlich gering ist, kanr es ν rkomaen, daß mehrere Vorrichtungen gleichzeitig eine 3elegi ngsbestätigung und eine Prüfung durchführen. Wegen der arbeitszeit der Schaltung und wegen längs der Vielfachle .tung auftretender Fortpflanzungsverzögerungen kann eine Vorrichtung damit begonnen haben, ihre eigene Belegungsbestätigung und ihre eigene Zustandsprüfung durchzuführen, und sie kann festgestellt haben, daß die Vielfachleitung frei ist, ohne daß eine Kenntnis darüber besteht, daß die gleiche Aktion im gleichen Zeitpunkt gerade von einer anderen Vorrichtung

030604/01U

durchgeführt wird. Wenn jede Vorrichtung feststellt, daß die Vielfachleitung frei ist, wird sie dazu übergehen, eine Nachricht zu übertragen, die in der oben beschriebenen Weise entsprechend dem SDLC-Protokoll formuliert ist. Sobald sich jedoch diese beiden Datenpakete von verschiedenen übertragenden Vorrichtungen in der Vielfachleitung befinden, findet eine Kollision statt, so daß sich die Datenpakete gegenseitig stören. Dies hat zur Folge, daß zwar die ; nderen längs des Netzwerks verteilten Vorrichtungen von der Tatsache in Kenntnis gesetzt worden sind, daß die Vielfachleitung belegt worden-ist, und daß eine Nachricht für irgendeine Stelle gerade übertragen/ärd, die kollidierenden Nachrichten zu einer verstümmelten Übertragung führen, und daß keine Vorrichtung ein Da^.enpaket von einer der übertragenden Vorrichtungen erfaßt und bestätigt, Daher wird bei jede - übertragenden Vorrichtung nach einer vorgeschriebenen Ze tspanne, während welcher ein bestätigtes Datenpaket nicht emi fangen worden ist, 'der zugehörige Prozessor annehmen, daß eine /Collision stattgefunden hat, und er wird die Nachricht erreut übertragen. Zu diesem Zweck wird der in jeder Vorrichtung enthaltene Prozessor nach dem Ablauf einer bestimmten Zeitspanne damit beginnen, die Belegung der Vielfachleittng erneut zu bestätigen, die Zustandsleitung zu prüfen urd zu übertragen, wenn diese frei ist. Um eine erneute Kollision zwischen den Nachrichten der Teilnehmer der ursprünglichen Kollision zu verhindern, wird im Speicher für jeden Prozessor eine-Übertragungsviederholungs-Versuchszeit bzw. ein Plan gespeichert, der praktisch ei.ie Priorität zwischen allm längs des Netzwerks verteilten Vorrichtungen fest Legt. Der Plan ist von solcher Art, daß jede längs des Netz 'erks verteilte Vorrichtung eine andere Übertragungswiederholungsze.it zugeteilt erhält. Die Zeitintervalle, dif jedem Prozessor zugewiesen und darin gespeichert sind, rei chen aus, um die maximale Nachrichtenlänge eines Datenpake s und den Empfang einer Bestätigungsnachricht zu enthalten.

030604/0148

29 >3U4

Jedoch unterscheiden sich die Intervalle voneinand· r um eine vorgeschriebene Prioritätsdef jnitic isdif 'erer :, so daß im Falle einer Kollision die Übertragung swied irhol mgs ze it einer Vorrichtung mit einer niadrigeren Prior .tat ine geringfügige Verzögerung gegenübar derjenigen e^ner "orrichtung mit einer höheren Priorit it erfährt, damit di ; Vorrichtung mit der niedrigeren Priorität die Vielfactaleitungnicht belegen kann. Nachdem der Empfang und die Bestätigungeiner Nachricht unterblieben ist, bestätigt daher der Pro- ■-zessor jeder eine Kollision verursachenden Vorrichtung einen Vielfachleitungs-Belegungszustand in der Leitung 81 entsprechend dem ihm zugewiesenen Übertragungswiederholungs-Versuche· plan. Wegen des Vorhandenseins dieses festen Prior/.tatsplans bei samt Liehen Vorrichtungen des Systems erzeugt die Vorrichtung, welche die höhere Priorität hat, ein Bei ;gungskennzeichen in einem Zeitpunkt, der hinreichend friher eintritt, als die Erzeugung des Belegungskennzeichens durch die Vorrichtung mit der niedrigeren Priorität, um eine Vielfachleitungskollision zwischen diesen Vorrichtungen zu verhindern. Wenn nämlich die Zustands-Kippschaltung 96 der Vorrichtung mit der niedrigeren Priorität das Signal der ZustandsVielfachleitung 122 entnimmt, wird sie.· sehen, daß die Vielfachleitnng belegt worden ist. (durcl- die Vorrichtung mit der höheren J'riorität), so daß keine Übertragung von der Vorrichtung mit der niedrigeren Priorität stattfindet, bis die Vielfachleitung frei wird.

Es ist möglich.(jedoch sehr unwahrscheinlich), daß während der Übertragungswiederholungs-Belegungsbestätigung und der Vielfachleitungs-Zustandsprüfung durch die Vorrichtung mit der höheren Priorität eine andere Vorrichtung, die an der vorausgegangenen Kollision nicht beteiligt war, dar Belegungskennzeichen erzeugt und eine VielfachleitungS] rüfung im gleichen Zeitpunkt durciführt, in dem die Vorrichtung mit der höheren Priorität dieses Vsrfahren durchführt, bevor

030604/0149

Γ.953444 - 50 -

sie ihre Übertragung wiederholt. Dies würde zu einer neuen KoI?ision zwischen der ι rsprünglicheη Vorrichtung mit der höheren Priorität und der Vorrichtung führen, die neuerdings versucht, eine Übertragung zu bewirken. In einem solchen Fall wird die gleiche Zeitablaufsteuerung, die Prioritätszuweisung und das Übertragungswiederholungsverfahren zwischen t den neuen Teilnehmern der Kollision durchgeführt. Dies·. Reihenfolge ge wähl'leistet, daß jede zufällige Kollisior vermieden wird, unc daß jede Vorrichtung, die eine Nael·rieht zu übertragen wünscht, in jedem beliebigen Zeitpunlt versuchen kann, dz.es zu tun. Diese asynchrone Arbeitsweise bietet eine maximale wirtschaftliche Benutzung der Vielfachleitung ohne erhebliche Investitionen in kostspielige und komplizierte Datenübertragungs-Hardware; jedoch bietet sie einj Sicherung gegen Kollisionen mit Hilfe eines ;

i anfänglich durchzuführenden Belegungsbestätigungs- und Prüf-I Verfahrens, durch das Störungen innerhalb der Vielfachleitung vermieden werden.

Eine Hauptaufgabe der Erfindung besteht in der Erzielung eine \ maximalen Nutzung der Vielfachleitung dadurch, daß ein onmii-telbarer Zugriff zu der Vielfachleitung (wenn die se frei ist", einer Vorrichtung gewährt wird, die eine Nachricht zu übertragen wünscht.'Die Durchführung des Vielfachleitungs-Belegungs - unnd Prüfverfahrens mit Hilfe einer erheblich vereinfac ten Hardware-Anordnung erweist sich als zweckmäßig zur Lösur ; dieser Aufgabe. 2^war ist es möglich, jedoch äußerst unwahrsch iinlich, daß bei der Vielfachleitung eine unvorhersehbare Kollision stattfindet, jedoch wird eine zuverlässige Durchführung der gewünschten Übertragung einer Nachricht durch ein Bestatigungs- und Übertragungswiederholungsverfahren garantiert, das gegenüber den die Kollision verursachenden Teilnehmern auf Prioritäten beruht, um den Erfolg des Vielfachleitungs-Belegungs- und Zustandsprüfverfahrens bei der Vorrichtung mit der höheren Priorität gegenüber der

030S0A/01 48

- ■-■"·' ""'"'. ■,·<■., -':-'-■ '-'- '"' ... ,:/·.,:■'■ ^VJ'^V~" -"* ^aIl einer Kollision ;

^>ί:'' ' .. ,-. ,,,,,.· ■·' .'./-¹Vo 'wegon der Häufigkeit ihres Auftretens möglich ist, das Ausmaß d >r Durchführung von Organis at ions τ-arbeiten durch die Datenü>ertragungstafeln·in einem erheblichen Ausmaß zu verringern.

Wir haben eine Aus führung*; form nach der vorliegenden Er- : findung dargestellt und beschrieben, do ^h sej bemerkt, daß die Erfindung ni;ht hierauf beschränkt st, sondern daß, wie jedem Fachmann bekannt, zahlreiche .nderungen und Weiterbildungen möglich sind, und daß wir daher n:3ht wünschen, auf die hier dargestellten und bescariel: enen Einzelheiten beschränkt zu werden, sondern die Ab£icht haben, alle solche-Änderungen und Abwandlungen zu erfassen, die für einen Fachmann mit dem üblichen Kenitnis tand auf der Hand liegen. " -

0.30604/0

SCHIFC ν. FONER STREHL SCHDBEL-HOPF EB31NGHAUS FINCK

P 2? 53 44-1.9 27. August τΑο

Harü is Corporation DEA- 25266

Besc iriftung der Zeichnungen

Fig. 1

2-1, 2-2, 2-N Prozessor 3-1, 3-2, 3-N Datenübertragungstafel 3 Vielfachlejtung

Fig. 3

1. Daten stabil

2. Oaten zu 1 PC

r. 4

1. 3elec ungsbestätIgung

2. Jelegungszustan1

3. ßelegunszustand 'Unterbrechung

Fig. 2

21 Prozessor-Ein/Ausgabe-Schnittstelle P1, P2, Pl!, P4 Zugang

22 Sender/Empfänger-Logik 31 SDLC-Einheit

57 Übertragene Daten

55 übertragungsfreigabe

55 I mpf ai gene Daten

94 ' aktütertragung

23 : ese/Echreib-Steuerungs- und Takt-Generator

65 ichreib-Flipflop

66 Lese-Flipflop 67, 68 Teiler

76 Takt 9,216 MHz

81 Belegungsbestätigung

82 Belegungszustand

83 Belegungszustand/Unterbrechung

25 Vielfachleitung-Setz- und Prüflogik

97 Belegungsbestätig mgs-Flipflop

9 6 Zustands-Flipflop

24 Vielfachleitungs-Schnittstelle

120 Vielfachleitung für serielle Daten

121 Vielfachleitung für Taktsignale

122 Zustands-Vielfaohleitung

03 0 6 U/01

1. Lesen +.IBF

2. Daten stabil

3. Daten verriegelt

1.	Übertragung
2.	Belegt
3.	JA
4.	NEIN
5.	Grundwartezeit abwarten
6.	Datenpaket übertragen
7.	Wiederholversuchs-Intervall abwarten
8.	Vielfachleitung freigeben
9.	Zeitablauf bei Empfang/Bestätigung
10.	JA
11.	NEIN
12.	Ende
Fig.	7
1.	Empfang
2.	Datenpaket empfangen
3.	Belegt
4.	JA
5.	NEIN
6.	Bestatxgungspaket übertragen
7.	Vielfachleitung freigeben
8.	Ende

0306CU/01 40

Claims

Was beansprucht wird, ist:

,1. Bei einem digitalen Datenübertragungsnetzwerk, bei dem eine Anzahl von Prozessorvorrichtungen an eine Übertragungsvielfachleitung angekoppelt sind, über die Nachrichten zwischen den betreffenden Vorrichtungen übertragen werden, ein System zur Verhinderung gleichzeitiger Übertragung von Nachrichten durch mehrere der genannten Vorrichtungen und hierdurch zur Vermeidung einer Übertragungskollision in der Vielrachleitung, umfassend: erste Mittel, die jeder Vorrichtung .'.ugeordnet sind und auf eine Anforderung für eine-Über;ragu ig seitens ihres Prozessors ansprechen, um der Vielxachlaiturg ein der Belegung der Vielfachleitung entsprechendes S. gnal einzugeben, das hierdurch jeder der an die Viel: achle itung ange koppelten Vorrichtungen zugeführt Wird, zwe ite I itfcel , die an die ersten Mittel angeschlossen sind und auf aeren Betätigung ansprechen,, um die genannte Vielfach" .eitur.g auf das Vorhandensein· eines die Belegung der Vieli'achleitung repräsentierenden Signals zu prüfen, das durch eine andere Vorrichtung auf die Vielfachleitun^ aufgebracht worden ist, und dritte Mittel, die an die zweiten Mittel angeschlossen sind, um die genannte Vorrichtung zu veranlasser., eine Nachricht über die Vielfachleitung .n Abhängigkeit davon zu übertragen, daß die genannten zweiten Mittel feststellen, daß kein Vielfachleitungsbelegungssignal durch eine andere Vorrichtung auf die Vielfachleitung aufgebracht worden ist, um jedoch anderenfalls die genannte Vorrichtung daran zu hindern, die Übertragung einer Nachricht durchzuführen.
2. Ein System nach Anspruch 1. bei dem die genannten dritten Mittel Mittel umfassen, um die genannte Vielfachleitung bezüglich der Rückführung einer Bestätigungsnachricht von der Vorrichtung aus zu überwachen, zu der die

030604/OU8

übertragene Nachricht übertragen wurde, um den Empfang der übertragenen Nachricht hierdurch anjuzei;en und zu bewirken, daß die Be-tätigung der genariten ersten, zweiten und dritten Mittel in Abhängigkeit lavon wiederholt . wird, daß die genannte Rückkehr der gerannten Bestätigungs-nachricht nicht innerhalb eines vorgeschriebenen Ze itinter-. valls stattfindet.
3. Ein System nach Anspruch 2, bei dem die genannten ■ . ..^: dritten Mittel M.ttel umfassen, um zu bewirken, deß die ; Betätigung der genannten ersten, zweiten und Lritlen Mittel.~ in einem Zeitpunkt wiederholt wird, welcher c ;r genannten -Vorrichtung eindeutig zugeordnet ist und sich von dem jeder anderen Vorrichtung in dem System zugeordnete ι unterscheidet.
4. Ein System nach Anspruch 1, bei dem die genannte Vielfachleitung umfaßt: eine Vielfachleitung für serielle Daten, über die Nachrichten zwischen Vorrichtungen im seriellen Format übertragen werden, ein.¹ Taktsignal-Vielfachleitung zum Koppeln der Ubertragungsz jiten zwischen Vorrichtungen und eine Belegungszustands-Vi3lfachleitung,.an die jedes der genannten ersten und zweiten Mittel gemeinsam angeschlossen ist, und auf die das genannte, die Belegung der Vielfachleitung repräsentierende Signal aufgebracht wird.
5. Ein System nach Anspruch 1, bei dem die ersten Mittel umfassen: Mittel, die auf eine Anforderung für eine Übertragung von dem Prozessor der Vorrichtung ansprechen, welcher die genannten ersten Mittel zugeordnet sind, um das genannte, die Belegung dec· Vielfachleitung repräsentierende Signal zu erzeugen, und MIttel zum Verzögern des Aufbringens des die Belegung der VielTachleitung rspräsentiere iden Signals auf die genannte Vie Lfachleitung um-eine Zeil ;panne, die für die genannten zweiten Mittel ausreicht, üb die genannte Vielfachleitung auf das Vorhandensein eir^es die

Q308(K/QUö

it

Belegung ler VielfachleLtung repräsentierenden Signals zu prüfen, d is auf die Vie Lfachleitung durch eine andere Vorrichtung tufgebracht worden ist.
6. Ein System nach Anspruch 5» bei dem die genannten zweiten Kittel Mittel umfassen, die auf das die Belegung der Vielj ^chleitung repräsentierende Signal aus den Erzeugungsi Ltteln -ansprechen, um die genannte Vielfachleitung auf das ganannte Vorhandensein eines die Belegung der Vielfachleitung repräsentierenden Signals zu prüfen, das durch eire ancare Vorrichtung■auf die Vielfachleitung aufgebracht word« η ist.
7. Eil System nach Anspruch 4, bei dem die genannten ersten M .ttel Mittel umfassen, die auf eine Anforderung für eine Übertragung seitens des Prozessors der Vorrichtung ansprechen, der die genannten ersten Mittel zugeordnet sind, um das genannte, die Belegung der Vielfachleitung repräsentierende Signal zu erzeugen, und Mittel zum Verzögern des Aufbringe is des genannten, die Belegung der Vielfachleitung repräsentierenden Signals auf die genannte Vielfachleitung um eine' Zeitspanne, die für die genannten -weiten Mittel ausreicht, um die genannte Vielfachleitung auf das erwähnte Vorhandensein eines die Belegung der Vielfachleitung repräsentierenden ignals zu prüfen, das auf die Vielfachleitung durch eine andere Vorrichtung aufgebracht worden ist.
8. Ein System nach Anspruch 7, bei dem die genannten zweiten Mittel Mittel umfassen, die auf das die Belegung der Vielfachleitung repräsentierende Signal der genannten Erzeugungsmittel ansprechen, um die genannte Vielfachleitung auf das genannte Vorhandensein eines die Belegung der Vielfachleitung repräsentierenden Signals zu prüfen, das auf die Vielfachleitunp durch eine andere Vorrichtung aufgebracht worden ist.

030604/01
9. Ein System nach Anspruch k, bei dem die genannten dritten Mittel Mittel umfassen, um die genannte Vielfachleitung auf die Rückkehr einej Bestätigungsnachricht von der Vorrichtung zu überwachen, zu <.er die übertragene Nachricht übertragen wurde, wodurc ι der Empfang der übertragenen'. Nachricht angezeigt wird, und jm zi bewirken, daß die Betätigung der genannten ersten, zwe: ten und dritten Mittel In Abhängigkeit davon wiederholt /ird. daß die genannte Rück--kehr der genannten Bestätigung.;nachricht nicht innerhalb ·. einer vorbestimmten Zeitspanne stattfinde t. ."
10. Ein System nach Anspruch 9, bei de.! die gen; nnten '■

dritten Mittel Mittel umfassen, um zu bew .rken, dal die Betätigung der genannten ersten, zwe Lten and dritten Mittel in einem Zeitpunkt wiederholt wird, veIcher der genannten Vorrichtung eindeutig zugeordnet ist und sich von dem jeder anderen Vorrichtung in dem System zugeordneten Zeiipunkt unterscheidet.
11. Ein System nach Anspruch 7, bei cem die gern inten dritten Mittel Mittel umfassen, um die. genannte Vie Lfachleitung bezüglich der Rückkehr einer Bestätigungsne ihricht von der Vorrichtung zu überwachen, zu der die überi ragene Nachricht übertragen wurde, wodurch der Empfang dei übertragenen Nachricht angezeigt wird, und um zu bewirlen, daß die Betätigung der genannten ersten, zweiten und diltten Mittel in Abhängigkeit davon wiederholt wird, daß die genannte Rückkehr der genannten Bes;ätigungsnachricht nicht innerhalb eines vorgeschriebenen Zei· Intervalls stattfindet.
12. Ein System nach Anspruch 11, bei de^i die genannten dritten Mittel Mittel umfassen, um zu bewirken, daß die Betätigung der genannten ers ;en, zweiten und dritten Mittel in einem·Zeitpunkt wiederholt wird, der der genannten Vorrichtung eindeutig zugeordnet ist und si h von dem jeder anderen

03 0 6CK/OUo

29534U

/orri ^htung in dem System zugeordneten Zeitpunk-; unterscheidet.
13. Ein System nach Aaspruch 4, bei dem das genannte Datenü.)ertragungsnetzwerί ein verteiltes, :?ür digitale Daten bestimi tes Übertragungsnatzwerk ist, und bei dem jede der genannten Vorrichtungen die Übertragung und den Empfang νου. Nachrichten über die gerannte Vielfachleitung nach einem Halbduplex-Verfahren durchführt.
14. Bei ein3m digitalen Detenübertragungsnetzwerk, bei " dem eine Anzal1 von Prozessorvorrichtungen an eine Ubertragungsvie3 fächleitung angeschlossen sind, über die Nachrichten zwischen cen betreffenden Vorrichtungen übertragen werden, ein Verfairen zum Verhindern einer gleichzeitigen Übertragvng von Nachrichten durch mehrere der genannten Vor- j richtungen und zur hierdurch zu bewirkenden Vermeidung einer Ubertragungskollision auf der genannten Vielfachleitung, Schritte umfassend, bei denen bei jeder betreffenden Vorrichtung uid in Abhängigkeit von einer Übertragungsanforderung teiteiis ihres Prozessors bewirkt wird, daß ein die Belegung der Vielfachleitung repräsentierendes Signal auf die genarnte Vielfachleitung aufgebracht wird, um hierdurch jeder der ε η die Vielfachleitung abgeschlossenen Vorrichtungen zugefül rt zu werden, bei denen die genannte Vielfachleitung in AT hängi ;keit von dem an erster Stelle genannten Schritt auf cas Vorhandensein eines die Belegung der Vielfachleitung repräsentijrenden Signals geprüft wird, das auf die Vielfachleitung für eiie andere Vorrichtung aufgebracht worden ist, und bei denen cie genannte Vorrichtung veranlaßt wird, eine Nachricht über die genannte Vielfachleitung in Abhängigkeit /on dem an zwe ter Stelle genannten Schritt (b) zu übertragen, um anzuzeigen, daß auf die Vielfachleitung kein Vielfachleitungs-BeLegui gssignal für eine andere Vorrichtung aufgebracht worien äst, bei denen jedoch anderenfalls die

030B0A/0US

2!534U

genannte Vorrichtung daran gehindert wird, di ; Übe. tragung einer Nachricht durchzuführen.
15. Ein Verfahren nach Anspruch 14, bei den der Schritt (c) Schritte umfaßt, bei cenen (el) die genannte Vielfachleitung bezüglich der Rücl.kehr einer Bestötigungsnachricht von der Vorrichtung aus, zu der die übertragene Nachricht

übertragen wurde, überwacht wird, wodurch der Empfang der "

übertragenen Nachricht angezeigt wird, und bei denan (c2) : : die Schritte (a) bis (c) in Abhängigkeit davon wiederholt werden, daß die erwähnte Rückkehr de c genannten Be stätigungs.-¹ nachricht nicht innerhalb eines vorbestimmten ZeilIntervalls stattfindet.
16. Ein Verfahren nach Ansprach 15, bei dem der Schritt (c2) den Schritt umfaßt, bei dem die Schritte (a) bis (c) in einem Zeitpunl t wiederholt werden, der der genannten Vorrichtung eindeutig zugeordnet ist vnd sich von dem jeder anderen Vorrichtung in dew System zugeordneten Zeitpunkt unterscheidet.
17. Ein Verfahren nach Anspruch 14, bei dom die genannte Vielfachleitung umfaßt: e: ne Vielfachleitung für s rielle Daten, über die Nachrichte η zwischen Vorrichtungen im seriellen Format übertragen werden, eine Tiktsignal-Viel achleitung zum Koppeln der Übertragungszeiten zwischen Vorric ltungen sowie eine Belegungszustands-Vielfachleitun/-, mit der jedes der genannten ersten und zweiten Mittel gerne insam verbunden ist, und auf die das genannte, die Belegung der Vielfachleitung repräsentierende Signal aufgebracht wird.
18. Ein Verfahren nach Anspruch 14, bei dem der Schritt (a) die Schritte umfaßt, ?ei denen (al) in Abhängigkeit von einer Anforderung einer Ül ertragung von dem Prozessor der Vorrichtung aus, die eine Übertragu ig durchzuführen wünscht, das genannte, die Belegung der Viel?achleitung repräsentie-

0 3 0 6 0 U I 0 U

rend'? Sig? al erzeugt wird, und bei denen (a2) das Aufbringen d> s genannten, die Belegung der Vielfachleitung repräsent erenden Signals auf die genannte Vielfachleitun^ um eine Zeitspanne verzögert wird, die ausreicht, um den Schritt (b) abzuschließen, um die genannte Vielfachleitung bezüglich des genannten Vorhandenseins eines die Belegung der Viel?achleitung repräsentierenden Signals zu prüfen, das für iine ε ädere Vorrichtung auf die Vielfachleitung aufgebrs ;ht worden ist. ,
19. Ein Verfahren na ;h Anspruch 18, bei dem der Schritt' (b) den Schritt umfaßt, bei dem in Abhängigkeit von dem durch den Schritt (al) erzeugten, die Belegung der Vielfachleitung repräsentierenden Signals die genannte Vielfachleitung bezüglich des genannten Vorhandenseins eines die Belegung dar Vielfachleitung repräsentierenden Signals geprüft wird, las für eine andere Vorrichtung auf die Vielfachleitung aiCgebracht worden ist.
20. Ein Verfahren nach Anspruch 17, bei dem der Schritt (a) '.chritte umfaßt, bei denen (al) in Abhängigkeit von einer Anforderung einer Übertragung seitens des Prozessors der Vorrichtung, die die Übertragung einer Nachricht wünscht, das genannte, die Belegung der Vielfachleitung repräsentierende Signal err.eugt wird, und bei denen (a2) das Aufbringen des genannten, die Belegung der Vielfachleitung repräsentierenden Signals auf die genannte Vielfachleitung um eine Zeitspanne verzögert wird, die ausreicht, um den Schritt-(b) abzuschließen, um die genannte Vielfachleitung bezüglich des genannten Vorhandenseins eines die Belegung der Vielfachleitur.g repräsentierenden Signals zu prüfen, das für eine andere Vorrichtung auf die Vielfachleitung aufgebracht worden ist.

■030804/0148
21. Ein Verfahren nach Anspruch 20, lei dem der Schritt

(b) den Schritt imfaßt, bei dem in Abhärgigkeit von dem durch den Schritb (al < erzeugten, die Belegurg der Vielfachleitung repräsentierenden Signal die genannte Viel'achleitung bezüglich des genannten Voihandeiseins ein s die * ■ Bel2gung der Vielfachleitung repräeentie enden Si^oals geprüft wird, das für eine andere Vorricb.1 mg auf die Viel-...-fac'ileitung aufgebracht worden ist. —*
22. Ein Verfahren nach Anspruch 17, bei dem der Schritt;

(c) Schritte umfaßt, bei denen (d) die genannte Vielfach-*' leitung bezüglich der Rückkehr einer Bei tätigungsnachrich-t " von der Vorrichtung überwacht wird, zu car dia übertragene Nachricht übertragen wurde, um der. Empf£ ig der übertragenen Nachricht anzuzeigen, und bei dene ι (c2^ die Schritte (a) bis (c) in Abhängigkeit davon wied< rhol1 werden, daß die genannte Rückkehr der Bescätigungsnachricht n^cht nnerhalb eines vorbestimm-en ZeitintervalIs stattfindet.
23. Ein Verfairen nach Anspruch 22, bei dem dei Schritt (c2) den Schritt umfaßt, bei dem die Schritte (a) >is (c) in einem Zeitpunkt w: eder! lolt werden, der c er gena: nten Vorrichtung eindeutig zigeori.net ist und sich von dem jeder ar deren Vorrichtung j η dei ι System zugeordneten Zeil punkt in ite rs ehe ide t.
24. Ein Verfahren nach Anspruch 20, bei dem der Schritt (c) die Schritte umfaßt, bei denen 'd) die genanrte Vielfachleitung bezüglich der Rückkehr ainer Bestätigungsnachricht von der Vorrichtung überwacht wird, zu der die übertragene Nachricht übertragen wurde, um den Empfang der übertragenen Nachricht anzuzeigen, und bei dene ι (c2) die Schritte (a) bis (c) in Abhängigkeit davon wiederholt werden, daß die genannte Rückkehr der genannten Bestätigungsnachricht nicht innerhalb eines vorbestimmten Zeitintervalls stattfindet.
25. Ein Verfahren nach Anspruch 24, bei dem der Schritt (c2) den Schritt -umfaßt, bei dem die Schritte (a) bis (c) in eirem Zeitpunkt wiederholt werden, der der genannten Vorrichtt ig eindeutig zugeordnet ist und sich von dem jeder andere α Vorrichtung in cem System zugeordneten Zeitpunkt unterscheidet.
26. Ein Verfahren nach Anspruch 17, bei dem das genannte Datenübertragungsnetzwerk ein verteiltes Datenübertragungsnetzwerk für digitale Daten ist, und bei dem jede der genannte η Vorrit htungen Nachrichten über die genannte Viel- iachleitung ηε ;h einem .ialbduplex-Vi rfahren überträgt und empfängt.

0308CU/0US