DE3223878A1

DE3223878A1 - Digitale koppeleinrichtung fuer lokale netze

Info

Publication number: DE3223878A1
Application number: DE19823223878
Authority: DE
Inventors: Peter Dipl.-Ing. 8032 Gräfelfing Gerke
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1982-06-25
Filing date: 1982-06-25
Publication date: 1984-01-05
Also published as: DE3223878C2

Description

Digitale Koppeleinrichtung -für lokale Netze
Die Erfindung betrifft eine digitale Koppeleinrichtung für lokale Netze.
Zur Realisierung einer digitalen Koppeleinrichtung sind prinzipiell zwei Grundanordnungen bekannt, nämlich das Zeitlagen- und das Raumlagenvielfach mit entsprec-henden Halte speichern. Daneben sind auch Kombinationen aus diesen beiden Grundanordnungen bekannt. Für alle bekannten digitalen Koppeleinrichtungen gilt, daß sie sich nur zur Durchschaltung bestimmter Bitraten, bzw. zur Durchschaltung bestimmter "Verpackungsformen" (Oktetts, Envelopes, Pakete) eignen. Dies ist besonders nachteilig in lokalen Netzen, in denen verschiedene Kommunikationsformen nebeneinander vorkommen, da entweder getrennte Netzknoten für die unterschiedlichen Kommunikationsformen vorgesehen werden müssen oder eine Anpassung der Nachrichtendarstellung an die Netzeigenschaften erfolgen muß, was einen erheblichen Aufwand bedeutet.
Aufgabe der vorliegenden Erfindung ist es, eine digitale Koppeleinrichtung für lokale Netze anzugeben, die es ermöglicht, unterschiedliche Bitraten sowie Informationen in unterschiedlichen Verpackungsformen zu übertragen.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß jeder Leitung ein Kanalprozessor zugeordnet ist, in dem die ankommenden Informationen mindestens zu einem Zeichen aufgepuffert werden, daß jeder Kanalprozessor über Anschalteeinrichtungen mit einem Datenübertragungsleitungsbündel verbindbar ist, wobei eine vorgegebene Anzahl von Leitungen des Datenübertragungsleitungsbündels mit einer zentralen Steuerung verbunden ist, daß jeder Kanalprozessor über eine Anforderungsleitung mit der zentralen Steuerung verbunden ist, über die von den einzelnen Kanalprozessoren bei Vorliegen eines kompletten Zeichens ein Anforderungssignal für das Datenübertragungsleitungsbündel zum Senden an die zentrale Steuerung übertragen wird, und daß die zentrale Steuerung über Anschalteleitungen mit den Anschalteeinrichtungen verbunden ist, wobei nach Erhalt eines Anforderungssignals und bei freiem Datenübertragungsleitungsbündel die entsprechende Anschaltevorrichtung derart durcngeschaltet wird, daß die Zieladresse über das Datenübertragungsleitungsbündel an die zentrale Steuerung übertragen werden kann und wobei nach Auswertung der Zieladresse von der zentralen Steuerung die entsprechenden Anschalteeinrichtungen zur Zeichenübertragung zwischen zwei Kanalprozessoren durchgeschaltet werden.
Bei der erfindungsgemäßen Koppeleinrichtung wird das Prinzip der äquidistanten Durchschaltung" von "circuit switched"-Kanälen über einen Haltespeicher verlassen zugunsten einer Durchschaltung in der Koppeleinrichtung aufgrund eines Anforderungszeichens. Nach Empfang'einer Nachrichteneinheit, z.B. eines Zeichens, wird vom dezentralen Kanalprozessor das Datenübertragungsleitungsbündel angefordert, worauf eine bedarfsweise Durchschaltung über das Datenübertragungsleitungsbündel zu einem zweiten gewünschten Kanalprozessor erfolgt. Auf diese Weise ist bei der erfindungsgemäßen Koppeleinrichtung die Durchschaltung unterschiedlicher Bitraten sowie auch die Durchschaltung von Informationen in unterschiedlichen Verpackungsformen möglich.
Weitere vorteilhafte Ausgestaltungen der erfindungsgemäßen Koppeleinrichtung ergeben sich aus den Unteransprüchen sowie der nachfolgenden Beschreibung.
Die erfindungsgemäße Koppeleinrichtung soll anhand einer Zeichnung näher beschrieben werden.
FIG 1 zeigt das Blockschaltbild einer erfindungsgemäßen Koppeleinrichtung, wobei nur die zum Verständnis der Erfindung notwendigen Baugruppen aufgezeigt sind.
FIG 2 zeigt die Durchschaltung einer Verbindung zwischen zwei Kanalprozessoren.
In FIG 1 ist ein Ausführungsbeispiel einer Koppeleinrichtung gemäß der vorliegenden Erfindung dargestellt, wobei nur die zum Verständnis der Erfindung wesentlichen Baugruppen gezeigt sind. Die dargestellte Koppeleinrichtung besteht im wesentlichen aus den ankommenden und abgehenden Leitungen L1 bis Lx, dem Datenübertragungsleitungsbündel B und der zentralen Steuerung St. Dabei ist jeder Leitung ein Kanalprozessor KPS1, KPE1 bis KPSx, KPEx zugeordnet. Zum besseren Verständnis der erfindungsgemäßen Koppeleinrichtung ist dabei der pro Leitung vorhandene Kanalprozessor jeweils in einen sendeseitigen Teil KPS und einen empfangsseitigen Teil KPE aufgeteilt. Die Anschalteeinrichtungen sind mit SS1 bis SSx und SE1 bis SEx bezeichnet, wobei wiederum zum besseren Verständnis zwischen sendeseitigen und empfangsseitigen Anschalteeinrichtungsteilen unterschieden worden ist. Die Anforderungsleitungen für das Datenübertragungsleitungsbündel B der einzelnen Kanalprozessoren sind mit AFL bezeichnet, während die Anschalteleitungen für die Anschalteeinrichtungen mit ASS und ASE bezeichnet sind.
Im folgenden soll anhand der FIG 2 ein Verbindungsaufbau zwischen der Leitung L1 und der Leitung Lx beschrieben werden. Wie sich der FIG 2 entnehmen läßt, ist das Datenübertragungsleitungsbündel B in mehrere Einzelbündel aufgeteilt, die mit QR, N, H und Z bezeichnet sind.
Im folgenden wird davon ausgegangen, daß der empfangsseitige Teil KPS1 des Kanalprozessors der Leitung L1 ein vollständiges Zeichen empfangen hat. Daraufhin überträgt er ein Anforderungszeichen über die Anforderungsleitung AFL1 an die zentrale Steuerung St. Wird von der zentralen Steuerung St die Verfügbarkeit des Datenübertragungsleitungsbündels B festgestellt, so wird die Anschalteeinrichtung SS1 über die Anschalteleitung ASS1 in der Weise durchgeschaltet, daß über das Einzelbündel Z des Datenübertragungsleitungsbündels B die Zieladresse an die zentrale Steuerung St übertragen werden kann. Nach Empfang der Zieladresse - im dargestellten Beispiel die Leitung Lx - wird von der. zentralen Steuerung St die entsprechende Anschalteeinrichtung in diesem Fall der empfangsseitige Teil SEx der Anschalteeinrichtung für die Leitung Lx durchgeschaltet. Daraufhin erhält der Kanalprozessor der Leitung L1 über die Leitung QR des Datenübertragungsleitungsbündels B von der zentralen Steuerung St die Sendeaufforderung. Das Ende der Sendung wird der zentralen Steuerung St ebenfalls über die Leitung QR des Datenübertragungsleitungsbündels B mitgeteilt.
Während der eigentlichen Übertragung wird die Nutzinformation über das Einzelbündel N des Datenübertragungsleitungsbündels B parallel übertragen. Bei Zielleitungen, die mehrere Kanäle im Multiplex-Verfahren bedienen, sorgt die gleichzeitig über das Einzelbündel H übertragene Herkunftsadresse für die richtige Zuordnung der Nutznachricht zu den weiterführenden Kanälen auf der entsprechenden Leitung.
Die Größe des Einzelbündels N zur Übertragung der Nutzinformation kann z.B. zu zehn Bit-Breite gewählt werden, so daß also PCM-Worte bei Sprachübertragungen oder Envelopes bei Datenübertragungen übertragen werden können.
Gleichzeitig können aber auch paketierte Daten 10-Bitweise transportiert werden, wobei die paketweise Verschachtelung im Kanalprozessor durchgeführt wird. Dabei sind die Kanalprozessoren an die Eigenschaften der Leitungen, z.B. Einzelleitungen, Multiplex-Leitungen, Sprachleitungen, usw., angepaßt. Dabei wird der Datendurchsatz über das Datenübertragungsleitungsbündel B durch die Taktfrequenz auf dem Datenübertragungsleitungs-6 bündel bestimmt. Bei einer Frequenz von z.B. 8 x 10 Hz können 8 x 106 Zeichen pro Sekunde übertragen werden, so daß sich beispielsweise ein Durchsatz von 400 doppelt gerichteten Sprachkanälen ergibt.
Bei der dargestellten digitalen Koppeleinrichtung ist es weiterhin möglich, daß während der Übertragung von Nutzinformation über das Datenübertragungsleitungsbündel B gleichzeitig schon von einem anderen Kanalprozessor eine Zieladresse an die zentrale Steuerung St übertragen werden kann.
4 Patentansprüche 2 Figuren

Claims

PatentansPrüche Digitale Koppeleinrichtung für lokale Netze, d a -d u r c h g e k e n n z e i c h n e t , daß jeder Leitung ein Kanalprozessor (KPS, KPE) zugeordnet ist, in dem die ankommenden Informationen mindestens zu einem Zeichen aufgepuffert werden, daß jeder Kanalprozessor (KPS, KPE) über Anschalteeinrichtungen (SS, SE) mit einem Datenübertragungsleitungsbündel (B) verbindbar ist, wobei eine vorgegebene Anzahl von Leitungen (QR, Z) das Datenübertragungsleitungsbündel (B) mit{ einer zentralen Steuerung (St) verbunden ist, daß jeder Kanalprozessor (KPS, KPE) über eine Anforderungsleitung (AFL) mit der zentralen Steuerung (St) verbunden ist, über die von den einzelnen Kanalprozessoren (KPS, KPE) bei Vorliegen eines kompletten Zeichens ein Anforderungssignal für das Datenübertragungsleitungsbündel (B) zum Senden an die zentrale Steuerung uebertragen wird, und daß die zentrale Steuerung (St) über Anschalteleitungen (ASS, ASE) mit den Anschalteeinrichtungen (SS, SE) verbunden ist, wobei nach Erhalt eines Anforderungssignals und bei freiem Datenübertragungsleitungsbündel (B) die entsprechende Anschaltevorrichtung (SS) derart durchgeschaltet wird, daß die Zieladresse (Z) über das Datenübertragungsieitungsbündel (B) an die zentrale Steuerung (St) übertragen werden kann und wobei nach Auswertung der Zieladresse von der zentralen Steuerung (St) die entsprechenden Anschalteeinrichtungen (SS, SE) zur Zeichenübertragung zwischen zwei Kanalprozessoren (KPS, KPE) durchgeschaltet werden.
2. Digitale Koppeleinrichtung nach Anspruch 1, d a -d u r c h g e k e n n z e i c h n e t , daß die Informationsübertragung über das Datenübertragungsleitungsbündel (B) parallel erfolgt.
3. Digitale Koppeleinrichtung nach Anspruch 1 und 2, d a d u r c h g e k e n n z e i c h n e t , daß gleichzeitig mit der Nutzinformation (N) eine Herkunftsadresse (H) übertragen wird.
4. Digitale Koppeleinrichtung nach Anspruch 1, d a -d u r c h g e k e n n z e i c h n e t , daß während der Übertragung von Nutzinformationen (N) zwischen zwei Kanalprozessoren (KPS, KPE) gleichzeitig eine Zieladresse (Z) von einem dritten Kanalprozessor (KPS, KPE) an die zentrale Steuerung (St) übertragen wird.