JPH053941B2 - - Google Patents

Info

Publication number
JPH053941B2
JPH053941B2 JP59240384A JP24038484A JPH053941B2 JP H053941 B2 JPH053941 B2 JP H053941B2 JP 59240384 A JP59240384 A JP 59240384A JP 24038484 A JP24038484 A JP 24038484A JP H053941 B2 JPH053941 B2 JP H053941B2
Authority
JP
Japan
Prior art keywords
message
slave
master
data
protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59240384A
Other languages
English (en)
Other versions
JPS60117944A (ja
Inventor
Aaru Gutsudoman Uiriamu
Bii Meifuiirudo Richaado
Taushunsukii Tetsudo
Eru Zarudeiatsukasu Furedoritsuku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tandem Computers Inc
Original Assignee
Tandem Computers Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tandem Computers Inc filed Critical Tandem Computers Inc
Publication of JPS60117944A publication Critical patent/JPS60117944A/ja
Publication of JPH053941B2 publication Critical patent/JPH053941B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/1607Details of the supervisory signal
    • H04L1/1664Details of the supervisory signal the supervisory signal being transmitted together with payload signals; piggybacking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/4226Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867Arrangements specially adapted for the transmitter end
    • H04L1/188Time-out mechanisms
    • H04L1/1883Time-out mechanisms using multiple timers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/12Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867Arrangements specially adapted for the transmitter end
    • H04L1/1887Scheduling and prioritising arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Materials For Medical Uses (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Detergent Compositions (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データチヤンネルを経てメツセージ
を通信する一対の通信装置を使用した通信システ
ム及び方法に係る。
従来の技術 データの転送を助成するプロトコルは、高度の
アプリケーシヨンプログラムを実行する通信装置
と情報をやり取りするために使用される。通信装
置間で転送されるメツセージは、プロトコルの制
御コードとデータを含んでいる。プロトコルは、
プロトコル及び通信装置によつて左右される高度
のアプリケーシヨンプログラムに対して明確なも
のであつて、不必要で且つ過剰な通信上の負担が
高度なアプリケーシヨンプログラムにかゝらない
ようになつていなければならない。従つて、多く
のアプリケーシヨンプログラムは、データチヤン
ネルを経て転送される多数のメツセージを適切に
編集するためにそれ自身の高度なプロトコルプロ
グラムを含んでいる。メツセージのデータ部分
は、高度のプロトコルを含み、従つて、これは、
通信装置間でやり取りするために使用されるプロ
トコルの部分ではない。
互いにデータを送信する2つの通信装置は、そ
れらの通信チヤンネルの性質を考慮したものでな
ければならない。多くの有用な通信チヤンネル
は、エラーが発生する傾向があり、即ち、或る装
置から他の装置へのデータ転送中に情報が失われ
るか又は変形されることがある。データチヤンネ
ルのその他の有用な特性、例えば、速度が非常に
高いことや比較的安価であることは、システム設
計者にこれらデータチヤンネルの様々な使い方を
思いつかせると共に、データチヤンネルがエラー
を発生する傾向のある時でも通信装置でデータを
転送できるような機構を構成できるようにする。
エラーの生じる傾向のあるデータチヤンネルを
使用する場合の適当な解決策は、情報の流れに制
約がある中で情報を転送し、エラーを検出しそし
てエラーからの復帰を果たすようなプロトコルを
提供することである。このようなプロトコルは、
これまでに多数のものが知られている。こられの
プロトコルは、特定の問題及び特定のデータチヤ
ンネルに対して調整される。
データチヤンネルがエラーを発生する傾向の程
度は、プロトコルの有効性及び効率に影響を及ぼ
す。大部分のプロトコルは、メツセージが失なわ
れたり転送中にデータが変形したりするおそれが
非常に大きいデータチヤンネルに関するものであ
る。転送速度はコンピユータシステムの効率に影
響するので、データチヤンネルの高速性能を効率
良く使用することが重要である。
通信装置間のデータ転送中にはデータの流れを
制御することが必要である。転送されるデータの
量が受信側通信装置の容量を越えた場合にはデー
タが失われ、実効転送速度が低下する。高速デー
タチヤンネルのための大部分のプロトコルは、所
定のメモリ容量を仮定したものである。
確認コードは、受信側装置がメツセージを受け
取つたことを送信側装置に知らせるために使用さ
れるプロトコル制御コードである。これらの確認
プロトコル制御コードは、公知である。
各々の特定の制御コード、例えば、確認コード
は、特定の意味を有している。或る制御コード
は、通信装置の状態に基づいて異なつた意味をも
つことができるので、1つの意味しかない制御コ
ードは非効率的である。多数の意味をもつ制御コ
ードは、所要の通信回数を減らすように多数の目
的を有することができる。
1つのメツセージで転送されるプロトコル制御
コードとデータとの組合せであるピギーバツキン
グも公知である。情報の流れ制御を果たすだけの
メツセージ送信を避けるために、メツセージ内で
確認制御コードをデータと組み合わせて使用した
もの、即ち、データと制御コードとをピギーバツ
クしたものが使用されている。
受信側装置のメモリ容量を越えないようにする
ために、流れ制御が必要となる。受信側装置への
データの流れは、受信するメモリの容量をオーバ
ーフローせず且つデータを失わないような割合で
なければならない。公知技術では、流れ制御を行
うために、制御コードのみを含むメツセージ内に
個別の確認プロトコル制御コードが使用されてい
る。流れ制御の目的のみでデータを含まない確認
メツセージを使用する場合には、不都合なこと
に、2つの確認が必要となるためにデータチヤン
ネルに対する通信装置の効率が低下する。2つの
確認の一方は、データの受信に対するものであ
り、もう一方は、別のメツセージを受信できるこ
とを知らせるためのものである。これら2つのメ
ツセージに代つて1つのメツセージを使用するこ
とができる。この1つのメツセージは、両方の意
味を有する。
別の形式の通信装置は、流れ制御のためにオフ
保持周期を使用している。送信側装置は、確認信
号を受け取るか又は長い時間切れ周期待機するま
で、データメツセージの送信をオフに保持する。
上記の時間切れ周期は、受信側装置に受信したデ
ータを処理するに充分な時間的余裕をもたせるた
めに使用される。受信側装置は、データを処理し
てそのメモリ容量を空にし、更に別のデータを受
け取れるようにする。長い時間切れ周期の終わり
に確認信号が受信されない場合には、エラー状態
が確認される。オフ保持周期の使用により、時間
切れ周期の後まで時間切れエラーは生じないの
で、受信直後に確認信号を送る必要が排除され
る。その結果、受信側装置は、時間切れ周期の経
過を待つてメツセージの受信を確認する。
長い時間切れ周期を伴うオフ保持を、データに
ピギーバツクされた多数の意味をもつ制御コード
と組み合わせることにより、通信装置の効率が増
大する。受信側装置は、前に受けたデータを処理
した後に確認信号を送信するだけである。この確
認信号は、データメツセージとピギーバツクする
ことができ、受信側装置が既に送信されたメツセ
ージを受け取つていて別のメツセージを受信する
用意ができたことが意味する。従つて、必要とさ
れるメツセージの数は最小であり、これによつて
通信装置の効率が改善される。
発明の目的 本発明の目的は、エラーを発生する傾向のある
データチヤンネルを経て2つの通信装置間でデー
タを転送する効果的で且つ効率的な方法を提供す
ることである。本発明の別の目的は、高度なアプ
リケーシヨンプロトコルを用いた高度のアプリケ
ーシヨンプログラムに対して明瞭なプロトコル制
御コードの最小組内でデータを転送する効果的且
つ効率的な方法を提供することである。
発明の構成 2つの通信装置は、これら装置間でメツセージ
の形態のデータを転送することのできる電子的リ
ンク即ちデータチヤンネルによつて互いに接続さ
れる。メツセージは、通信装置が通信エラーを検
出できるようにするプロトコル制御コードを含ん
でいる。
プロトコルは、受信側装置が正しく受信を行つ
たという受信側装置の確認メツセージを必要と
し、このようにして、送信側装置は、メツセージ
が実際上正しく受信されたことが知らされる。更
に、この確認メツセージは、現在メツセージの確
認を受け取るまで送信側装置が新たなメツセージ
を送信しないという点で、流れ制御の形態として
使用される。所定の時間切れ周期内に送信側装置
によつて確認が受け取られなかつた場合には、元
のメツセージが再送信され、再び確認信号を待機
する。前のメツセージが正しく受信されたことを
送信側装置に知らせる確認メツセージと、受信側
装置が再び受信の用意ができたことを送信側装置
に知らせる別のメツセージとの両方が必要とされ
る或る種のプロトコルとは異なり、このプロトコ
ルは、1つの確認信号を用いて両方の機能を達成
する。
確認信号及びデータは、もし可能であれば、1
つのメツセージになるように合成することがで
き、これは、確認信号がデータメツセージに「お
ぶさるように(piggy−back)乗る」ということ
からピギーバツクとして知られている。これによ
り、送信しなければならないメツセージの数を減
少することができる。これが所望される理由は、
少数のメツセージでデータ転送及び流れ制御の両
方を果たすことが必要な時に、通信装置及びこれ
らに接続されるチヤンネルの効率が改善されるか
らである。
2つの通信装置は、データ路を制御するマスタ
ー装置とスレーブ装置とに区別される。マスター
装置は、これが所望する時にスレーブ装置に対し
てデータ転送を開始し、その後、スレーブ装置か
ら受け取られる確認信号を考慮してデータの転送
を続けることができる。スレーブ装置がマスター
装置に対してデータ転送を開始できるのは、マス
ター装置がプロトコルメツセージによつてこのよ
うな作動を可能にする時だけである。
確認メツセージを用いて、正しい受信の確認と
流れ制御との両方を行う時には通信チヤンネルの
効率が相当に改善され、更に、確認メツセージを
データメツセージにピギーバツクすることにより
この効率は更に改善される。最小組の制御コード
を用いると、更に効率が改善される。
従つて、送られたメツセージは、送信側装置が
更に別の情報を受信する用意ができたこと、送信
側装置が前に送信したメツセージを確認したこ
と、及びデータが確認メツセージと共に含まれて
いることを意味することができる。これら及び他
の効果は、好ましい実施例の以下の説明から明ら
かとなろう。
実施例 第1図を説明すれば、通信システムは、マスター
装置10と、スレーブ装置12と、これらを接続
するデータチヤンネルとを備え、データチヤンネ
ルは、出力(マスター装置に対して)リンク14
と、入力(これもマスター装置に対して)リンク
16とで構成される。データチヤンネルは、マス
ター装置10とスレーブ装置12との間でデータ
を転送できるようにする。
第2図を説明すれば、マスター装置10は、出
力データリンク14及び入力データリンク16を
介してスレーブ装置12と通信する。マスター装
置10のアーキテクチヤーは、スレーブ装置12
と同様である。
マスター及びスレーブ装置は、マイクロプロセ
ツサ各々18b及び18aと、ROM(リードオ
ンリメモリ)各々24b及び24aと、RAM
(ランダムアクセスメモリ)各々26b及び26
aと、ポート各々20b及び20aとを有してい
る。マイクロプロセツサ18は、ROM24及び
RAM26に記憶されたプログラムコードを実行
し、アドレスバス30を使用することによりデー
タバス28を介してRAM26とデータをやり取
りする。
スレーブ装置12のポート20aは、ADLC(高
級データリンク制御器)21a及びDMAC(ダイ
レクト・メモリ・アクセス制御器)21bを備
え、マスター装置10のポート20bは、BSCC
(ビツト同期通信制御器)22a、RXFIFO(受
信先入れ先出し)22b、TXFIFO(受信先入れ
先出し)22c、受信ライン22d及び送信ライ
ン22eを備えている。
スレーブ装置12のハードウエア・アーキテク
チヤーは、公知の一般のアーキテクチヤーであ
る。ADLC 21aは、工業的に標準のモートロ
ーラ部品番号6854であり、DMAC 21bは、
工業的に標準のモートローラ装置部品番号6844で
あり、マイクロプロセツサ18aは、工業的に標
準のモートローラ装置部品番号6809である。
RAM24a及びROM26aも、一般の標準部
品である。これら装置は、全て、一般的なやり方
で構成される。
マスター装置10のアーキテクチヤーは、一般
的なものである。マスター装置10のポート20
bは、データを通信するためにBSCC22aを使
用しており、TXFIFO2c及びRXFIFO 22
bは、各々、送信及び受信中にデータにバツフア
作用を与えるために使用される。BSCC 22a
は、工業的に標準の一般部品2652である。
TXFIFO 22c及びRXFIFO22bは、一般
の個別部品である。マイクロプロセツサ18b
は、工業的に標準のモートローラ部品番号6809で
ある。RAM24b及びROM26bも、一般の
標準部品である。これら装置は、全て、一般のや
り方で構成される。
第3図を説明すれば、データのメツセージ32
は、該メツセージの最初と終わりに示されたフラ
グフイールド34a及び34bを含む所定のフオ
ーマツトにエンコードされる。CRC(繰返し冗長
度チエツク)36は、良く知られた多項式によつ
て形成され、CRC36はエラーの検出に用いら
れる。アドレス38bは、マスター装置10のメ
ツセージを受け取るスレーブ装置12のアドレス
であるか、又は、メツセージを送信するスレーブ
装置のアドレスである。コード38aは、プロト
コルの制御コードを含む。データフイールド40
は、装置10と12との間で転送されるデータを
含むが、高度のアプリケーシヨンデータを含んで
もよい。高度のアプリケーシヨンではコード38
aが処理されず、従つて、これらのプロトコルコ
ード38aは、高度のアプリケーシヨンプログラ
ムにとつて透過であり、即ち、みることができな
い。
第2図及び第3図を説明すれば、アドレス38
b、コード38a及びデータ40は、マスター装
置10の場合はBSCC 22aを経て転送され、
そしてスレーブ装置12の場合はADLC 21a
を経て転送される。送信時には、マスター装置1
0又はスレーブ装置12の各々BSCC22a又は
ADLC 21aが、先頭フラグ34a、CRC3
6及び後端フラグ34bの発生を受け持つ。受信
時には、マスター装置10又はスレーブ装置12
の各々BSCC22a又はADLC21aが、先頭フ
ラグ34a、CRC36及び後端フラグ34bの
検出を受け持つ。この発生及び確認技術は、公知
である。
第2図及び第4図を説明すれば、RAM26及
びROM24は、オペレーテイングシステムプロ
グラム42、高度アプリケーシヨンプログラム4
4及びI/O(入/出力)ドライバプログラム4
6を記憶するのに用いられる。I/Oドライバプ
ログラム46は、オペレーテイングシステムプロ
グラム42に関連して作用し、本発明の通信方法
が実施される。
オペレーテイングシステムプログラム42は、
RAM26と、装置のポート20との間のデータ
転送を制御する。特に、スレーブ装置12におい
ては、オペレーテイングシステムプログラム42
は、DMAC21bが、RAM26aとADLC21
aとの間で公知のやり方で自動的にデータ転送を
行えるようにする。RAM26aへ書き込まれる
か又はここから読み取られるデータは、アドレス
38b、コード38a及びデータ40を含む。
マスター装置10の場合には、オペレーテイン
グシステムプログラム42は、先ずポート20b
とマイクロプロセツサ18bとの間で、次いで、
マイクロプロセツサ18bとRAM26bとの間
で、データの転送を、2段プロセスで行えるよう
にする。より詳細に述べると、リンク16を経マ
スター装置10によつてデータが受け取られる時
には、データが、BSCC22aを経、受信ライン
22dを経、一時的なRXFIFOバツフア22b
を経、データバス28bを使用することによつて
マイクロプロセツサ18bへ送られ、次いで、マ
イクロプロセツサ18bからデータバス28bを
使用することによつてRAM26bへ送られて記
憶される。リンク14を経てマスター装置10に
よりデータが送信される時には、データが、
RAM26bからデータバス28bを使用するこ
とによりマイクロプロセツサ18bへ転送され、
次いで、マイクロプロセツサ18bからデータバ
ス28bを使用し一時的なTXFIFOバツフア2
2cを経、送信ライン22eを経、そしてBSCC
22aを経てリンク14へ送られる。
以上のことから明らかなように、マスター装置
10とスレーブ装置12のハードウエアの構成が
異なるために、オペレーテイングシステムプログ
ラム42がマスター装置とスレーブ装置とで異な
る。又、ポート20は、RAM26とデータをや
り取りするために使用されるが、マスター装置1
0とスレーブ装置12との間の主な相違点は、ポ
ート20とRAM26との間の転送モードにあ
る。
高度アプリケーシヨンプログラム44は、「ユ
ーザ」タスク、即ち、ここに開示する通信方法を
使用するが本方法の直接的な部分ではないような
機能、を実行するプログラムである。一方、オペ
レーテイングシステムプログラム42及びI/O
ドライバプログラム46は、マスター装置10及
びスレーブ装置12で実行される高度アプリケー
シヨンプログラム44及びこれらの間の通信を実
行するための機構を果たす。
例えば、マスター装置10の高度アプリケーシ
ヨンプログラム44が、これ自体から、スレーブ
装置12の高度アプリケーシヨンプログラム44
へデータの転送を要求するものとする。この場合
には、マスター装置10の高度アプリケーシヨン
プログラム44がデータを用意し、オペレーテイ
ングシステムプログラム42がI/Oドライバプ
ログラム46を実行させ、オペレーテイングシス
テムプログラム42との相互作用を介してデータ
を転送させる。或る意味では、I/Oドライバプ
ログラムは、オペレーテイングシステムプログラ
ム42の延長であると考えられる。オペレーテイ
ングシステムプログラム42及びI/Oドライバ
プログラム46は、特定の装置においては、該装
置の1つ以上の高度アプリケーシヨンプログラム
44によつて共通に使用される。
I/Oドライバプログラム46は、デコードプ
ログラム48と、状態マシンプログラム50と、
複数の作用ルーチンプログラム52a,52bな
いし52nと、エンコードプログラム54とを含
んでいる。
或る意味では、状態マシンプログラム50は、
I/Oドライバプログラムの「中心部」である。
状態マシンは、これが呼び出された時、現在の状
態及び現在の事象を作用及び新たな現在状態に
「マツプ」するように機能する。現在事象は、現
在事象セグメント62に記憶され、現在状態は、
現在状態セグメント66に記憶される。状態テー
ブルセグメント64は、実際には、多数のテーブ
ルを示すテーブルを含んでいる。現在状態セグメ
ント66は、これらテーブルの1つを「選択」
し、現在事象セグメント62は、このテーブル内
の入力を「選択」する。各入力は、作用値セグメ
ント68に記憶される作用値と、現在状態セグメ
ント66に取つて代る次の状態値とを含んでい
る。次いで、作用値セグメント68を用いて、作
用ルーチンプログラム52の1つが選択されて実
行される。装置10又は12の状態マシンプログ
ラム50は、状態テーブルセグメント64に記憶
された状態テーブルで一貫して動作し、状態テー
ブルは、マスター装置10及びスレーブ装置12
に対して各々第5図及び第6図に示された2つの
うちの1つである。状態ダイアグラムは色々のも
のがあるので、本発明の通信方法は非対称である
ことが明らかである。
デコードプログラム48の機能は、現在の事象
を判断し、これを現在事象セグメント62に記憶
し、そして状態マシンプログラム50を呼び出す
ことである。I/Oドライバプログラム46、特
に、デコードプログラム48は、メツセージ32
が受け取られ、高度アプリケーシヨンプログラム
44によつて転送要求がなされ、或いは、時間切
れとなつた時に、オペレーテイングシステムプロ
グラムによつて呼び出される。
メツセージ32が受け取られると、オペレーテ
イングシステムプログラム42は、コード38a
及びデータ40を、入力コードセグメント50及
び入力データセグメント58へ各々セツトし、
又、オペレーテイングシステムプログラム42
は、ADLC 21a及びBSCC 22aによつて
使用されたCRC多項式の制約内でエラーなしに
メツセージが受け取られたかどうかを指示する値
をCRCフラグセグメント55記憶する。更に、
オペレーテイングシステムプログラムは、I/O
ドライバ・ウエイク・アツプセグメント60を、
メツセージが受け取られたことを示す値にセツト
した後に、I/Oドライバプログラム46を呼び
出す。次いで、デコードプログラムは、CRCフ
ラグセグメント55を検査し、メツセージを受け
取つたがエラーがあつたことをCRCフラグセグ
メント55が指示する場合には、入力制御コード
セグメント56及び入力データセグメント58が
クリアされ、即ち、メツセージが破棄され、状態
マシンプログラムは呼び出されない。エラーなし
にメツセージを受け取つた場合には、デコードプ
ログラム48は、入力制御コードセグメント56
の値に基づいて現在事象セグメント62へ値を入
れ、次いで、状態マシンプログラム50を呼び出
す。
高度アプリケーシヨンプログラム44が転送要
求を出す時は、オペレーテイングシステムプログ
ラム42は、I/Oドライバ・ウエイク・アツプ
セグメント60を、メツセージを送信すべきこと
を示す値にセツトした後、I/Oドライバプログ
ラム46を呼び出す。この場合には、デコードプ
ログラム48は、高度アプリケーシヨンプログラ
ムの要求がこの時即ち現在状態で処理されること
を現在状態セグメント66が指示するかどうかを
決定し、もしそうでなければ、その要求は、後で
処理するようにセーブされ、即ち、デコードプロ
グラム48は、現在事象セグメント62へ値を入
れず、状態マシンプログラム50は呼び出されな
い。さもなくば、デコードプログラム48は、高
度アプリケーシヨンプログラム44の要求を処理
すべきであることを示す値を現在事象セグメント
62へ入れ、状態マシンプログラム50を呼び出
す。これらの場合には、状態マシンプログラム5
0によつて呼び出された作用ルーチンプログラム
52がエンコードプログラム54を作用させ、出
力制御コードセグメント70を、送信すべきメツ
セージの形式に基づいてセツトし、出力データセ
グメント72を、転送すべきメツセージデータ4
0に対してセツトする。次いで、エンコードプロ
グラム54は、オペレーテイングシステムプログ
ラム42に、ポート20への実際の転送を開始さ
せ、これにより、上記のフラグ文字34及び
CRC36が適当に追加させる。
オペレーテイングシステムプログラム42は、
良く知られたようにハードウエア「実時間クロツ
ク」を使用することにより、I/Oドライバプロ
グラム46に対してタイムング取り機能を果た
す。I/Oドライバは、タイミング取りされた動
作を実行している時には、タイマカウント値を、
タイマカウントセグメント59にセツトし、クロ
ツクが「時間を刻む」たびに、オペレーテイング
システムは、タイマカウントセグメント59の値
をカウントダウンする。タイマカウントセグメン
ト59の値が0に達すると、オペレーテイングシ
ステムプログラム42は、「タイマ経過」を意味
する値をI/Oドライバ・ウエイク・アツプセグ
メント60に入力した後、I/Oドライバプログ
ラムを呼び出す。次いで、デコードプログラム4
8は、作動タイマの時間が経過し状態マシンプロ
グラム50を呼び出したことを指示する値を現在
事象セグメント62に入力する。
マスター装置10の状態ダイアグラムが第5図
に示されており、スレーブ装置12の状態ダイア
グラムが第6図に示されている。このダイアグラ
ム内の各ボツクスは、状態を表わし、マスター装
置10は15個の状態を有し、そしてスレーブ装置
12は9個の状態を有する。
装置10又は12は、これをメツセージが受け
取るか、高度アプリケーシヨンプログラム44か
らの転送メツセージを有するか、或いはタイマの
時間切れが生じると、状態が移行する。入つてく
るメツセージ、高度アプリケーシヨンプログラム
の転送要求及びタイマ時間切れは、オペレーテイ
ングシステムプログラム42をして、I/Oドラ
イバプログラム46、特にデコードプログラム4
8を呼び出させる。各装置10又は12の状態
は、次々のI/Oドライバプログラム46の実行
間の状態を表わす。
ここに示す好ましい実施例では、通信装置10
と12との間の転送を保証するために8個のプロ
トコルコードを用いている。転送されるメツセー
ジは、コードによつて表わされる。8個のコード
は、次の通りである。
WD(データ書き込み)コードは、マスター装
置10がスレーブ装置12にデータを転送するの
に使用される。スレーブ装置12は、データを受
け取ると、コード38aを入力コードセグメント
56に入れると共にデータ40を入力データセグ
メント58に入れる。その後、オペレーテイング
システムプログラム42は、データ40を高度ア
プリケーシヨンプログラム44へ送り、入力制御
コードセグメント56及び入力データセグメント
58をマスター装置10からの次のメツセージに
使えるようにする。次いで、スレーブ装置12
は、以下で述べるWAK(書き込み確認)メツセ
ージ又はRDWAK(読み取りデータ書き込み確
認)メツセージのいずれかを送信することにより
メツセージを確認する。
WAK(書き込み確認)コードは、WD、REN
又はRENRAKメツセージの受信を確認するため
にスレーブ装置12によつて使用される。スレー
ブ装置12は、入力データセグメント58からの
データを読み取つた後にのみWAKメツセージを
送信し、従つて、このWAKメツセージは、スレ
ーブ装置12が別のメツセージを受け取る用意が
できたこともマスター装置10に知らせる。
REN(読み取り可能化)コードは、スレーブ装
置12からデータを送信できるようにするために
マスター装置10によつて使用される。マスター
装置10は、その入力データセグメント58がク
リアされた時だけRENメツセージを送信する。
RENRAK(読み取り可能化読み取り確認)コ
ードは、スレーブ装置12からデータを送信でき
るようにすると同時に、スレーブ装置12からの
手前のRD又はRDWAKメツセージの受信を確認
するためにマスター装置10によつて使用され
る。マスター装置10は、高度アプリケーシヨン
プログラム42に対してその入力データセグメン
ト58にデータを転送した後にのみRENRAKメ
ツセージを送信する。
RD(読み取りデータ)コードは、スレーブ装
置12がマスター装置10へデータを転送するの
に使用される。スレーブ装置12は、マスター装
置10によりREN又はRENRAKメツセージに
よつて前以て作動可能にされた時だけRDメツセ
ージを送信する。マスター装置10は、RDメツ
セージを受け取ると、その入力デ¥タセグメント
58にデータ部分40を入れる。その後、マスタ
ー装置10のオペレーテイングシステムプログラ
ム42は、高度アプリケーシヨンプログラム44
にデータ40を転送し、入力データセグメント5
8をスレーブ装置12からの次のメツセージに使
えるようにする。次いで、マスター装置10は、
RENRAK(読み取り可能化読み取り確認)メツ
セージをスレーブ装置12へ送信することによつ
てメツセージを確認し、RDメツセージの受信を
確認すると共に、スレーブ装置12が次のメツセ
ージを送信できるようにする。
RDWAK(読み取りデータ書き込み確認)コー
ドは、RDコード及びWAKコードの作用を合成
する。スレーブ装置12は、該装置が、WD、
REN又はRENRAKメツセージを確認しなけれ
ばならず、データを送信できるようにされており
(PDについて述べたように)、そして高度アプリ
ケーシヨンプログラム44からマスター装置10
へ転送すべきデータを有している時に、
RDWAKメツセージを使用する。
FLSH(フラツシユ)コードは、スレーブ装置
12と同期を取り直す必要がある時にマスター装
置10によつて送信され、このようなことが起き
る状態については以下で説明する。スレーブ装置
12は、FLSHメツセージを受け取ると、FLAK
(フラツシユ確認)メツセージで応答するように
される。
FLAK(フラツシユ確認)コードは、マスター
装置10からのFLSHメツセージに応答してスレ
ーブ装置12によつて送信される。
従つて、マスター装置10は、WD、REN、
RENRAK及びFLSHメツセージを送信し、一
方、スレーブ装置12は、WAK、RD、
RDWAK及びFLAKメツセージを送信する。
REN、RENRAK、WD、FLSH、RD及び
RDWAKメツセージは、メツセージの受信装置
からの応答を予想するものである。エラーの発生
する傾向のあるデータチヤンネルでは、メツセー
ジが失われたり変形されたりするので、予想され
る応答の到着が、メツセージの送信側装置によつ
て計時される。この時間内に応答を受け取らない
と、メツセージが再送信され、タイマが再びスタ
ートされ、応答を再び待機することになる。ここ
に示すプロトコルは、4つのタイマを使用してい
る。
タイマTREN(タイマ読み取り可能化)は、マ
スター装置10がREN又はRENRAKメツセー
ジに応答してスレーブ装置12から送られる
WAKメツセージを待機する時間長さである。こ
れは、スレーブ装置12がREN又はRENRAK
メツセージに応答するに要する通常の時間−送信
遅れを含む−より長くなけらばならない。この時
間として用いられる実際の値は、0.5秒である。
スレーブ装置12が、マスター装置10からの
REN又はRENRAKメツセージに対してTREN
時間内にWAK又はRDWAKメツセージで応答し
ない場合には、TRENの時間切れが生じる。
タイマTWD(タイマ書き込みデータ)は、マ
スター装置10がWDメツセージに応答してスレ
ーブ装置12から送られるWAKメツセージを待
機する時間長さである。これは、スレーブ装置1
2がWDメツセージに応答するに要する通常の時
間−送信遅延を含む−より長くなければならな
い。この時間として用いられる実際の時間は、
0.5秒である。スレーブ装置12が、マスター装
置10のWDメツセージに対してTWD時間内に
WAK又はRDWAKメツセージで応答しない場合
には、TWDの時間切れが生じる。
タイマTRD(タイマ読み取りデータ)は、スレ
ーブ装置12が、RD又はRDWAKメツセージに
応答してマスター装置10から送られる
RENRAKメツセージを待機する時間長さであ
る。これは、マスター装置10がRDメツセージ
に応答するに要する通常の時間−送信遅延を含む
−より長くなければならない。この時間として用
いられる実際の値は、3秒である。マスター装置
10が、スレーブ装置12のRD又はRDWAKメ
ツセージに対してTRD時間内にRENRAKメツ
セージで応答しない場合には、TRDの時間切れ
が生じる。
タイマTFLSH(タイマフラツシユ)は、マス
ター装置10が、FLSHメツセージに応答してス
レーブ装置12から送られるFLAKメツセージを
待機する時間長さである。これは、スレーブ装置
12がFLSHメツセージに応答するのに要する通
常の時間−送信遅延を含む−より長くなければな
らない。この時間として使用される実際の値は、
0.5秒である。スレーブ装置12が、マスター装
置10のFLSHメツセージに対してTFLSH時間
内にFLAKメツセージで応答しない場合には、
TFLSHの時間切れが生じる。
時間切れが生じると、送信側の装置10又は1
2は、次の場合を除き、最初に送つたメツセージ
を再送信する。RENRAKメツセージは、REN
メツセージとして再送信し、そしてRDWAKメ
ツセージは、RDメツセージとして再送信し、換
言すれば、ピギーバツク確認メツセージが1回だ
け送られる。これは重要なことである。というの
は、時間切れした場合には、送信装置の側で受信
装置の状態を確かめられないからである。
時間切れは、多数の色々な原因で起きる。受信
側装置に欠陥があると、到着するメツセージを正
しく受け取ることがでないか、応答を正しく送信
することができない。データチヤンネルは、過渡
エラー状態が生じたり、或いは故障したりするこ
とがある。更に、受信側が他のタスクを実行中で
ビジー状態となつていて折り悪く応答できないだ
けのこともある。それ故、時間切れ状態の場合に
は、送信装置の側で受信装置の状態を確かめられ
ないことが明らかであろう。
更に、重要な場合について、以下に述べる。送
られたメツセージは、受信側装置に到着した時に
変形されていることがあり、このような場合に
は、受信側装置は、これが全く到着しなかつたも
のとして処理する。受信側装置はメツセージを正
しく受信したが、受信側装置からの応答が送信側
装置に到着した時に再び要求された場合には、送
信側装置は、その応答が全く到着しなかつたもの
と処理するが、受信側装置は、メツセージを通常
通りに処理する。更に、応答がその関連タイマの
時間に対して遅れて到着する場合を除き、メツセ
ージ及び応答は、正しく送信及び受信去さたもの
とする。
時間切れの際に、ピギーバツクされた確認メツ
セージが何故再送信されないかを説明するため、
次のことを考える。マスター装置10が
RENRAKメツセージをスレーブ装置12に送信
し、スレーブ装置12がこのRENRAKメツセー
ジを正しく受信しそしてWAKメツセージを送信
したが、これが失われたものとする。スレーブ装
置12は、RENRAKメツセージによりRDメツ
セージを送信できるようにされているので、その
後RDメツセージを送信するが、より詳細に述べ
ると、このRDメツセージを送信してから、マス
ター装置10は、RENRAKメツセージに応答し
たWAKメツセージが失われることによつて
TREN時間切れが生じたかどうかを判断する。
更に、マスター装置10がTREN時間切れが生
じたと判断した時にRDメツセージが転送されて
いるものとする。この時、マスター装置は別の
RENRAKメツセージを送信し、これは、スレー
ブ装置により、RDメツセージに対する確認メツ
セージとして誤つて処理されてしまう。更に悪い
ことに、RDメツセージも変形していた場合に
は、RDメツセージに関連したデータも失われ
る。というのは、スレーブ装置12は、RDメツ
セージに対するマスター装置10の確認が受け取
られたと考えるからである。従つて、スレーブ装
置12は、RDメツセージを再送信しない。
スレーブ装置12からの応答の到着が遅れるお
それがあるために、次のような状態が生じる。マ
スター装置10がRENRAKメツセージをスレー
ブ装置12へ送信し、スレーブ装置はWAKメツ
セージ応答を返送したが、これが何等かの理由で
TREN時間よりも遅れ、従つて、マスター装置
10がRENメツセージを再送信すると仮定すれ
ば、最初のRENRAKメツセージに対する遅れた
WAKメツセージ応答が、マスター装置10によ
り再送信されたRENメツセージに対する応答と
して処理される。更に、スレーブ装置12が再送
信されたRENメツセージに対してWAKメツセー
ジを送信できる前に、マスター装置10がスレー
ブ装置12へWDメツセージを送信するものと仮
定すれば、再送信されたRENメツセージに対す
る所期応答であつたスレーブ装置12のWAKメ
ツセージは、マスター装置10により、WDメツ
セージに対する確認メツセージとして処理され
る。従つて、このような同期ずれした状態におい
ては、WAKメツセージの意味があいまいなもの
となることが明らかであろう。
応答が遅れた状態は、マスター装置10では、
メツセージ又は応答のいずれかがエラーによつて
失われた状態と区別できないので、本発明には
FLSH及びFLAKメツセージが含まれている。マ
スター装置10が再送信しなければならない場合
には、該装置は、WAK(又はRDWAK)メツセ
ージを最後に受け取つた時に、FLSHメツセージ
を送信する。FLSHメツセージが送られた時と、
FLAKメツセージがスレーブ装置12から受け取
られる時との間にスレーブ装置12から受信され
た全てのWAKメツセージは、廃棄される。スレ
ーブ装置12は、これが正しくメツセージを受け
取つた順序で応答を発生するので、FLAKメツセ
ージがマスター装置10によつて一旦受信される
と、マスター装置10とスレーブ装置12の同期
が取り直され、マスター装置10は、WAK(又
はRDWAK)応答を必要とするメツセージをも
う一度安全に送信することができる。FLSHメツ
セージを再送信しなければならず且ちFLAKメツ
セージが遅れて到着する場合、即ち、これらが予
想されない場合には、これらがマスター装置10
によつて棄てられる。
正しい確認メツセージを受け取らずに、メツセ
ージ32が非常に何回も再送信される場合には、
メツセージの送信装置、即ち、マスター装置10
又はスレーブ装置12は、リンク14及び16よ
り成るデータチヤンネルを欠陥として処理する。
本発明の好ましい実施例では、このような再送信
の回数が5である。
マスター装置10は、第5図に示すような15個
の状態より成る状態マシンを使用する。装置に最
初に電力が送られると、状態1で動作が開始され
る。マスター装置10は、スレーブ装置12から
受けたメツセージに応答して状態ダイアグラムを
通して移行し、応答を待機している時に時間切れ
状態になり、高度アプリケーシヨンプログラム4
4は、電力が失われるまで、或いは、リンクに欠
陥状態が発生するまで、WDメツセージの開始と
RDメツセージの作用可能化とを要求する。
FLSHメツセージ(第5図の状態18,11及び
13)、RENメツセージ(第5図の状態7)、又
はWDメツセージ(第5図の状態9及び10)に
対して非常に多数回の再送信が試みられた時にリ
ンクの欠陥が生じたと考える スレーブ装置12は、第6図に示したような9
個の状態より成る状態マシンを用いており、図示
を簡単化するため、1から8までの状態で受け取
られるFLSHの処理が、ダイアグラムの個別の部
分として示されている。スレーブ装置12に電力
が最初に送られた時には、スレーブ装置が状態1
で動作する。マスター装置10の場合と同様に、
スレーブ装置12は、マスター装置10から受け
取られるメツセージに応答して状態テーブルを通
して移行し、応答を待機する時には時間切れ状態
となり、高度アプリケーシヨンプログラム44
は、もう一度電力が失われるか、或いはリンクに
欠陥状態が生じるまで、RDメツセージの開始を
要求する。RDメツセージ(第6図の状態4)に
対して多数回の再送信(前記した)が試みられた
時に、リンクに欠陥が生じたと考える。
前記したように、マスター装置10は第5図の
状態ダイアグラムをたどり(該ダイアグラムを通
して移行し)、一方、スレーブ装置12は第6図
の状態ダイアグラムをたどる。これにより、通信
装置は、リンク(データチヤンネル)又は一方の
装置が故障した時以外、メツセージの転送を確保
する。通信方法の一部分を一例として以下に示
す。
両装置10及び12が各々の状態ダイアグラム
である第5図及び第6図の状態1にあり、マスタ
ー装置10がWDメツセージを送信して第5図の
状態5に入るものと仮定する。スレーブ装置12
は、WDメツセージを受け取り、第6図の状態5
に入る。スレーブ装置12は、WAKメツセージ
を送信し、高度アプリケーシヨンプログラム44
がWDメツセージのデータを受け取つた時に第6
図の状態1に入る。マスター装置10は、WAK
メツセージを受け取り、第5図の状態1に入る。
更に別の例として、両装置10及び12が各々
の状態ダイアグラムである第5図及び第6図の状
態1にあり、マスター装置10がRENRAKメツ
セージを送信して第5図の状態2に入るものと再
び仮定する。スレーブ装置12は、RENRAKメ
ツセージを受け取り、第6図の状態6に入る。ス
レーブ装置12がこの時データを送信する用意が
できていない場合には、WAKメツセージを送信
し、第6図の状態2に入る。マスター装置12
は、WAKメツセージを受け取り、第5図の状態
3に入る。
スレーブ装置12が第6図の状態2にあり、マ
スター装置10が第5図の状態3にある場合に
は、スレーブ装置12はRDメツセージを送信し
て第6図の状態3に入り、このRDメツセージを
受け取ると、マスター装置10は第5図の状態1
に入る。
各装置は、2つのビツトにエンコードできる4
つのプロトコル制御コードを送信し、そして全プ
ロトコルは8個のコードで構成されることが明ら
かであろう。このようにメツセージを送信及び受
信する場合には、装置10又は12、或いはリン
ク14又は16に欠陥がない限り、マスター装置
10及びスレーブ装置12がメツセージの転送を
確保できる。本発明の方法は、少数のコードの組
とピギーバツク構成にできるということにより効
率が高いと共に、エラー状態の検出及び処理がで
きることにより高い有効性を発揮することが明ら
かであろう。
【図面の簡単な説明】
第1図は、2つの通信装置を示す図、第2図
は、通信装置のハードウエア・アーキテクチヤを
示す図、第3図は、メツセージ内のデータのフオ
ーマツトを示す図、第4図は、通信装置のデータ
転送中に使用されるメモリ要素についての流れ線
図、第5図は、マスター通信装置の状態図、そし
て第6図は、スレーブ通信装置の状態図である。 10……マスター装置、12……スレーブ装
置、14,16……リンク、18a,18b……
マイクロプロセツサ、24a,24b……
ROM、26a,26b……RAM、20a,2
0b……ポート、21a……ADLC、21b……
DMAC、22a……BSCC、22b……
RXFIFO、22c……TXFIFO。

Claims (1)

  1. 【特許請求の範囲】 1 エラーが発生する傾向のあるチヤンネルを経
    てメツセージを転送する通信方法において、 複数のマスター通信装置と複数のスレーブ通信
    装置との間で、通信リンクを介して、各々が多数
    のプロトコルコードの内の1つを含む複数のメツ
    セージを通信し、 前記複数のマスター通信装置の1つから前記複
    数のスレーブ通信装置の1つへ4つのマスターメ
    ツセージを送信し、これらの各マスターメツセー
    ジには、前記多数のプロトコルコードの少なくと
    も4つで成る第1組の内の1つのプロトコルコー
    ドを含み、該第1組の4つのプロトコルコードは
    、前記1つのスレーブ通信装置によつて前記マ
    スターメツセージに含まれるデータを該プロトコ
    ルコードとともに受取らせるコード、前記1つ
    のスレーブ通信装置によつて前記1つのマスター
    通信装置にデータを送らせるコーオ、前記1つ
    のスレーブ通信装置からのデータの受取りを確認
    し、該スレーブ通信装置によつて前記1つのマス
    ター通信装置にデータを送らせるコード、及び
    前記1つのスレーブ通信装置のメツセージの同期
    をリクエストするコードであり、 前記複数のスレーブ通信装置の1つから前記複
    数のマスター通信装置の1つへ4つのスレーブメ
    ツセージを送信し、これらの各スレーブメツセー
    ジには、前記多数のプロトコルコードの内、前記
    第1組のプロトコルコードとは違う少なくとも4
    つで成る第2組のプロトコルコードの内の1つの
    プロトコルコードを含み、該第2組の4つのプロ
    トコルコードは、前記1つのマスター通信装置
    によつて前記スレーブメツセージに含まれるデー
    タを受取らせるコード、前記1つのマスター通
    信装置によつて送られたデータの受取りを確認す
    るコード、前記1つのマスター通信装置によつ
    て送られたデータを確認し、該マスター通信装置
    によつて前記スレーブメツセージに含まれるデー
    タを受取らせるコード、及び前記1つのスレー
    ブ通信装置からのメツセージの同期のリクエスト
    を確認するコードである、 ことを特徴とする通信方法。 2 前記複数のスレーブ通信装置の1つによつて
    確認されるまで、前記マスター通信装置の1つに
    よつて前記4つのマスターメツセージの1つを所
    定の回数再送信することを特徴とする特許請求の
    範囲第1項記載の通信方法。 3 前記複数のマスター通信装置の1つによつて
    確認されるまで、前記スレーブ通信装置の1つに
    よつて前記4つのスレーブメツセージの1つを所
    定の回数再送信することを特徴とする特許請求の
    範囲第2項記載の通信方法。 4 前記複数のマスター通信装置の各々と前記複
    数のスレーブ通信装置の各々との各入力メモリ容
    量を監視することを特徴とする特許請求の範囲第
    1項記載の通信方法。 5 前記入力メモリ容量が前記複数のスレーブ通
    信装置の1つに利用できる時にのみ、1つのスレ
    ーブメツセージを前記のプロトコルコードまた
    は前記のプロトコルコードとともに、前記1つ
    のスレーブ通信装置によつて送信することを特徴
    とする特許請求の範囲第4項記載の通信方法。 6 前記複数のマスター通信装置の1つが前記
    のプロトコルコードまたは前記のプロトコルコ
    ードを含むスレーブメツセージを受取らない限
    り、所定の期間の終了まで、前記複数のスレーブ
    通信装置の1つによつて該マスター通信装置から
    のデータを受取らせるように、前記マスタープロ
    トコルメツセージの1つの再送信を遅延すること
    を特徴とする特許請求の範囲第3項記載の通信方
    法。 7 前記複数のマスター通信装置の1つが前記
    のプロトコルコードを含むスレーブメツセージを
    受取らない限り、所定の期間の間、該マスター通
    信装置による、前記のプロトコルコードを有す
    る前記マスターメツセージの1つの再送信を遅延
    することを特徴とする特許請求の範囲第3項記載
    の通信方法。
JP59240384A 1983-11-14 1984-11-14 通信方法 Granted JPS60117944A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/551,297 US4646300A (en) 1983-11-14 1983-11-14 Communications method
US551297 1983-11-14

Publications (2)

Publication Number Publication Date
JPS60117944A JPS60117944A (ja) 1985-06-25
JPH053941B2 true JPH053941B2 (ja) 1993-01-18

Family

ID=24200689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59240384A Granted JPS60117944A (ja) 1983-11-14 1984-11-14 通信方法

Country Status (7)

Country Link
US (1) US4646300A (ja)
EP (1) EP0145318B1 (ja)
JP (1) JPS60117944A (ja)
AT (1) ATE60678T1 (ja)
AU (1) AU573282B2 (ja)
CA (1) CA1226371A (ja)
DE (1) DE3484053D1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3670411D1 (de) * 1985-09-11 1990-05-17 Siemens Ag Verfahren und schaltungsanordnung zum ubertragen von datensignalen zwischen ueber ein ringleitungssystem miteinander verbundenen steuereinrichtungen.
JPS62171342A (ja) * 1986-01-24 1987-07-28 Nec Corp デ−タ通信方式
JP2549639B2 (ja) * 1986-11-19 1996-10-30 株式会社東芝 デ−タ伝送方法
JP2543861B2 (ja) * 1986-11-19 1996-10-16 株式会社東芝 デ−タ伝送方法
DE3744841C2 (ja) * 1986-11-19 1990-08-23 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa, Jp
JPH063934B2 (ja) * 1986-11-25 1994-01-12 株式会社日立製作所 自動催促方式
US4860292A (en) * 1987-08-13 1989-08-22 Digital Equipment Corporation Communication protocol
EP0306736A3 (de) * 1987-09-08 1991-12-18 Siemens Aktiengesellschaft Verfahren zum Übertragen von in einer Fernmeldevermittlungsanlage gespeicherten Verbindungsinformationen zu einer Informationsverarbeitungsanlage
US4887076A (en) * 1987-10-16 1989-12-12 Digital Equipment Corporation Computer interconnect coupler for clusters of data processing devices
US4841527A (en) * 1987-11-16 1989-06-20 General Electric Company Stabilization of random access packet CDMA networks
US5253342A (en) * 1989-01-18 1993-10-12 International Business Machines Corporation Intermachine communication services
FR2649224B1 (fr) * 1989-06-30 1995-09-01 Nec Corp Systeme de traitement de l'information capable de prendre facilement en charge le traitement d'un processeur defaillant
AU7142091A (en) * 1989-12-19 1991-07-18 E-Systems Incorporated Method and apparatus for dispersed end-entity flow control in computer networks
EP0473869A1 (de) * 1990-08-28 1992-03-11 Landis & Gyr Business Support AG Verfahren zur automatischen Sendewiederholung eines Telegramms bei dessen fehlerhaftem Empfang
AU1463892A (en) * 1991-02-19 1992-09-15 Traveling Software, Inc. Method and apparatus for high speed parallel communications
JP3155769B2 (ja) * 1991-03-29 2001-04-16 キヤノン株式会社 データ通信装置及びデータ通信方法
US5309567A (en) * 1992-01-24 1994-05-03 C-Cube Microsystems Structure and method for an asynchronous communication protocol between master and slave processors
US5396505A (en) * 1993-07-06 1995-03-07 Tandem Computers Incorporated Programmable error-checking matrix for digital communication system
US5649152A (en) * 1994-10-13 1997-07-15 Vinca Corporation Method and system for providing a static snapshot of data stored on a mass storage system
US5835953A (en) * 1994-10-13 1998-11-10 Vinca Corporation Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating
JPH09511889A (ja) * 1994-11-11 1997-11-25 シーメンス アクチエンゲゼルシヤフト 下位の制御部から上位の制御部にメッセージを送信する方法
US5889957A (en) * 1995-06-07 1999-03-30 Tandem Computers Incorporated Method and apparatus for context sensitive pathsend
US5694542A (en) * 1995-11-24 1997-12-02 Fault Tolerant Systems Fts-Computertechnik Ges.M.B. Time-triggered communication control unit and communication method
US7266725B2 (en) 2001-09-03 2007-09-04 Pact Xpp Technologies Ag Method for debugging reconfigurable architectures
GB2318194B (en) * 1996-10-08 2000-12-27 Advanced Risc Mach Ltd Asynchronous data processing apparatus
DE19651075A1 (de) * 1996-12-09 1998-06-10 Pact Inf Tech Gmbh Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen
DE19654846A1 (de) * 1996-12-27 1998-07-09 Pact Inf Tech Gmbh Verfahren zum selbständigen dynamischen Umladen von Datenflußprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o. dgl.)
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US8686549B2 (en) * 2001-09-03 2014-04-01 Martin Vorbach Reconfigurable elements
DE19861088A1 (de) * 1997-12-22 2000-02-10 Pact Inf Tech Gmbh Verfahren zur Reparatur von integrierten Schaltkreisen
EP0940941A1 (en) * 1998-03-05 1999-09-08 ICO Services Ltd. Transactional message handling in communications systems
US6377575B1 (en) 1998-08-05 2002-04-23 Vitesse Semiconductor Corporation High speed cross point switch routing circuit with word-synchronous serial back plane
DE19837239A1 (de) * 1998-08-17 2000-02-24 Siemens Ag Verfahren zur Steuerung eines Vermittlungssystems
US7003660B2 (en) 2000-06-13 2006-02-21 Pact Xpp Technologies Ag Pipeline configuration unit protocols and communication
JP2003505753A (ja) * 1999-06-10 2003-02-12 ペーアーツェーテー インフォルマツィオーンステヒノロギー ゲゼルシャフト ミット ベシュレンクテル ハフツング セル構造におけるシーケンス分割方法
US6946948B2 (en) * 2000-06-06 2005-09-20 Vitesse Semiconductor Corporation Crosspoint switch with switch matrix module
US8058899B2 (en) 2000-10-06 2011-11-15 Martin Vorbach Logic cell array and bus system
US7444531B2 (en) 2001-03-05 2008-10-28 Pact Xpp Technologies Ag Methods and devices for treating and processing data
US9037807B2 (en) * 2001-03-05 2015-05-19 Pact Xpp Technologies Ag Processor arrangement on a chip including data processing, memory, and interface elements
EP1402382B1 (de) * 2001-06-20 2010-08-18 Richter, Thomas Verfahren zur bearbeitung von daten
US7996827B2 (en) 2001-08-16 2011-08-09 Martin Vorbach Method for the translation of programs for reconfigurable architectures
US8686475B2 (en) * 2001-09-19 2014-04-01 Pact Xpp Technologies Ag Reconfigurable elements
US7301961B1 (en) 2001-12-27 2007-11-27 Cypress Semiconductor Corportion Method and apparatus for configuring signal lines according to idle codes
US7073018B1 (en) * 2001-12-27 2006-07-04 Cypress Semiconductor Corporation Device identification method for systems having multiple device branches
WO2003071418A2 (en) * 2002-01-18 2003-08-28 Pact Xpp Technologies Ag Method and device for partitioning large computer programs
EP1483682A2 (de) * 2002-01-19 2004-12-08 PACT XPP Technologies AG Reconfigurierbarer prozessor
AU2003214003A1 (en) * 2002-02-18 2003-09-09 Pact Xpp Technologies Ag Bus systems and method for reconfiguration
US20070011433A1 (en) * 2003-04-04 2007-01-11 Martin Vorbach Method and device for data processing
US20060075211A1 (en) * 2002-03-21 2006-04-06 Martin Vorbach Method and device for data processing
US20110161977A1 (en) * 2002-03-21 2011-06-30 Martin Vorbach Method and device for data processing
US8914590B2 (en) * 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US20030217157A1 (en) * 2002-03-28 2003-11-20 Tung Sharon W. Method and apparatus to reduce wireless data transfer delay
US20030202487A1 (en) * 2002-04-26 2003-10-30 Harris John M. Method and apparatus for reducing call setup time
US20030235180A1 (en) * 2002-04-26 2003-12-25 Valentin Oprescu-Surcobe Method and apparatus for efficient channel assignment
US7657861B2 (en) * 2002-08-07 2010-02-02 Pact Xpp Technologies Ag Method and device for processing data
US20110238948A1 (en) * 2002-08-07 2011-09-29 Martin Vorbach Method and device for coupling a data processing unit and a data processing array
JP4388895B2 (ja) * 2002-09-06 2009-12-24 ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト リコンフィギュアラブルなシーケンサ構造
WO2006082091A2 (en) * 2005-02-07 2006-08-10 Pact Xpp Technologies Ag Low latency massive parallel data processing device
US7409550B2 (en) * 2004-08-16 2008-08-05 Mitsubishi Electric Research Laboratories, Inc. Method for binding networked devices
US8060640B2 (en) * 2005-05-27 2011-11-15 Microsoft Corporation Combining SIP requests with SIP responses
DE112008003643A5 (de) * 2007-11-17 2010-10-28 Krass, Maren Rekonfigurierbare Fliesskomma- und Bit- ebenen Datenverarbeitungseinheit
US20110173596A1 (en) * 2007-11-28 2011-07-14 Martin Vorbach Method for facilitating compilation of high-level code for varying architectures
US20110119657A1 (en) * 2007-12-07 2011-05-19 Martin Vorbach Using function calls as compiler directives
US8218436B2 (en) * 2008-03-21 2012-07-10 Research In Motion Limited Dynamic aggregated maximum bit rate for evolved packet system non-guaranteed bit rate quality of service enforcement and network bandwidth utilization
US8295174B2 (en) * 2008-03-28 2012-10-23 Research In Motion Limited Proactive uplink aggregate maximum bit rate enforcement

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4998506A (ja) * 1973-01-22 1974-09-18
JPS5745759A (en) * 1980-09-03 1982-03-15 Hitachi Ltd Communication control method for a plurality of slave stations

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3671945A (en) * 1970-09-02 1972-06-20 Honeywell Inf Systems Data message control system
US3754211A (en) * 1971-12-30 1973-08-21 Ibm Fast error recovery communication controller
US3810103A (en) * 1972-04-03 1974-05-07 Hawlett Packard Co Data transfer control apparatus
GB1366908A (en) * 1972-10-12 1974-09-18 Standard Telephones Cables Ltd Data transmission
DE2502420C3 (de) * 1975-01-22 1983-02-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Datenübertragungsverfahren mit Quittung
US4077011A (en) * 1976-12-20 1978-02-28 International Business Machines Corporation Uncertain interval timer using a variable length shift register
US4128876A (en) * 1977-04-28 1978-12-05 International Business Machines Corporation Synchronous microcode generated interface for system of microcoded data processors
US4245299A (en) * 1978-01-05 1981-01-13 Honeywell Information Systems Inc. System providing adaptive response in information requesting unit
US4271505A (en) * 1979-07-02 1981-06-02 The Foxboro Company Process communication link
US4304001A (en) * 1980-01-24 1981-12-01 Forney Engineering Company Industrial control system with interconnected remotely located computer control units
US4393501A (en) * 1981-02-26 1983-07-12 General Electric Company Line protocol for communication system
US4332027A (en) * 1981-10-01 1982-05-25 Burroughs Corporation Local area contention network data communication system
JPS58106624A (ja) * 1981-12-18 1983-06-25 Fujitsu Ltd 入出力装置制御方式
AU576187B2 (en) * 1982-08-19 1988-08-18 Computer Automation Inc. Communications interface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4998506A (ja) * 1973-01-22 1974-09-18
JPS5745759A (en) * 1980-09-03 1982-03-15 Hitachi Ltd Communication control method for a plurality of slave stations

Also Published As

Publication number Publication date
CA1226371A (en) 1987-09-01
AU573282B2 (en) 1988-06-02
EP0145318A3 (en) 1987-01-21
ATE60678T1 (de) 1991-02-15
AU3543984A (en) 1985-05-23
JPS60117944A (ja) 1985-06-25
EP0145318A2 (en) 1985-06-19
DE3484053D1 (de) 1991-03-07
US4646300A (en) 1987-02-24
EP0145318B1 (en) 1991-01-30

Similar Documents

Publication Publication Date Title
JPH053941B2 (ja)
JP4199439B2 (ja) 網通信システムにおいてデータパケットを伝送するための誤り訂正通信方法
US7693070B2 (en) Congestion reducing reliable transport packet retry engine
JPH0656994B2 (ja) チェックポイント・フレーム数低減方法
US20180004705A1 (en) Selective acknowledgment of RDMA packets
JPH0771125B2 (ja) データ通信方法およびデータ通信システム
JPH05244171A (ja) 可変時分割通信システム用ステーション装置
WO2015032048A1 (zh) 一种移动终端内部通信方法
JP2002521960A (ja) 通信システムにおけるデータ・パケットの伝達方法および装置
CN117278486A (zh) 一种可靠udp组播的fpga硬件加速系统及方法
CA1236541A (en) Communications method
JPH11252134A (ja) 同報通信システム
WO2022056791A1 (zh) 一种报文重传方法和装置
JPS6172432A (ja) 通信制御方式
JPH11298555A (ja) デジタルデータのシリアル転送システムおよび方法
JPS62101147A (ja) 同報通信における再送方式
KR970009708B1 (ko) 교환기의 프로세서간 데이터를 송수신하는 방법
JPS6116651A (ja) マルチリンク通信処理方式
JPS6258745A (ja) 同報通信方式
JPS63246055A (ja) パケツト送受信装置
JPS6373740A (ja) デ−タ転送制御方式
JPH05265989A (ja) マルチプロセッサシステム
JPH06112973A (ja) パケット再送方式
JPH0257747B2 (ja)
JPH08149153A (ja) 中継計算機における仮想バッファ制御システム