JPH01229542A - Ｌａｎを用いたデータ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明はＬＡＮを用いたデータ伝送装置に関するしの
である。

Ｂ１発明の概要 この発明は、複数のプロセッサをＬＡＮで結合した構成
のシステムにおいて、ＬＡＮ上に各プロセッサに対応し
て仮想共有メモリ機能を有する結合装置を設けたことに
より、 データ送信側のプロセッサと複数のデータ受信側のプロ
セッサとで同期をとることなくデータの送受信が行える
ためデータ伝送に関する手続きが簡略化され一データ伝
送に関する各プロセッサの負荷が低減しデータ伝送の応
答性が向上するとともにＬＡＮに接続されるプロセッサ
の障害による影響が少なく、かつ接続されるプロセッサ
の追加、変更も容易にできるようにしたものである。

Ｃ従来の技術 ＬＡＮを用いであるプロセッサからのデータを他の複数
のプロセッサに伝送する方式としては従来以下の２通り
の方法があった。

（１）マルチキャスト・・・（ｌ：１伝送）ｘＮ（２）
ブロードキャスト・・・１：Ｎ伝送これらの方式のうち
マルチキャストは送信側のプロセッサが受信先を順次指
定してデータ送信することを繰り返すことにより伝送す
る方式であり、ブロードキャストは受信相手を指定せず
にデータを送信するため各受信側がそれぞれ受信したデ
ータを取捨選択することにより伝送する方式である。

Ｄ１発明が解決しようとする課題 ここで、複数のプロセッサをＬＡＮで結合した構成でリ
アルタイムコントロールシステムを構築する場合、シス
テム全体の応答性を確保するためには高速大量のデータ
伝送が必要となる。特にあるプロセッサからのデータを
他の複数のプロセッサに周期的に伝送する場合には、マ
ルチキャスト方式では受信先を順次指定してデータ送信
を繰り返すことにより伝送する方式のため、どれかのプ
ロセッサとの間に伝送障害が発生すると再送処理などに
より、伝送−遂時間が延びてデータ伝送周期時間以上に
必要となる場合が発生し、システムとして正しいデータ
処理が保障できなくなる可能性がある。また、ブロード
キャスト方式では受信側が不要なデータも含めて強制的
に受信するため、必要なデータの取捨選択などの処理が
必要となる。

また、画伝送方式とも送信側のプロセッサと受信側のプ
ロセッサが同期して（同じタイミングで）動作すること
になるため、伝送に関する処理負荷が増大し、システム
の応答性を低下させるという問題がある。

この発明ではｌ：ｌ伝送方式を採用するが、ＬＡＮ上に
各プロセッサ用の結合装置を設けてここにそれぞれ仮想
共有メモリ機能をもたせることにより、データ送信側、
受信側のプロセッサとも処理周期又は処理速度に合わせ
てデータ送信、データ受信が行えるようにし、またデー
タ送信側は結合装置内の仮想共有メモリに書き込むだけ
で他のプロセッサからの受信要求に対する処理は結合装
置に行わせるため各プロセッサの応答性の低下を防止で
き、かつデータ伝送周期の遅延も防止できる。

また、送信側の処理と受信側の処理を非周期に行うため
データ伝送に関する手続きが簡略化され、ＬＡＮに接続
されるプロセッサの障害による影響、接続されるプロセ
ッサの追加、変更も容易に行うことができる。

６１課題を解決するための手段 複数のプロセッサをＬＡＮで結合した構成であるプロセ
ッサからのデータを他の複数のプロセッサに伝送するこ
とにより処理を行うシステムにおいて、第１．第２．・
・・第Ｖプロセッサに対応してＬＡＮ上に第１．第２・
・・第Ｖ結合装置を設け、第Ｖ結合装置の仮想共有メモ
リに第Ｖプロセッサのデータを記憶させると共に、第Ｖ
プロセッサから第Ｊ結合装置経由で要求させるデータの
転送を第ｊプロセッサが関与什ず第ｉ結合装置の仮想共
有メモリから第ｊ結合装置を経由して第ｊプロセッサに
転送するようにしたものである。

Ｆ９作用 第１結合装置の仮想共有メモリに、第１プロセツサから
送信するデータを記憶させる。この仮想共有メモリに記
憶されたデータは、ＬＡＮを介して第２プロセツサから
の要求により、第２結合装置を経由して第２プロセツサ
に送信される。第３プロセツサも同様にして第１結合装
置の仮想共有メモリに記憶されたデータを受は取ること
が出来る。これにより第１プロセツサは、第１結合装置
内の仮想共有メモリにデータを送信するだけで良く、受
信側のプロセッサを指定する必要がない。

又、受信側のプロセッサは必要時に仮想共有メモリの特
定アドレスを指定してデータを受信することが出来る。

Ｇ、実施例 以下、この発明の一実施例を図面に基づいて説明する。

第１図においてプロセッサ１１，１２．１３・・・はシ
ステムを構成する各プロセッサであり、プロセッサ１１
はＣＰＵ１１ａ、メモリＩｌｂ、人出力装置１１ｃ、結
合装置用ＩＦ’ｌｌｄで構成され、第１結合装置２Ｉと
は結合装置用ＩＦ１１ｄで結合している。２１，２２．
・・・、は詳細を後述する第１．第２．・・・結合装置
で、この第１．第２・・・結合装置２１．２２．・・・
、はＬＡＮ３０により構成される。

第１．第２・・・結合装置２１，２２．・・・、には、
データを記憶できる仮想共有メモリ（図示省略）が設け
られている。

他の複数のプロセッサ１１に送信するためのデータは入
出力ＩＦ１１ｃを介してメモリｌｌｂに記憶され、他の
プロセッサに必要なデータがメモリｌｌｂよりＩＦｌｌ
ｄを介して第１結合装置２１の仮想共有メモリに記憶さ
れる。プロセッサ１２がプロセッサ１１からのデータを
必要とする時にプロセッサＩＩは第２結合装置２２にデ
ータ要求を行うと、第２結合装置２２から第１結合装置
２１に要求が伝わり、第１結合装置２１の仮想共有メモ
リ内の要求されたデータが第２結合装置２２を介してプ
ロセッサＩ２へ送られる。

第２図において第１．第２結合装置２１．２２・・・は
各プロセッサに対応した結合装置であり、結２１ｅ、Ｌ
ＡＮ結合部２１ｆ１及びプロトコル制御部２１ｂと結合
する仮想共有メモリ２１ｃとで構成される。

プロセッサ１１，１２．・・・の入出力１１ｃ、１２ｃ
・・・にはＰＩｌｏ、ＣＲＴ装置、プリンタ、他の伝送
装置遠方監視制御装置等（図示省略）の各機器が接続さ
れる。

次に上記実施例の動作を述べる。

他の複数のプロセッサに送信するためのデータは、人出
力ＩＦ１１ｃからメモリＩｌｂに記憶される。このデー
タのうち他のプロセッサ１２．１３・・・に必要なデー
タは定められたタイミングでＩＦｌｌｄを介して第１結
合装置２１のプロセッサ結合部２１ａ、プロトコル制御
部２１ｂから仮想共有メモリ２１ｃに記憶される。プロ
セッサ１２゜１３・・・はプロセッサＩＩの収集したデ
ータを必要とするタイミングで第２．第３・・・結合装
置２２゜２３を介して、第１結合装置２１のプロトコル
制御部２１ｂに仮想共有メモリ２１ｃのアドレス範囲を
指定する。プロトコル制御部２１ｂは指定されたアドレ
ス範囲を仮想共有メモリ２１ｃにより取り出し、通信制
御部２１ｄ、回線制御部２１ｅ。

ＬＡＮ結合部２１ｆから第２．第３・・・結合装置２２
．２３・・・、プロセッサ１２．１３・・・のＩＦＩ２
ｄ、１３ｄ・・・を介してメモリ１２ｂ、１３ｂ、・・
・送するデータに適用することにより、他のプロセッサ
がプロセッサ１１の周期に同期することなく、必要な別
の周期でデータを受信することが出来るので、ｌ：ｌ伝
送方式における問題点を解決することができる。又デー
タの不要なプロセッサ１１は何もしない。

従って、上記の方式を採用することにより、早く処理す
る必要のあるデータをプロセッサ間で同期をとってｌ：
ｌ伝送方式で伝達する手段と、結合装置内に仮想共有メ
モリを設け、送信側と受信側で同期をとらないで必要時
に伝送する手段の２種類の伝送方式を使い分けることが
でき、システム全体の応答性を良くすることができる。

上記の実施例では、第１．第２．第３．第４結合装置を
用いたＬＡＮについて述べたが第３図に示す様に多くの
結合装置を設けてシステムを構成することが出来る。

またＬＡＮについてはループ状ＬＡＮ、バス状ＬＡＮ等
の種類があるが、ＬＡＮの形式にかかわりなく本方式は
適用することができる。

なお、第３図において３１ａ、３２ａ、３３ａはＣＲＴ
装置、３１ｂ、３２ｂは漢字プリンタ装置、３１ｃ、３
１ｄ、３２ｃ、３２ｄ、３３ｃ。

３４ｃは機能プロセッサ、３１ｅ、３２ｅ、３３ｅ、３
４ｆはデータ中継装置、３３ｂ、３４ｂはＣＣＬ装置、
３３ｄ、３４ｄはシステム装置、３４ａは監視パネル装
置、３４ｅは系統盤装置である。

Ｈ０発明の効果 以上述べたようにこの発明によれば、ＬＡＮ上に仮想共
有メモリを有するデータ結合装置を設けて、他のプロセ
ッサに必要なデータはこの仮想共有メモリからデータを
読み出すようにしたので、マルチプロセッサシステムの
各プロセッサが他のプロセッサと伝送時に同期をとる必
要がなくなり、結果的に処理速度が向上する。

また採来的に機能やデータを追加する場合には、各プロ
セッサの改造量が少なくてすむ等、変更の容易性がある
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成説明図、第２図
は第１図の実施例の要部を示す構成説明図、第３図はＬ
ＡＮ構成のシステム構成図である。 １１、＋２．１３．１４・・・プロセッサ、２１゜２２
．２３．２４−・第１〜第４結合装置、２１ａ・・プロ
セッサ結合部、２１ｂ・・・プロトコル制御部、２１ｃ
・・仮想共有メモリ、２１ｄ・・・通信制御部、２１ｄ
・・回線制御部、２１ｆ・・・ＬＡＮ結合部。

Claims (1)

【特許請求の範囲】
1. 複数のプロセッサをＬＡＮで結合した構成のシステムに
   おいて、ＬＡＮ上に各プロセッサ用の結合装置を設けて
   ここにそれぞれ仮想共有メモリ機能をもたせ、第ｉプロ
   セッサからのデータを第ｉプロセッサ用結合装置内の仮
   想共有メモリに周期的に書き込む動作と、第ｊプロセッ
   サが第ｉプロセッサ用結合装置に依頼して第ｉプロセッ
   サ用結合装置内の仮想共有メモリからデータを周期的又
   は必要に応じて取り込む動作を非同期に行うことにより
   、あるプロセッサからのデータを他の複数のプロセッサ
   に転送することを特徴としたＬＡＮを用いたデータ伝送
   装置。