JPH0721018Y2 - 車両制御システムにおける通信装置 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は車両用通信装置に係り、特に、車両の機器を制
御する複数のコントローラの間で多重通信を行ない制御
データの授受を行なう車両制御システムにおける通信装
置に関する。

〔従来の技術〕

一般に上述のような車両制御システムとして第９図に示
すものがある。これは車両制御システムとして提案され
ているループ式の通信装置を有するものであって、車両
の各部に配置したエンジン、トランスミッション、サス
ペンション、パワーステアリング、アンチスキッドブレ
ーキ等のコントローラで得られる各種データをすべての
コントローラで共有して利用するものである。同図にお
いてS1,S2,S3,S4は車両の異なる個所に配置されたコン
トローラ、１はデータをやりとりする通信線、２は各コ
ントローラ間でのハンドシェイクを行なうための制御線
を示している。この例においては各コントローラS1〜S4
は第10図に示すような同一の構成を有するものとしてい
る。

同図において、10は通信インターフェース（ACIA）、11
はプロセッサ（CPU）、12はデータを共有するRAMを示し
ている。そしてこの例において、通信インターフェース
10は通信制御ロジック13、トランスミッタ14及びレシー
バ15から構成している。

そして、このような構成を有するコントローラの作動を
コントローラ１とコントローラ２とを例として説明すれ
ば、先ずコントローラ１のプロセッサ11がコントローラ
２のプロセッサ21のレディ信号のレベル監視をしており
コントローラ２のプロセッサ21が受信可能であることを
確認して送信動作を開始する。

送信動作は、次のように行なわれる。

コントローラ１のプロセッサ11は通信インタフェー
スが送信可能な状態であることをTxrdy（Transmit Read
y）信号で確認する。

コントローラ１のプロセッサ11は内部アドレスバス
（ADR）、データバス（DATA）を介してRAM12の先頭番地
より最初の送信データを読み出す。次いで通信インタフ
ェースをチップセレクトし、読み出したデータを再度内
部データバスに出力すると共にデータ書き込みパルスＷ
を送る。

通信制御ロジック13は、書き込まれた最初のデータ
をトランスミッタ14に送り、トランスミッタ14は所定の
シリアル通信を実行する。

一方受信側のコントローラ２は次のように動作する。

まず通信インタフェースより通信線を介して送られ
たシリアルデータをレシーバ25で復号すると共に、受信
データの１単位（１バイト）の受信を完了すると、これ
を受信制御ロジック23に知らせる。

受信制御ロジック23はプロセッサ21に対し、Rxrdy
（Receive Ready）信号で１データの受信完了を知らせ
る。プロセッサ21は通信インタフェースをチップセレク
トし、読み出しパルスを出力して、受信データを読み込
むと共に、次いで内部アドレスバス、データバスを介し
てRAM22の先頭番地に受信データを格納する。

最初のデータの送受信が完了すると、コントローラ１の
プロセッサ11はアドレス番地の値を１つ増し、同様の手
順で、順次コントローラ１のRAM内容をコントローラ２
のプロセッサに転送する。全てのデータ転送が完了する
と、コントローラ１のプロセッサは、コントローラ４に
対して、（ready）信号により受信可能状態にあること
を知らせる。

一方全てのデータ受信を完了したコントローラ２のプロ
セッサ21は、自ステーション内で取得された新たなデー
タ分についてのみ、データ共有RAM22の内容を更新し、
これを新たな共有データとしてコントローラ３への送信
動作に入る。

以上を各ステーション毎に実行していくことにより、共
有データは巡回し、新たなデータに順次書き換えられて
いく。尚、受信データのフレーミング・オーバ・エラー
等生じたときは、レディ（ready）信号を使用すること
で再送信等を行なうことは言うまでもない。

以上の作業は通常プロセッサにとっては充分余力がある
ため、プロセッサは通信制御を行ないつつ、同時に簡単
な入出力制御を行なうことが可能である。従って、比較
的低速度（〜数kbps）な通信、即ち、低速度な入出力速
度しか要求されない用途であれば、上述した方式でデー
タ共有システムを構成できる。

更に出願人は特開昭63-127358号公報において送信・受
信を行なう各通信インタフェースに、それぞれの複数の
データフレームを周期的かつ自動的に送受する機構、及
びプログラマブルな送信管理テーブルをつけ加え、さら
に複数データフレームの格納メモリとしてデュアルポー
トRAMを用いる構成としエンジン、トランスミッショ
ン、サスペンション、ブレーキ、ステアリング等多数の
制御システムが互いに連携して車両全体を総合的に制御
するニーズに応えうる別の高速データ通信装置を提案し
ている。

これは第11図及び第12図に示すようなもので、第11図に
おいてS1〜S4はコントローラ、50はアドレスクロック発
生器で、特公昭52-13367、特願昭58-105541（特公平4-7
3337号公報）、あるいはUSP-4370561に用いられる同期
装置の如く、所定のパルス波形により複数の通信チャネ
ルを周期的に発生する。

また第11図において、51は出力を伝送するアドレス（AD
R）線、52はデータ通信を行なうデータ（DATA）線であ
る。各コントローラは同一構成をとっており、コントロ
ーラ１を例にとって説明すると、第12図において、58は
プロセッサ、59はバスインターフェース、61はデータア
クセス制御ロジック、62は通信制御ロジック、63はトラ
ンスミッタ、64はレシーバ、65は３−ステートバッフ
ァ、66はアドレスデコーダ、67はデュアルポートRAM、6
8は内部クロック発生器を示している。

このような構成を有するコントローラにおいてデータの
受授は次の手段で実行される。

コントローラ１のプロセッサ58は制御プログラム中（通
常はイニシャライズルーチン）に以下の手順により、自
ら処理データで且つネットワーク内に供与すべきデータ
の格納場所を共有RAMエリアであるデュアルポートRAM67
内に確保する。

プロセッサ58はデータアクセス制御ロジック61にコ
マンド信号を送り、同時に内部データバス（ADR,DATA,C
OMND,STATUS）に格納番地を出力（登録）する。

格納番地は、連続番地で登録し、書き込み先頭番地
A1と必要バイト数B1のペアで出力することにより、デー
タアクセス制御ロジック61を介して通信制御ロジック62
に送られる。

通信制御ロジック62は上記先頭番地A1と、必要バイ
ト数B1とから送信管理テーブル（Tx TABLE）を作成し、
プロセッサ58が登録した連続番地に格納された（デュア
ルポートRAM内の）データのみを後述する手順で送信す
る。

また送信制御ロジックは以下の手順で通信を実行する。

アドレスクロック発生器50は、デュアルポートRAM6
7の全番地に対応する通信チャネルを常時周期的に発生
している。

アドレスデコーダ66はアドレスクロック発生器50の
出力するパルス波形を監視し、現在の通信チャネルが何
番地に対応するかをデコードして出力する。

送信制御ロジック62はデコードされた通信チャネル
と、前述の送信管理テーブルとを比較照号し、プロセッ
サ58が登録した番地、即ちプロセッサ58が自ら処理した
データが格納される番地である場合は、デュアルポート
RAM67に読み出し（Ｒ）パルスを出力する。

この時、アドレスデコーダ66でデコードされた番地は、
同時にデュアルポートRAM67に対するアドレス入力とも
なっているから、上記読み出し（Ｒ）パルスにより、前
記デコードされた番地のデータが内部データバス（DAT
A）に出力される。通信制御ロジックは上記データをト
ランスミッタに読み込ませると共に、３−ステートバッ
ファ65を送信出力モード（例えばC-MOS出力）にして、
トランスミッタ63に送信指令する。トランスミッタ63は
所定のシリアル通信を実行する。但し、通信出力はアド
レスクロック発生器50が上記所定番地に対応する通信チ
ャネル波形を発生している時間内に全て完了するものと
する。

一方、デコードされた通信チャネルと前述の送信管理テ
ーブルとを比較照号し、プロセッサ58が登録した番地と
異なる場合、通信制御ロジック62は直ちに３−ステート
バッファ65を受信入力モード（オープン）とすると共に
レシーバ64に受信指令を発する。レシーバはデータ線を
介して入力されるシリアルデータがあれば、これを順次
パラレルデータに復号すると共に、データの１単位（１
バイト）の受信を完了すると、これを通信制御ロジック
62に知らせる。通信制御ロジック62は上記知らせを受け
取ると、データ書き込みＷパルスをデュアルポートRAM6
7に出力し、この時、アドレスデコーダ66でデコードさ
れた番地内に、レシーバ64内の受信データをデュアルポ
ートRAM67内に書き込む。

以上の手順を各ステーション内のプロセッサ及びバスイ
ンタフェースが実行することにより、デュアルポートRA
M内には例えばコントローラ１乃至コントローラ４で各
々処理されたデータが共有されることになる。一方プロ
セッサは通信制御ロジックの動作に依存することなく、
上記データ共有されたデュアルポートRAMに独立にアク
セスできる。

即ち、供与すべき送信データの格納や、該データを含む
デュアルポートRAM内の共有データの読み出しは、通常
のRAMアクセスと全く同様に、チップセレクト（CS）、
内部データバス（ADR.DATA）、書き込みＷパルス，読み
出しＲパルスを使用するだけでよい。

〔考案が解決しようとする課題〕

ところで、上述のような従来の車両制御システムにおけ
る通信装置にあっては、各コントローラはリアルタイム
制御を高速に処理し、データ通信の高速性を確保するた
め、通信データはマスターコントローラを介することな
く直接必要なコントローラ間でやりとりされるから、デ
ータ送信元のコントローラに異常がある場合には、その
コントローラが発生する発信データも異常であることが
あり、このような場合であってもマスターコントローラ
はそのデータを無効にすることができないという問題が
ある。これに対処するためデータ通信の度にその送受信
に関わるコントローラの間で相手側のコントローラが正
常であるか異常であるかをチェックすることも考えられ
るが、このような方法ではチェックの回数が膨大なもの
となり、上述のようなリアルタイム制御を高速に処理す
ることができないものとなる。

〔課題を解決するための手段〕

本考案において、上記の課題を解決するための手段は、
第１図に示すように、車両の機器を制御する複数のコン
トローラの間で多重通信を行ない、制御データの授受を
行なう車両制御システムにおける通信装置であって、前
記複数のコントローラのうち、予め定めた所定のコント
ローラを特定のコントローラ80とし、前記特定のコント
ローラ以外の各コントローラをそれぞれ他のコントロー
ラ81_-1,81_-2…として、前記特定のコントローラ80には
前記他のコントローラ81_-1,81_-2…のそれぞれの状態が
正常であるか否かを示すステータス信号を前記他のコン
トローラに送信するステータス信号発生手段83を設け、
前記他のコントローラ81_-1,81_-2…には前記ステータス
信号発生手段83からの前記ステータス信号を受信したと
き、受信した該ステータス信号を前記特定のコントロー
ラに返送するステータス信号返送手段84_-1,84_-2…を設
け、前記特定のコントローラ80には返送された前記ステ
ータス信号が前記特定のコントローラ80が送出したステ
ータス信号と一致しているか否かを比較するステータス
信号比較手段85と、該ステータス信号比較手段85で前記
特定のコントローラ80が送出したステータス信号と、返
送された前記ステータス信号とが一致していると判定し
たときには前記ステータス信号のうち返送した前記他の
コントローラに該当する前記制御データ部分を正常を示
す状態とし、一致しないときには異常を示す状態とする
データ設定手段86を設け、前記特定のコントローラ80及
び前記他のコントローラ81_-1,81_-2…には、前記ステー
タス信号の内容に基づいて返送した前記他のコントロー
ラが発信する前記制御データを採用するか否かを決定す
る制御データ採否決定手段87,87_-1,87_-2…を設けたこと
である。

〔作用〕

本考案によれば、特定のコントローラのステータス信号
発生手段は、他のコントローラのそれぞれの状態が正常
であるか否かを示すステータス信号を前記他のコントロ
ーラに送信し、前記他のコントローラの返送手段は前記
ステータス信号発生手段からのステータス信号を受信し
たとき、受信した該ステータス信号を前記特定のコント
ローラに返送する。そして前記特定のコントローラのス
テータス信号比較手段は返送された前記ステータス信号
が前記特定のコントローラが送出したステータス信号と
一致しているか否かを比較して、データ設定手段は該ス
テータス信号比較手段で、前記特定のコントローラが送
出した前記ステータス信号と、返送された前記ステータ
ス信号とが一致していると判定したときには前記ステー
タス信号のうち返送した前記他のコントローラに該当す
る前記制御データ部分を正常を示す状態とし、一致しな
いときには異常を示す状態とする。前記特定のコントロ
ーラ及び前記他のコントローラの制御データ採否決定手
段は前記ステータス信号の内容に基づいて返送した前記
他のコントローラが発信する前記制御データを採用する
か否かを決定するから、異常なデータを判別して使用し
ないようにすることができる。

〔実施例〕

以下本考案に係る車両用制御システムにおける通信装置
の実施例を図面に基づいて説明する。

第２図乃至第８図は本考案に係る車両用制御システムに
おける通信装置の実施例を示すものである。本実施例に
おいて車両制御システムはエンジン制御装置トランスミ
ッション制御装置、サスペンション制御装置パワーステ
アリング制御装置及びアンチスキッドブレーキ制御装置
を有するものとしている。そしてこの実施例においては
各部分の制御はコントローラによって成され、各コント
ローラは各種データを共有して、各部の制御を実行す
る。そして一例としてインスツルメントパネルに設けた
アンチスッドブレーキ制御装置用のコントローラが特定
のコントローラとしてのマスターコントローラとして作
動し、他のコントローラはスレーブコントローラとして
作動するものとする。尚本実施例において、各ステーシ
ョンのハードウエア構成は従来第11図及び第12図に示し
たものと同様であるため、その詳細な説明は省略する
が、この実施例においてマスターコントローラに設けた
ステータス信号発生手段、ステータス信号比較手段及び
制御データ採否決定手段、更にスレーブコントローラに
設けたステータス信号返送手段及び制御データ採否決定
手段はコントローラを構成するプロセッサ上で作動する
ソフトウエアにより実現される。

そしてこれらの各手段は次のように作動する。本実施例
においてステータス信号は第２図に示すように各制御部
に対応するビット数（この例においては５ビット）のス
テータス信号部と３ビットのチェックデータ部とからな
り、コントローラ内のデュアルポートラム（以下RAMと
いう）の格納部に格納されている。そしてコントローラ
が正常であるときには上記のステータス信号部に値“1"
コントローラが異常であるときに値“0"を表示するもの
としている。

マスターコントローラは、第３図に示すように、電源が
立ち上げられると、初期化処置として全てのスレーブコ
ントローラの状態を「異常」としてステータス信号部に
全て“0"の値を割り当てる（ST1）。そしてチェックデ
ータ部に所定の値（この例においては“101"）を割振り
ステータス信号を第２図に示した状態とする（ST2）。

次にマスターコントローラは通信の機会を得ると、第４
図に示すように、上記のステータス信号“00000101"を
各スレーブコントローラに送信して（ST3）、ひき続き
マスターコントローラが送信すべき制御データを送信す
る（ST4）。次にスレーブコントローラから送信が行な
われて、マスターコントローラがこれを受信する場合に
は、第５図に示すように、マスターコントローラが送信
したステータス信号をスレーブコントローラが再送信し
た情報を読み取り（ST5）、これを送信したステータス
信号（初回は“00000101"である）と比較して、一致し
ているかを確認する（ST6）。一致しているならば、そ
のスレーブコントローラは正常であるとして、そのスレ
ーブコントローラに相当するステータス信号のビットを
“1"に書き替える（ST7）。例えばそのスレーブコント
ローラがエンジン制御装置であれば“10000101"とす
る。そしてそのスレーブコントローラからの受信データ
を正常なものとしてRAMに書き込み（ST8）、以降の制御
に使用する。もしスレーブコントローラから再送信され
てきたステータス信号が送信したステータス信号と一致
しない場合には、そのスレーブコントローラに異常があ
るものとしてそのスレーブコントローラに対応するステ
ータス信号のビットを異常を示す“0"として（ST）終了
する。この場合第１回目の処理に際してはステータス信
号のステータス部は全ビット異常として“0"を示してい
るため、実質的に変更しない。

以上の操作を各スレーブコントローラについて実行する
と全てのスレーブコントローラが正常な場合には、ステ
ータス信号のステータス部の全てのビットは“1"となり
ステータス信号は例えば“11111101"となり全てのスレ
ーブコントローラからのデータを使用することができる
ようになる。

次に、各スレーブコントローラの作動について説明す
る。先ずデータを受信する場合には、第６図に示すよう
に、マスターコントローラからの送信か否かを判断して
（ST10）、マスターコントローラからの送信であれば送
信されたステータス信号を受信してこれをRAMに格納す
る（ST11）。そしてマスターコントローラからの制御デ
ータをRAMに格納する（ST12）。送信がマスターコント
ローラからでなく他のスレーブコントローラからのもの
であれば、当該スレーブコントローラのステータスビッ
トを調べ（ST13）、これが正常即ち“1"であることを確
認して受信データをRAMに格納して（ST14）、以後の制
御に使用する。もし当該スレーブコントローラのステー
タスビットが異常である、即ち“0"である場合には受信
データの格納を実行しない。よって電源投入直後には各
スレーブコントローラのステータスビットは異常、即ち
“0"としてスタートするため、最初の受信データは全て
採用されない。

スレーブコントローラのデータの送信について説明すれ
ば、第７図に示すようにRAMに格納してあったステータ
ス信号をそのまま送信し（ST15）、次いで自己の制御デ
ータを送信する（ST16）ものとしている。

次の本実施例に係る車両制御システムにおける通信装置
の作動を具体的に説明する。第８図は上記の車両制御シ
ステムにおける通信装置の作動を示すタイミングチャー
トである。この例においては一台のマスターコントロー
ラと２台のスレーブコントローラとがデータのやりとり
を行なう場合について示している。

先ず電源がオン状態になるとマスターコントローラから
送信を開始する（TS1）。ここでマスターコントローラ
は全てのスレーブコントローラが異常であることを示す
ステータス信号“00000101"を送信する。すると２台の
スレーブコントローラはこのステータス信号を受信して
RAMに格納し、次に第１のスレーブコントローラが通信
の機会を得ると（TS2）、先ず先程RAMに格納したステー
タス信号をそのまま、即ち、自らが異常であるという状
態で送信する。このことによりマスターコントローラは
このスレーブコントローラが正常であることを確認し
て、ステータス信号の当該スレーブコントローラに該当
するステータスビットを正常、即ち“1"をしてステータ
ス信号を“10000101"として次回の送信に使用する。上
記の第１のスレーブコントローラの発信データは同時に
第２のスレーブコントローラによっても受信されている
が、第２のスレーブコントローラは、受信しているステ
ータス信号により第１のスレーブコントローラは異常で
あると判断して、このデータはRAMには格納しない。

次いで第２のスレーブコントローラが通信を行ない同様
の手順で処理を実行し（TS3）、次のステータス信号は
“11000101"となる。

次に第２回目の送信において、（ST1′）マスターコン
トローラはステータス信号として“11000101"を送信
し、スレーブコントローラはこのステータス信号をRAM
に格納する。この段階で第２のスレーブコントローラは
第１のスレーブコントローラが正常であるとして、第１
のスレーブコントローラの発生するデータを制御に用い
る。以下、同様に第１のスレーブコントローラが第２回
の送信をするときにも（ST2′）ステータスを返信した
後制御データを送信して、マスターコントローラこれを
受信して正常であればステータス信号をそのままにして
おく。また第２のスレーブコントローラがこれを受信し
てステータス信号を調べ、正常であるので制御データを
RAMに格納する。

このようにして、各スレーブコントローラは他のコント
ローラが正常であることを確認して、そのスレーブコン
トローラの送信するデータを使用して各部位の制御を実
行することができる。また、本実施例によれば、あるコ
ントローラに異常が発生しても、他の正常なコントロー
ラ間で正常な通信を確保することができ、更にはシステ
ムの電源オン時には先ず全てのコントローラが異常であ
るという設定からスタートするため、各コントローラの
イニシャライズのタイミングのずれによる通信データの
誤使用も未然に防止することができる 〔考案の効果〕 以上説明したように本考案によれば、車両用制御システ
ム制御装置の通信装置において各コントローラに対応し
たステータス信号を相互のコントローラ間で通信してこ
れにより各コントローラは他のコントローラが正常であ
るか異常であるかを判定し、当該コントローラが発信す
るデータを使用するか否かを決定するようにしたから、
車両用制御システムの各コントローラは他のコントロー
ラが異常であることを迅速に知ることができ、これによ
り誤ったデータを採用することなく適正な制御を高速で
実行することができるため、所望のリアルタイム制御を
高速に実行することができるという効果を奏する。

【図面の簡単な説明】

第１図は本考案の構成を示すブロック図、第２図は本考
案に係る車両制御システムの通信装置のステータス信号
の内容を示す図、第３図乃至第７図は本発明に係る車両
制御システムの通信装置の作動を示すフローチャート、
第８図は本発明に係る車両制御システムの通信装置の具
体的な作動状況を示すタイムチャート、第９図及び第10
図は従来の車両制御システムの通信装置を示すブロック
図、第11図及び第12図は従来の車両制御システムの通信
装置の他の例を示すブロック図である。 80……特定のコントローラ 81_-1,81_-2……他のコントローラ 83……ステータス信号発生手段 84_-1,84_-2……ステータス信号返送手段 86……データ設定手段 87,87_-1,87_-2……制御データ採否決定手段

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】車両の機器を制御する複数のコントローラ
   の間で多重通信を行ない、制御データの授受を行う車両
   制御システムにおける通信装置であって、 前記複数のコントローラのうち、予め定めた所定のコン
   トローラを特定のコントローラとし、前記特定のコント
   ーラ以外の各コントローラをそれぞれ他のコントローラ
   として、前記特定のコントローラには前記他のコントロ
   ーラのそれぞれの状態が正常であるか否かを示すステー
   タス信号を前記他のコントローラに送信するステータス
   信号発生手段を設け、 前記他のコントローラには前記ステータス信号発生手段
   からの前記ステータス信号を受信したとき、受信した該
   ステータス信号を前記特定のコントローラに返送するス
   テータス信号返送手段を設け、 前記特定のコントローラには返送された前記ステータス
   信号が前記特定のコントローラが送出したステータス信
   号と一致しているか否かを比較するステータス信号比較
   手段と、該ステータス信号比較手段で前記特定のコント
   ローラが送出した前記ステータス信号と、返送された前
   記ステータス信号とが一致していると判定したときには
   前記ステータス信号のうち返送した前記他のコントロー
   ラに該当する前記制御データ部分を正常を示す状態と
   し、一致しないときには異常を示す状態とするデータ設
   定手段を設け、 前記特定のコントローラ及び前記他のコントローラに
   は、前記ステータス信号の内容に基いて、返送した前記
   他のコントローラが発信する前記制御データを採用する
   か否かを決定する制御データ採否決定手段を設けたこと
   を特徴とする車両用通信装置。