JPH10320365A

JPH10320365A - データ交換装置およびその方法

Info

Publication number: JPH10320365A
Application number: JP10103000A
Authority: JP
Inventors: Nicolas Hassbjer; ニコラス、ハスブイエル; Joergen Johansson; ヤーゲン、ヨハンソン; Staffan Dahlstroem; スタファン、ダールストラム; Andreas Kroop; アンドレアス、クループ
Original assignee: HMS FIELDBUS SYST AB
Current assignee: HMS FIELDBUS SYST AB
Priority date: 1997-04-14
Filing date: 1998-04-14
Publication date: 1998-12-04
Anticipated expiration: 2018-04-14
Also published as: EP0872800B8; CA2234635C; CA2234635A1; US6128689A; EP0872800B1; JP4188446B2; EP0872800A1

Abstract

(57)【要約】【課題】共通メモリを介して２つのプロセッサユニッ
ト間にてデータを交換する、改良された装置および方法
を提供する。【解決手段】共通メモリ７中のデータメモリ領域を介
して第２プロセッサユニット８，６とデータを交換する
ときに同期モードまたは非同期モードのいずれかで選択
的に作動するよう構成された第１プロセッサユニット
（６，８）を有する。好ましくは、データメモリ領域へ
のアクセスは１つプロセッサユニット中のステートマシ
ンによって制御される。このステートマシンはデータメ
モリ領域がフリーである第１状態と、データメモリ領域
がそれぞれ第１プロセッサユニット（６，８）または第
２プロセッサユニット（８，６）に予約された第２状態
および第３状態と、データメモリ領域がそれぞれ第１プ
ロセッサユニット（６，８）または第２プロセッサユニ
ット（８，６）によってアクセスされる第４状態および
第５状態とを有する。このデータ交換装置は望ましくは
フィールドバスシステムにおいて使用される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は２つのプロセッサユ
ニット間にてデータを交換するデータ交換装置およびそ
の方法に関する。

【０００２】

【従来の技術】フィールドバスシステム（デバイスネッ
トワークまたは制御ネットワークとも呼ばれる）は産業
界において、制御システムの異なるユニット間の、例え
ばマスターユニット（スキャナーとも呼ばれる）とスレ
ーブユニット（アダプタとも呼ばれる）との間の通信の
ために、または異なる制御システム間の通信のためにし
ばしば使用される。

【０００３】フィールドバスシステムに関する１つの問
題点は、多数の異なるシステムの存在である。これらの
相違点は例えばバス構造、リアルタイム動作、転送され
得るデータの量、伝送メディア、およびバス上の電力分
布である。１つのユニットが異なるフィールドバスシス
テムに適合できるためには、これらのシステムの異なる
技術的な要求を取り扱う必要がある。異なるフィールド
バスシステムに適合可能なこのようなユニットは、もち
ろん特定のフィールドバスシステムのみについて設計さ
れたユニットの製造原価よりはるかに高い。

【０００４】この問題点を解決するため、出願人はスレ
ーブユニットとフィールドバスとの間に接続される一連
の適応モジュールを開発した。各適応モジュールは異な
るフィールドバス用に設計され、従って特有のフィール
ドバスインタフェースを有する。しかし、全ての適応モ
ジュールはスレーブユニットに対して同一のインタフェ
ースを有する。従って、１つのスレーブユニットは単一
のインタフェースを介して多数の異なるフィールドバス
に接続することが可能である。

【０００５】適応モジュールとスレーブユニットとの間
のインタフェースは、適応モジュールのプロセッサユニ
ットとスレーブユニットのプロセッサユニットとによっ
てアクセス可能なデュアルポートメモリによって実現さ
れる。このメモリへのアクセスはメモリ中のハンドシェ
イクレジスタによって制御される。デフォルト状態にお
いて、メモリは適応モジュールに割り当てられる。スレ
ーブユニットがメモリにアクセスしようとする場合、ス
レーブユニットはハンドシェイクレジスタの中にアクセ
ス要求を書き込まなければならない。このスレーブユニ
ットは、適応モジュールが自由にその要求を処理するこ
とができるまで、待たなければならない。この適応モジ
ュールは非常に頻繁にフィールドバスと通信しているの
で、ある程度の時間がかかる可能性がある。適応モジュ
ールは、ハンドシェイクレジスタの中に確認を書き込む
ことによってスレーブユニットにメモリへのアクセスを
許可する。スレーブユニットがメモリにアクセスした
後、スレーブユニットはハンドシェイクレジスタの中に
解放を書き込むことによって適応モジュールに対してメ
モリを解放する。

【０００６】

【発明が解決しようとする課題】デュアルポートメモリ
にアクセスするこの方法の欠点は、スレーブユニットが
メモリに対するアクセスを要求する前に適応モジュール
が常にメモリにアクセスしていれば、スレーブユニット
が適応モジュールによってロックアウトされることにあ
る。他の欠点は、長い予測不能なアクセス時間のために
データ交換が遅いことである。これは、適応モジュール
がマスターユニットとフィールドバスとの間において使
用できないことを意味する。この箇所では迅速なデータ
交換に対する要求がさらに厳しいからである。

【０００７】さらに、フィールドバスシステムにおいて
は、通常マスターユニットとスレーブユニットとの間に
おいて次のようなデータ、すなわち時間クリティカルな
周期的入力および出力データ、時間クリティカルでない
非周期的メッセージおよび／またはコマンド、および非
周期的フィールドバス制御データおよび状態データを転
送する必要がある。上述した方法のさらに他の欠点は、
非周期的データおよびメッセージの転送を支援しないこ
とにある。

【０００８】なお、上述した問題点は、２つのプロセッ
サユニットが共通メモリを介してデータを交換する他の
種々の応用においても生じる。

【０００９】

【課題を解決するための手段】そこで、本発明は、共通
メモリを介して２つのプロセッサユニット間にてデータ
を交換する、改良された装置および方法を提供すること
を目的とする。

【００１０】この目的は請求項１によるデータ交換装置
および請求項１６によるデータ交換方法によって達成さ
れる。本発明の実施の形態は従属クレーム中に開示され
ている。

【００１１】さらに詳しくは、本発明のデータ交換装置
は、共通メモリ中のデータメモリ領域を介して第２プロ
セッサユニットとデータを交換するときに同期モードま
たは非同期モードのいずれかで選択的に作動するよう構
成された第１プロセッサユニットを有している。

【００１２】このような２つの異なるモードで作動でき
ることは非常に有利であり、またデータ交換を一層効率
的にする。同期モードを選択することにより、第１プロ
セッサユニットはロックアウトを防止し、また両方のプ
ロセッサユニットがデータメモリ領域にアクセスするよ
う配慮することができる。しかし、場合によっては、デ
ータメモリ領域へのアクセスを同期化しない方が望まし
い。このような状況においては、第１プロセッサを非同
期モードで作動させることにより、データ交換効率を最
適化することができる。

【００１３】プロセッサユニットはハードウェア回路に
より、またはハードウェアとソフトウェアとの組合わせ
により、好ましくは適当にプログラミングされたマイク
ロプロセッサによって実現することができる。

【００１４】第１プロセッサユニットは共通メモリの両
側に配置することができる。従って、フィールドバスシ
ステムにおいてはまた、プロセッサユニットはスレーブ
ユニット中に、または適応モジュール中に、またはマス
ターユニット中に配置されたプロセッサユニットとする
ことができる。

【００１５】同期モードにおいては、第１プロセッサユ
ニットのいずれか１つがデータメモリ領域にアクセスし
た後、これらの先行するユニットが次回にそのデータメ
モリ領域にアクセス可能となる前に、他方のプロセッサ
ユニットがデータメモリ領域にアクセスするよう構成さ
れるとよい。このようにして、第１プロセッサユニット
は、この第１プロセッサユニットがメモリにアクセスし
た後、次回にこの第１プロセッサユニットがメモリにア
クセスする前に、第２プロセッサユニットがメモリにア
クセスできるよう構成される。これは例えば、同期モー
ドにおいて、第２プロセッサユニットがデータメモリ領
域にアクセスするまでに第１プロセッサユニットがデー
タメモリ領域にアクセスすることができないよう第１プ
ロセッサユニットが第２プロセッサユニットのためにデ
ータメモリ領域を予約して、第１プロセッサユニットが
データメモリ領域へのアクセスを終了することにより実
現することができる。データが次回に第１プロセッサユ
ニットによって更新される前に第２プロセッサユニット
がこれらのデータを読み取ることを第１プロセッサユニ
ットが望む場合には、第１プロセッサユニットがこのよ
うにすることが望ましい。

【００１６】また、第１プロセッサユニットは、第２プ
ロセッサユニットがメモリにアクセスした後、次回にこ
の第２プロセッサユニットがメモリにアクセスする前に
第１プロセッサユニットがメモリにアクセスできるよう
構成される。これは例えば、同期モードにおいて、第２
プロセッサユニットが次回にデータメモリ領域にアクセ
スする前に第１プロセッサユニットがデータメモリにア
クセスできるようデータメモリを予約して、第１プロセ
ッサユニットがデータメモリ領域へのアクセスを要求す
ることにより実現することができる。特に、第１プロセ
ッサユニットが一定の操作を実行する前に第２プロセッ
サユニットからデータを読み取る必要のあることを知っ
ている場合には、第１プロセッサユニットがこのように
することが望ましい。

【００１７】なお、上述した２つの場合を組み合わせる
ことも当然可能である。

【００１８】第１プロセッサユニットが同期モードまた
は非同期モードのいずれかで作動できることは、第１プ
ロセッサユニットが同期モードまたは非同期モードのい
ずれかでデータメモリ領域へのアクセスを終了するよう
構成されていること、および／または第１プロセッサユ
ニットが同期モードまたは非同期モードのいずれかでデ
ータメモリ領域へのアクセスを要求するよう構成されて
いることを意味する。

【００１９】好ましくは、第１プロセッサユニットが同
期モードにおいてメモリ領域にアクセスしたとき、この
第１プロセッサユニットが次回にデータメモリ領域にア
クセスする前にこのデータメモリ領域にアクセスする要
求（すなわち、同期モードにおけるアクセス要求）を第
２プロセッサユニットから受ければ、第１プロセッサユ
ニットはデータメモリ領域へのそのアクセスを終了す
る。このようにして、第２プロセッサユニットも、同期
モードまたは非同期モードのいずれかでデータ交換を実
行すべきかについて影響を与えることができる。

【００２０】非同期モードにおいて、第１プロセッサユ
ニットはデータメモリ領域をフリー状態に（すなわちメ
モリ領域がいずれのプロセッサユニットにも予約されて
いない状態に）解放することにより、データメモリ領域
へのアクセスを終了することができる。これは他方のプ
ロセッサユニットがデータメモリ領域のフリー状態また
は非フリー状態を調査する必要がないので、データメモ
リ領域に対するアクセスを要求するプロセッサユニット
に対してデータメモリ領域を迅速に割り当てることがで
きるので望ましい。このような短いアクセス時間は、こ
の装置をマスターユニットとフィールドバスとの間の適
応モジュールとして使用できることを意味する。

【００２１】第１プロセッサユニットは好ましくは、デ
ータメモリ領域へのアクセスを制御するためのステート
マシン（state machine）を含み、このステートマシン
はデータメモリ領域がフリーである第１状態と、データ
メモリ領域がそれぞれ第１プロセッサユニットまたは第
２プロセッサユニットに予約される第２状態および第３
状態と、データメモリ領域がそれぞれ第１プロセッサユ
ニットまたは第２プロセッサユニットによってアクセス
される第４状態および第５状態とを有する。このステー
トマシンはアクセス制御の実行を容易にする。第１プロ
セッサユニットのみがデータメモリ領域の状態の追跡を
保持する必要がある。第２プロセッサユニットは単にデ
ータメモリ領域に対するアクセスを要求して終了する。

【００２２】好ましくは、本発明のデータ交換装置はさ
らに、前記共通メモリをなすとともに前記データメモリ
領域を有するメモリを含み、前記メモリは制御メモリ領
域を有する。この制御メモリ領域は好ましくは、それぞ
れのプロセッサユニット用の２つのハンドシェイクレジ
スタとして構成される。第１プロセッサユニットは、デ
ータメモリ領域へのアクセスを制御するため、第２プロ
セッサユニットに制御情報を書き込み、かつ第２プロセ
ッサユニットから制御情報を読み取るよう構成される。
制御情報は例えばビットパタンであって、その１つまた
は複数のビットが、要求アクセス、終了アクセス、同期
モードまたは非同期モードを表示する。

【００２３】メモリは市販のデュアルポートメモリと
し、または特にこの用途のために設計されたメモリとす
ることができる。

【００２４】データ交換速度をさらに増大するため、メ
モリは両方のプロセッサユニットによってアクセス可能
な複数のデータメモリ領域を有することができる。この
ようにして、データ交換が並列で実行されるように、両
方のプロセッサユニットが同時に異なるメモリ領域にア
クセスすることができる。

【００２５】いずれのデータメモリ領域に対して制御情
報が付属するかを表示する項目を制御情報の中に含める
ことにより、同一制御メモリ領域が全てのデータメモリ
領域のデータの交換を制御するために使用される。

【００２６】望ましくは制御メモリ領域は、データメモ
リ領域を介しての周期的データ交換とは独立して第２プ
ロセッサユニットとの非周期的データの交換のために使
用することができる。

【００２７】また、本発明によるデータ交換装置は、第
２プロセッサユニットを含むことができる。好ましく
は、この第２プロセッサユニットは第１プロセッサユニ
ットと同様に作動するよう構成され、両方のプロセッサ
ユニットが選択的に同期モードまたは非同期モードで作
動するとよい。

【００２８】本発明によるデータ交換装置およびその方
法は、１つのプロセッサユニットがフィールドバスを介
して第３プロセッサユニットに接続されたフィールドバ
スシステムにおいて使用する場合に特に好適である。

【００２９】

【発明の実施の形態】以下、図面を参照して本発明の好
ましい実施の形態について詳細に説明するが、本発明は
これに限定されるものではない。

【００３０】以下の実施の形態において本発明はフィー
ルドバスシステムに適用される。

【００３１】図１に概略的に示されたフィールドバスシ
ステムはマスターユニット１を含み、このマスターユニ
ットはフィールドバス３と適応モジュール４とを介して
スレーブユニット２に接続される。フィールドバス３は
適応モジュール４に対して標準型コネクタ（図示されて
いない）によって接続されている。また、適応モジュー
ル４はスレーブユニット２に対して標準型コネクタ（図
示されていない）によって接続されている。適応モジュ
ール４はバスモジュール５と、第１プロセッサユニット
６と、デュアルポートメモリ７とを有する。スレーブユ
ニット２は第２プロセッサユニット８を有し、またマス
ターユニット１は第３プロセッサユニット９を有する。
バスモジュール５はフィールドバス３に対する物理的イ
ンタフェースをなす。このバスモジュール５は例えば、
信号レベルを第１プロセッサユニット６によって使用さ
れる信号レベルに適合させる。メモリ７は２つのポート
１０，１１を有し、一方のポート１０は第１プロセッサ
ユニット６用であり、他のポート１１は第２プロセッサ
ユニット８用である。このメモリ７は標準型コンポーネ
ント、例えば米国、ＣＡ９５１３４、サンホセ、ノー
ス・ファースト・ストリート３９０１、サイプレス・セ
ミコンダクター・コーポレーション（Cypress Semicond
uctor Corporation）から市販されているＤＰＲＡＭ
ＣＹ７Ｃ１３１、またはこの応用のために特別に設計製
造されたコンポーネントとすることができる。メモリ７
と第１プロセッサユニット６および第２プロセッサユニ
ット８とはそれぞれ、データバス１１，１２、アドレス
バス１３，１４、コントロールバス１５，１６、および
割込みライン１７，１８を介して通信する。第１プロセ
ッサユニット６はシリアルバス１９を介してバスモジュ
ール５と通信する。

【００３２】メモリ７は読取りおよび書込み操作のため
に両方のプロセッサユニット６，８によってアクセスさ
れる４つのデータメモリ領域と、２つのハンドシェイク
レジスタを有する制御情報領域とを含む。４つのデータ
メモリ領域はそれぞれ、入力プロセスデータ（マスター
ユニットからスレーブユニットへのデータ）、出力プロ
セスデータ（スレーブユニットからマスターユニットへ
のデータ）、フィールドバス固有データおよびメッセー
ジ／コマンドパス、および状態データのためのものであ
る。データメモリ領域へのアクセスは、ハンドシェイク
レジスタおよび各データメモリ領域のステートマシンに
よって制御される。ステートマシンは適応プロセッサユ
ニット中のソフトウェアの中に実現される。ステートマ
シンの遷移はプロセッサユニットによって引き起こされ
る。１つのプロセッサユニットがそのハンドシェイクレ
ジスタの中に制御情報を書き込むときを検出し、また制
御情報が検出されたときに他のプロセッサユニットに割
込みを発生するため、ハンドシェイクレジスタには論理
回路が接続されている。これらの論理回路は、上述した
ＣＹＣ７Ｃ１３１等の標準型デュアルポートメモリの中
に含まれている。

【００３３】図２は、図１に示すデュアルポートメモリ
７のデータメモリ領域へのアクセスを制御するために使
用することのできるステートマシンの状態ダイヤグラム
を示す図である。このステートマシンは次のような８つ
の状態、すなわち（Ａ）メモリ領域がフリーである状
態、すなわちメモリ領域が適応モジュール４によって
も、スレーブユニット２によっても使用されていない状
態、（Ｂ）メモリ領域がスレーブユニット２によって使
用されている状態、（Ｃ）メモリ領域がスレーブユニッ
ト２によって使用されているが、適応モジュール４がメ
モリ領域にアクセスするまではスレーブユニット２がこ
のメモリ領域にアクセスできないよう適応モジュール４
に対して予約された状態、（Ｄ）メモリ領域が適応モジ
ュール４によって使用されている状態、（Ｅ）メモリ領
域が適応モジュール４によって使用されているが、スレ
ーブユニット２がこのメモリ領域にアクセスするまでは
適応モジュール４がメモリ領域にアクセスできないよう
スレーブユニット２に対して予約された状態、（Ｆ）メ
モリ領域がフリーであるが、スレーブユニット２に対し
て予約された状態、および（Ｇ）メモリ領域がフリーで
あるが、適応モジュール４に対して予約された状態を有
している。

【００３４】ステートマシンは次のような遷移を有す
る。すなわち、（１）スレーブユニット２が非同期モー
ドでメモリ領域へのアクセスを要求する。メモリ領域が
フリーであれば、スレーブユニットがこのメモリ領域に
アクセスする。（２）スレーブユニット２が同期モード
でメモリ領域へのアクセスを要求する。メモリ領域がフ
リーであれば、スレーブユニット２がこのメモリ領域に
アクセスする。もしフリーでなければ、スレーブユニッ
ト２がメモリ領域にアクセスするようメモリ領域がスレ
ーブユニット２に対して予約される。３）スレーブユニ
ット２が非同期モードでメモリ領域を解放し、メモリが
フリーとなる。４）スレーブユニット２が非同期モード
でメモリ領域を解放し、このメモリ領域が適応モジュー
ルに予約される。５）適応モジュール４が非同期モード
でメモリ領域へのアクセスを要求する。６）適応モジュ
ール４が同期モードでメモリ領域へのアクセスを要求す
る。７）適応モジュール４が非同期モードでメモリ領域
を解放する。８）適応モジュール４が同期モードでメモ
リ領域を解放する。

【００３５】メモリ領域へのアクセスが図２に従ってス
テートマシンによって制御される場合には、図１に示す
装置は次のように作動する。

【００３６】メモリ領域がフリーであると仮定する（状
態Ａ）。適応モジュール４が同期モードまたは非同期モ
ードでメモリ領域へのアクセスを要求すれば（遷移５お
よび６）、適応モジュール４はそれぞれの領域にアクセ
スする。

【００３７】ここで、適応モジュール４が入力プロセス
データをメモリ領域の中に書き込んだと仮定する。これ
らのメモリ領域中の入力プロセスデータの更新が有意義
となるまでに、これらの入力プロセスデータはスレーブ
ユニット２によって読み取られる。すなわち、適応モジ
ュール４が同期モードでメモリ領域へのアクセスを終了
すると（遷移８）、状態Ｆへの遷移が生じる。スレーブ
ユニット２がメモリ領域へのアクセスを要求するとすぐ
に、スレーブユニット２はこのメモリ領域にアクセスす
る（状態Ｂへの遷移１および２）。適応モジュール４か
らのアクセス要求は全て拒絶される。しかし、もしメモ
リ領域がスレーブユニット２に予約されているときにス
レーブユニット２がそのメモリ領域を同期モードで解放
すれば（遷移４）、このメモリ領域はフリーとなる（状
態Ａ）。この状態Ｆから状態Ａへの遷移の結果、もし例
えばスレーブユニット２が内部エラーを検出し、または
メモリにアクセスできる前にマスターユニット１からさ
らに他のデータまたはコマンドを受ける必要を検出すれ
ば、スレーブユニット２がメモリ領域を解放する可能性
を生じる。

【００３８】次に、適応モジュール４がメモリ領域の中
に入力プロセスデータを書き込むのではなく、スレーブ
ユニット２が入力プロセスデータを読み取るときに常に
この入力プロセスデータが更新されることを適応モジュ
ール４が要求すると仮定する。この場合、適応モジュー
ル４が非同期モードでメモリを解放し（状態Ａへの遷移
７）、メモリへの次のアクセスは最初にそのメモリへの
アクセスを要求したユニットによって実施されることに
なる。このようにして適応モジュール４は、マスターユ
ニット１から新規な入力プロセスデータを受ける際にこ
の入力プロセスデータを読み取る前にこの入力プロセス
データを更新することができるであろう。

【００３９】適応モジュール４がそのメモリへのアクセ
ス中に（すなわち状態Ｄにおいて）同期モードでそのメ
モリにアクセスする要求をスレーブユニットから受けれ
ば（遷移２）、適応モジュール４は状態Ｅに進み、この
適応モジュール４がそのアクセスを終了するときにメモ
リはこの状態Ｅから状態Ｆに解放される。しかし、もし
状態Ｅにある適応モジュール４がスレーブユニット２か
ら同期モードで解放を受ければ、すなわち次のアクセス
が適応モジュール４によって実施されなければならない
という表示を受ければ、適応モジュール４は状態Ｄに戻
る。

【００４０】スレーブユニット２は適応モジュール４と
同様に作動する。

【００４１】プロセッサユニット中のソフトウェアはタ
イムアウト処理を含み、このタイムアウト処理が誤動作
の検出に使用され、または図２に示す以外の遷移を生じ
させることを了解されたい。

【００４２】スレーブユニットは、メモリ中の対応のハ
ンドシェイクレジスタの中にビットパタンを書き込むこ
とによってメモリへのアクセスを要求して終了する。適
応モジュール４は、そのハンドシェイクレジスタの中に
ビットレジスタを書き込むことにより、要求され、また
は終了されたアクセスを確認する。スレーブユニット２
と適応モジュール４とによって同一のビットパタンが使
用される。ビットパタンの構成を図３に示す。設定時に
は、ビット７（ＣＭＤ）はビット６−０がコマンドＩＤ
であることを示す。リセットされたとき、ビット７はビ
ット６−０が下記のように翻訳されなければならないこ
とを意味する。ビット６は使用されない。ビット５（Ｒ
ＥＱ／ＲＥＬ）は、これが要求（０）であるかまたは解
放（１）であるかを示す。ビット４（ＬＯＣＫ）は、非
同期モード（０）または同期モード（１）の使用を示
す。ビット３（ＩＮＡＲＥＡ）は入力プロセスデータ
領域のフラグである。ビット２（ＯＵＴＡＲＥＡ）は
出力プロセスデータ領域のフラグである。ビット１（Ｆ
ＢＡＲＥＡ）はフィールドバス固有領域のフラグであ
り、ビット０（ＣＴＲＬＡＲＥＡ）は状態データ領域
のフラグである。

【００４３】この実施の形態において、プロセッサユニ
ット６，８中のソフトウェアはメモリ７へのアクセスを
処理するための３つのソフトウェアプロセスを含む。図
４に示されたこれらのプロセスは、データ転送プロセス
４１、第１プロセッサユニット６中のスケジューラプロ
セス４２、および第２プロセッサユニット８中の応用プ
ロセス４３である。データ転送プロセス４１は、第１プ
ロセッサユニット６によるメモリ７中のデータの読取り
および書込みを制御する。応用プロセス４３はスレーブ
ユニット２に対して同様の目的に役立つ。スケジューラ
プロセス４２はステートマシンを含み、各メモリ領域へ
のアクセスを制御する。

【００４４】メモリ領域がフリーであり、スレーブユニ
ット２が入力プロセスデータのためにこのメモリ領域を
読み取ろうとする場合を仮定しよう。この場合、応用プ
ロセス４２がそのハンドシェイクレジスタの中に次のよ
うなビットパタン（７−０）、すなわち（０，０，０，
０，１，０，０，０）を書き込むことによってこの領域
へのアクセスを要求する（非同期モードでの入力領域へ
のアクセスの要求）。割込みライン１７上に適応モジュ
ール４への割込みが発生される。スケジューラプロセス
４２がこの要求を処理する。メモリ領域がフリーであれ
ば、ステートマシン中の状態Ａから状態Ｂへの遷移１が
実行される。スケジューラプロセス４２が適応モジュー
ル４のハンドシェイクレジスタの中に同一ビットパタン
を書き込むことによってこの要求を確認する。しかし、
もしそのメモリ領域が適応モジュール４によってアクセ
スされていれば、適応モジュール４はビットパタンのビ
ット３を０にリセットしてハンドシェイクレジスタに戻
すことによってその要求を拒絶する。このような場合、
ステートマシンにおいて遷移は生じない。スレーブユニ
ット２からの全てのアクセス要求およびアクセス終了要
求はこれに対応して処理される。

【００４５】適応モジュール４がメモリ領域にアクセス
しようとする場合またはメモリ領域へのアクセスを終了
しようとする場合、データ転送プロセス４１が、スレー
ブユニット２について述べたのと同様にして同一ビット
パタンを使用してスケジューラプロセス４２を呼び出
す。唯一の相違点は、スケジューラプロセス４２がハン
ドシェイクレジスタを経由しないで直接に呼び出される
ことである。

【００４６】スレーブユニット２または適応モジュール
４が他のユニットにコマンドまたはメッセージを送りた
い場合には、ビット７が１にセットされたビットパタン
とこれに続く６ビットのコマンドＩＤをハンドシェイク
レジスタの中に書き込む。他のプロセッサユニットがこ
のビットパタンを読み取ると、このプロセッサユニット
は最後の６ビットをコマンドとして翻訳する。このハン
ドシェイクレジスタを介してのコマンド転送はデータメ
モリ領域を介してのデータ転送とは別個に生じる。コマ
ンドまたはメッセージは対応データ、例えばパラメータ
を有することができ、これらのデータはフィールドバス
データ領域を介して転送される。

【００４７】他の実施の形態図２に示す状態ダイヤグラムはもちろん他の状態を持つ
よう拡大することができる。図５はこのような拡大され
た状態ダイヤグラムを示し、この場合、状態ＨおよびＩ
が追加されている。状態Ｈにおいて、メモリ領域はスレ
ーブユニットのために予約され、次に適応モジュール４
のために予約される。状態Ｉにおいて、メモリ領域は適
応モジュール４のために予約され、次にスレーブユニッ
トのために予約される。

【００４８】図１乃至図４に示す実施の形態において、
フィールドバスシステムは１つのマスターユニットと１
つのスレーブユニットとを有する。他の実施の形態にお
いては、フィールドバスシステムは１つ以上のマスター
ユニットおよび／または１つ以上のスレーブユニットを
有することができる。

【図面の簡単な説明】

【図１】フィールドバスシステムに適用された本発明の
一実施の形態を示す概略ブロック図。

【図２】本発明の一実施の形態を実現するために使用さ
れる状態ダイヤグラムを示す図。

【図３】図１および図２に示す実施の形態において使用
されるビットパタンを示す図。

【図４】図１乃至図３に示す実施の形態において使用さ
れるソフトウェアプロセスの一例を示す概略図。

【図５】他の状態ダイヤグラムを示す図。

【符号の説明】

１マスターユニット２スレーブユニット３フィールドバス４適応モジュール５バスモジュール６，８，９プロセッサユニット７デュアルメモリ１１，１２データバス１３，１４アドレスバス１５，１６コントロールバス１７，１８割込みライン４１データ転送プロセス４２スケジューラプロセス４３応用プロセス

───────────────────────────────────────────────────── フロントページの続き (72)発明者ヤーゲン、ヨハンソンスエーデン国ハルムスタッド、ノルドバンガタン、49 (72)発明者スタファン、ダールストラムスエーデン国グルブランドストルプ、ブヨルクスティゲン、18 (72)発明者アンドレアス、クループスエーデン国ハルムスタッド、アンデルスベルグスリンゲン、171

Claims

【特許請求の範囲】

【請求項１】２つのプロセッサユニット間にてデータを
交換する際に使用されるデータ交換装置において、共通メモリ（７）中のデータメモリ領域を介して第２プ
ロセッサユニット（８，６）とデータを交換するときに
同期モードまたは非同期モードのいずれかで選択的に作
動するよう構成された第１プロセッサユニット（６，
８）を有することを特徴とするデータ交換装置。
【請求項２】同期モードにおいて、第１プロセッサユニ
ット（６，８）のいずれか１つがデータメモリ領域にア
クセスした後、これらの先行するユニット（６，８）が
次回にそのデータメモリ領域にアクセス可能となる前
に、他方のプロセッサユニット（８，６）がデータメモ
リ領域にアクセスするよう構成されていることを特徴と
する請求項１記載のデータ交換装置。
【請求項３】第１プロセッサユニット（６，８）は同期
モードまたは非同期モードのいずれかにおいてデータメ
モリ領域へのアクセスを終了するよう構成され、このう
ち同期モードにおいて、第２プロセッサユニット（８，
６）がデータメモリ領域にアクセスするまでに第１プロ
セッサユニット（６，８）がデータメモリ領域にアクセ
スすることができないよう第１プロセッサユニット
（６，８）が第２プロセッサユニット（８，６）のため
にデータメモリ領域を予約し、一方、非同期モードにお
いて、データメモリ領域へ最初にアクセスを要求するプ
ロセッサユニットがこのメモリ領域にアクセスできるよ
う第１プロセッサユニット（６，８）がデータメモリ領
域を解放することを特徴とする請求項１または２記載の
データ交換装置。
【請求項４】第１プロセッサユニット（６，８）は、同
期モードにおいてデータメモリ領域にアクセスしたと
き、この第１プロセッサユニット（６，８）が次回にデ
ータメモリ領域にアクセスする前にこのメモリ領域にア
クセスする要求を第２プロセッサユニット（８，６）か
ら受ければ、第１プロセッサユニット（６，８）がデー
タメモリ領域へのそのアクセスを終了するよう構成され
ていることを特徴とする請求項３記載のデータ交換装
置。
【請求項５】非同期モードにおいて、第１プロセッサユ
ニット（６，８）はデータメモリ領域をフリー状態に解
放することによってデータメモリ領域へのアクセスを終
了するよう構成されていることを特徴とする請求項１乃
至４のいずれか記載のデータ交換装置。
【請求項６】第１プロセッサユニット（６，８）は同期
モードまたは非同期モードのいずれかにおいてデータメ
モリ領域へのアクセスを要求するよう構成され、このう
ち同期モードにおいて、第１プロセッサユニット（６，
８）は第２プロセッサユニット（８，６）が次回にデー
タメモリ領域にアクセスする前にデータメモリ領域にア
クセスするようデータメモリ領域を予約し、一方、非同
期モードにおいて、第１プロセッサユニット（６，８）
はデータメモリ領域がフリーである場合にのみデータメ
モリ領域へのアクセスを要求することを特徴とする請求
項１乃至５のいずれか記載のデータ交換装置。
【請求項７】第１プロセッサユニット（６，８）はデー
タメモリ領域へのアクセスを制御するためのステートマ
シンを含み、このステートマシンはデータメモリ領域が
フリーである第１状態と、データメモリ領域がそれぞれ
第１プロセッサユニット（６，８）または第２プロセッ
サユニット（８，６）に予約される第２状態および第３
状態と、データメモリ領域がそれぞれ第１プロセッサユ
ニット（６，８）または第２プロセッサユニット（８，
６）によってアクセスされる第４状態および第５状態と
を有することを特徴とする請求項１乃至６のいずれか記
載のデータ交換装置。
【請求項８】前記共通メモリをなすとともに前記データ
メモリ領域を有するメモリ（７）を含み、前記メモリ
（７）は制御メモリ領域を有し、第１プロセッサユニッ
ト（６，８）はデータメモリ領域へのアクセスを制御す
るため、第２プロセッサユニット（８，６）に制御情報
を書き込み、かつ第２プロセッサユニット（８，６）か
ら制御情報を読み取るよう構成されていることを特徴と
する請求項１乃至７のいずれか記載のデータ交換装置。
【請求項９】メモリ（７）は第１および第２プロセッサ
ユニットによってアクセス可能の複数のデータメモリ領
域を有し、前記制御情報はその制御情報がどのデータメ
モリ領域に付属するかを表示するための１つの項目を含
むことを特徴とする請求項８記載のデータ交換装置。
【請求項１０】第１プロセッサユニット（６）がフィー
ルドバス（３）に接続され、メモリ（７）はフィールド
バスからの入力データ用の少なくとも１つのデータメモ
リ領域と、フィールドバスへの出力データ用の少なくと
も１つのデータメモリ領域と、フィールドバス固有デー
タ用の少なくとも１つのデータメモリ領域とを有するこ
とを特徴とする請求項８または９記載のデータ交換装
置。
【請求項１１】第１プロセッサユニット（６，８）は、
前記データメモリ領域を介して周期的データを第２プロ
セッサユニット（８，６）と交換するとともに、周期的
データの交換とは独立して前記制御メモリ領域を介して
非周期的データを第２プロセッサユニットと交換するよ
う構成されていることを特徴とする請求項８乃至１０の
いずれか記載のデータ交換装置。
【請求項１２】前記第２プロセッサユニットをなす他の
プロセッサユニット（８，６）を含み、この第２プロセ
ッサユニットは第１プロセッサユニットとデータを交換
するときに選択的に同期モードまたは非同期モードのい
ずれかで作動するよう構成されていることを特徴とする
請求項１乃至１１のいずれか記載のデータ交換装置。
【請求項１３】第２プロセッサユニット（８，６）は同
期モードまたは非同期モードのいずれかにおいてデータ
メモリ領域へのアクセスを終了するよう構成され、この
うち同期モードにおいて、第１プロセッサユニット
（６，８）がデータメモリ領域にアクセスするまでに第
２プロセッサユニット（８，６）がデータメモリ領域に
アクセスすることができないよう第２プロセッサユニッ
ト（８，６）が第１プロセッサユニット（６，８）のた
めにデータメモリ領域を予約し、一方、非同期モードに
おいて、データメモリ領域へ最初にアクセスを要求する
プロセッサユニットがこのメモリ領域にアクセスできる
よう第２プロセッサユニット（８，６）がデータメモリ
領域を解放することを特徴とする請求項１２記載のデー
タ交換装置。
【請求項１４】第２プロセッサユニット（８，６）は、
同期モードにおいてデータメモリ領域にアクセスしたと
き、この第２プロセッサユニット（８，６）が次回にデ
ータメモリ領域にアクセスする前にこのメモリ領域にア
クセスする要求を第１プロセッサユニット（６，８）か
ら受ければ、第２プロセッサユニット（８，６）がデー
タメモリ領域へのそのアクセスを終了するよう構成され
ていることを特徴とする請求項１２または１３記載のデ
ータ交換装置。
【請求項１５】第２プロセッサユニット（８，６）は同
期モードまたは非同期モードのいずれかにおいてデータ
メモリ領域へのアクセスを要求するよう構成され、この
うち同期モードにおいて、第２プロセッサユニット
（８，６）は第１プロセッサユニット（６，８）が次回
にデータメモリ領域にアクセスする前にデータメモリ領
域にアクセスするようデータメモリ領域を予約し、一
方、非同期モードにおいて、第２プロセッサユニット
（８，６）はデータメモリ領域がフリーである場合にの
みデータメモリ領域へのアクセスを要求することを特徴
とする請求項１２乃至１４のいずれか記載のデータ交換
装置。
【請求項１６】共通メモリ（７）中のデータメモリ領域
を介して第１および第２プロセッサユニット（６，８）
間にてデータを交換するデータ交換方法において、データの交換は同期モードまたは非同期モードのいずれ
かにおいて選択的に実行されることを特徴とするデータ
交換方法。
【請求項１７】同期モードにおいてプロセッサユニット
（６，８）がデータメモリ領域に交互にアクセスし、一
方、非同期モードにおいてデータメモリ領域がフリーで
あるときにプロセッサユニット（６，８）がこのデータ
メモリ領域へアクセスを要求する順序でデータメモリ領
域にアクセスすることを特徴とする請求項１６記載のデ
ータ交換方法。
【請求項１８】プロセッサユニット（６，８）がデータ
メモリ領域へのアクセスを終了するときに同期モードま
たは非同期モードのいずれかを選択することを特徴とす
る請求項１６または１７記載のデータ交換方法。
【請求項１９】プロセッサユニットが非同期モードでデ
ータメモリ領域へのアクセスを終了するときに、そのメ
モリ領域をフリー状態に解放することを特徴とする請求
項１８記載のデータ交換方法。
【請求項２０】プロセッサユニットがデータメモリ領域
へのアクセスを要求するときに同期モードまたは非同期
モードのいずれかを選択することを特徴とする請求項１
６乃至１９のいずれか記載のデータ交換方法。
【請求項２１】プロセッサユニットがメモリを介して制
御情報を交換することにより同期モードまたは非同期モ
ードの選択を制御することを特徴とする請求項１６乃至
２０のいずれか記載のデータ交換方法。
【請求項２２】プロセッサユニットがメモリを介して制
御情報を交換することによりメモリ中の複数のデータメ
モリ領域のいずれか１つに対するアクセスを個別に制御
することを特徴とする請求項１６乃至２１のいずれか記
載のデータ交換方法。
【請求項２３】プロセッサユニットが周期的データをデ
ータメモリ領域を介して交換するとともに、非周期的メ
ッセージを共通メモリ中のレジスタを介して交換し、こ
れらのデータおよびメッセージの交換が互いに独立に実
行されることを特徴とする請求項１６乃至２２のいずれ
か記載のデータ交換方法。