JPS6235959A - マルチプロセサ相互通信識別方式 - Google Patents

マルチプロセサ相互通信識別方式

Info

Publication number
JPS6235959A
JPS6235959A JP17639785A JP17639785A JPS6235959A JP S6235959 A JPS6235959 A JP S6235959A JP 17639785 A JP17639785 A JP 17639785A JP 17639785 A JP17639785 A JP 17639785A JP S6235959 A JPS6235959 A JP S6235959A
Authority
JP
Japan
Prior art keywords
reception
processor
signal
processors
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17639785A
Other languages
English (en)
Inventor
Wataru Fujikawa
藤川 亘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17639785A priority Critical patent/JPS6235959A/ja
Publication of JPS6235959A publication Critical patent/JPS6235959A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マルチプロセサシステムにおけるプロセサ相
互通信方式に関する。
(従来の技術) 従来、この種の複数のプロセサで構成されたマルチプロ
セサ相互通信方式は、ひとつのプロセサから他のプロセ
サへの信号の送信、あるいは全プロセサへの信号の同報
送信によって行い、信号の送受が可能であるか、あるい
は不可能であるかの識別は行わず、無条件に各プロセサ
で処理を実行していた。
(発明が解決しようとする問題点) 上述した従来のマルチプロセサ相互通信方式では、シス
テムのダイナミックな条件を考慮したものではなく、成
る条件下では無駄な信号の送受信が行われているため、
プロセサのCPU時間が長びくとともに、リソースを使
用して無意味な処理が実行され、非効率的な信号送受信
処理が実行されると云う欠点がある。
本発明の目的は、プロセサ間で信号の送受信を行う場合
に、各プロセサで無条件Cζ信号の送受信を行うのでは
なく、信号の送受信が可能であるか、あるいけ不可能で
あるかを判定するような、プロセサ相互通信の信号送受
信条件を判定することにより上記欠点を除去し、効率的
な信号送受信処理を実行できるように構成したマルチプ
ロセサ相互通信識別方式を提供することにある。
(問題点を解決するための手段) 本発明によるマルチプロセサ相互通信識別方式は、それ
ぞれタスクを備えた複数のプロセサと、複数のプロセサ
のそれぞれごとにプロセサ相互通信用の信号受信条件を
判定するための送信/受信判定部を備えた制御装置とを
具備して構成したものである。
本発明は上記構成において、複数のプロセサ間で信号の
送受信を行うのに先立って、各プロセサにより各制御装
置に対して送受信条件を設定し、自プロセサの状態変化
に従って送受信条件を他プロセサの制御装置iこ対して
設定し、信号の送受信において上記信号を送信するプロ
セサでは上記プロセサ間の信号情報の一部に送受信条件
を付与し、上記信号を受信したプロセサの制御装置は自
制御装置にあらかじめ設定されている送受信条件と上記
受信信号に含まれている送受信条件とを参照し、上記受
信した信号の受領の可/不可を判定することができるよ
う瘉こ構成したものである。
(実施例) 次に、本発明iこついて図面を参照して説明する。
第1図は本発明によるマルチプロセサ相互通信識別方式
の第1の実施例を示すブロック図であり、第2図は第1
図の各プロセサに対応した信号送受信判定部の情報を示
す説明図である。
第1図において、101〜103けそれぞれ第1〜第3
のプロセサ、104〜106はそれぞれのプロセサ10
1〜103に対応する相互通信用の第1〜第3の制御装
置、107〜109はそれぞれプロセサ101〜103
に対応する第1〜第3のタスク、110〜112はそれ
ぞれプロセサ101〜103に対応する第1〜第3の送
信判定部、113〜115はそれぞれプロセサ101〜
103に対応する第1〜第3の受信判定部、116はプ
ロセサ相互通信用バスを形成する信号線、117゜12
1はそれぞれデータ用信号を伝送する信号線、118は
内部制御信号の信号線、119は外部制御信号の信号線
である。
第2図において、I81〜I83はそれぞれ第1図1こ
示されている送信制御部110〜112優こ対応する送
信判定情報、■R1〜IR3はそれぞれ第1図に示され
ている受信判定部113〜115に対応する受信判定情
報であり、それぞれの信号の状態“0”は送信あるいは
受信が可能であることを表わす情報、信号の状態″″1
mは送信あるいは受信が不可能であることを表わす情報
である。
第1図および第2図において、第2のプロセサ102受
信不可能状態に遷移し、信号の送信は可能であるが受信
は不可能であるとしたい場合lこは、第2のプロセサ1
02の内部の第2のタスク111が第2の制御装置10
5の内部の第2の受信判定部114へ内部制御信号線1
18Iこよって受信が不可能であることを通知する。
第2の受信判定部114は、この内部信号の受信時に全
プロセサからの受信が不可能であるとして条件を設定す
る。これは、第2図における第2の受信判定部114の
判定情報が全部“0#(不可能)であることを意味する
。この状態のもとで、第1のプロセサ101の内部の第
1のタスク110から第2の受信判定部114へ向けて
の信号を送信すると、第2の受信判定部114において
信号受信の可能/不可能を判定するが、この場合憂こは
不可能であり、第2のプロセサ102へは信号を送信せ
ずに廃棄する。
また、第3のプロセサ103から第2のプロセサ102
へ向けての信号の受信が不可能である旨を第2のプロセ
サ1021こよって認識した場合には、第2のプロセッ
サ102によって第3の制御装置106の内部の第3の
送信判定@ 112へ外部制御信号線119を介して第
2のプロセサ】02が受信不可能状態である旨を通知し
、第1のプロセサ101からの信号I/i受信可能であ
るが、第3  ′のプロセサ103から第2のプロセサ
102へ向けてのデータ信号の送信が不可能であるとす
る。
これは第2図におけるI83の判定情報の規制による。
第3図は本発明によるマルチプロセサ相互識別方式の第
2の実施例を示すブロック図であり、第4図は第3図の
各プロセサに対応した送受信判定部の情報を示す説明図
である。
第3図において、201〜204  はそれぞれ第1〜
第4のプロセサ、205〜208はそれぞれ第1〜第4
のプロセサ201〜204に対応する相互通信用の制御
装置、209〜212はそれぞれ第1〜第4のプロセサ
201〜204に対する第1〜第4のタスク、213〜
215は第2〜第4のプロセサ202〜204に対応す
る第2〜第4の送受信判定部、216は同報データ用の
信号線、217゜218はそれぞれデータ用の信号線で
ある。第4図において、Ir2〜Ir4はそれぞれ第3
図に示されている第2〜第4の送受信判定部213〜2
15#こ対応する。送受信判定情報、■e1は第3図に
示されている回報データ用信号線216上の情報を示し
、上記情゛報が送受信可能である場合には0′、送受信
不可能である場合には11”であるものとする。
第3図および第4図において、第1のプロセサ201の
内部の第1のタスク209から第3のプロセサ203を
除き、第2のプロセサ202と第4のプロセサ204と
に同報で信号を送信したい場合、同報データ用信号線2
16上に第4図に示されている送受信判定情報Ielを
付与する。第2および第4のプロセサ202.204の
それぞれに対応する第2および第4の制御装置206.
208では情報Ie1 により受信が可能であるため、
そのデータ信号を受付け、それぞれ信号線217゜21
8を介して第2および第4のプロセサ202゜204へ
データ用信号を送信する。第3のプロセサ203に対応
する第3の制御装置207では、情報Ie1を参照する
と受信が不可能であるため、そのデータ信号を受付けず
に廃棄する。
(発明の効果) 以上説明したように本発明は、プロセサ間で信号の送受
信を行う場合に、各プロセサで無条件に全信号の送受信
を行うのではなく、信号の送受信が可能であるか、ある
いi不可能であるかの判定をするようなプロセサ相互通
信用の信号送受信条件を判定することができる制御装置
を設置し、システムのダイナミックな変化に対応した信
号の送受信を可能化することにより、プロセサのCPU
時間を短縮するとともに、リソースを効率的に使用でき
ると云う効果がある。
【図面の簡単な説明】
第1図は、本発明によるマルチプロセサ相互通信識別方
式の第1の実施例を示すブロック図である。 第2図は、第1図の各プロセサに対応した送受信判定部
の情報を示す説明図である。 第3図は、本発明によるマルチプロセサ相互通信識別方
式の第2の実施例を示すブロック図である。 第4図は、第3図の各プロセサに対応した送受信判定部
の情報を示す説明図である。

Claims (1)

    【特許請求の範囲】
  1. それぞれタスクを備えた複数のプロセサと、前記複数の
    プロセサのそれぞれごとにプロセサ相互通信用の信号受
    信条件を判定するための送信/受信判定部を備えた制御
    装置とを具備し、前記複数のプロセサ間で信号の送受信
    を行うのに先立って、前記各プロセサにより前記各制御
    装置に対して前記送受信条件を設定し、自プロセサの状
    態変化に従って前記送受信条件を他プロセサの制御装置
    に対して設定し、信号の送受信において前記信号を送信
    するプロセサでは前記プロセサ間の信号情報の一部に前
    記送受信条件を付与し、前記信号を受信したプロセサの
    制御装置は前記自制御装置にあらかじめ設定されている
    送受信条件と前記受信信号に含まれている前記送受信条
    件とを参照し、前記受信した信号の受領の可/不可を判
    定することができるように構成したマルチプロセサ相互
    通信識別方式。
JP17639785A 1985-08-09 1985-08-09 マルチプロセサ相互通信識別方式 Pending JPS6235959A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17639785A JPS6235959A (ja) 1985-08-09 1985-08-09 マルチプロセサ相互通信識別方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17639785A JPS6235959A (ja) 1985-08-09 1985-08-09 マルチプロセサ相互通信識別方式

Publications (1)

Publication Number Publication Date
JPS6235959A true JPS6235959A (ja) 1987-02-16

Family

ID=16012950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17639785A Pending JPS6235959A (ja) 1985-08-09 1985-08-09 マルチプロセサ相互通信識別方式

Country Status (1)

Country Link
JP (1) JPS6235959A (ja)

Similar Documents

Publication Publication Date Title
EP0259315A1 (en) Communication system
JPS6235959A (ja) マルチプロセサ相互通信識別方式
JPS5831637A (ja) 多重処理装置
JPH03127597A (ja) データベースアクセス制御方式
JPS6055463A (ja) マルチプロセツサシステム
JPH0374751A (ja) 入出力制御装置
JPH05324545A (ja) バス制御装置
JPS6315546A (ja) 応答確認方式
KR980007804A (ko) 일대다 프로세서 통신장치 및 통신방법
JPS6041346A (ja) 端末装置
JPH04148262A (ja) 同報転送装置
JPH04142849A (ja) 通信ポート使用方式
JPS6318842A (ja) 通信ネツトワ−ク装置
JPH0658655B2 (ja) シリアルi/o方式
JPH02201569A (ja) マイクロプロセッサ間通信方式
JPH03181248A (ja) データ伝送のポーリング方式
JPH0152947B2 (ja)
JPH0253816B2 (ja)
JPH03156556A (ja) 装置内シリアルインターフエース方式
JPS6272053A (ja) プロセツサユニツト
JPS63194445A (ja) マルチポイント通信方式
JPS6141253A (ja) 分岐装置
JPH0498559A (ja) データ転送速度制御方式
JPS58127777U (ja) 情報伝送装置
JPS6282843A (ja) 通信制御装置