JPS6365574A - 認識処理装置 - Google Patents
認識処理装置Info
- Publication number
- JPS6365574A JPS6365574A JP61210460A JP21046086A JPS6365574A JP S6365574 A JPS6365574 A JP S6365574A JP 61210460 A JP61210460 A JP 61210460A JP 21046086 A JP21046086 A JP 21046086A JP S6365574 A JPS6365574 A JP S6365574A
- Authority
- JP
- Japan
- Prior art keywords
- recognition processing
- host control
- processing device
- recognition
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 240000007594 Oryza sativa Species 0.000 abstract 1
- 235000007164 Oryza sativa Nutrition 0.000 abstract 1
- 235000009566 rice Nutrition 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は認識処理装置に関し、特に文字認識処理装置、
パターン認識処理装置、音声認識処理装置などの認識処
理装置に関する。
パターン認識処理装置、音声認識処理装置などの認識処
理装置に関する。
従来、この種の認識処理装置は、1台の上位制御装置に
対して1台ずつ接続されるようになっていた。
対して1台ずつ接続されるようになっていた。
上述した従来の認識処理装置は、上位制御装置1台に対
して必ず1台ずつ接続しなければならなかったので、複
数台の認識処理装置を配設する認識処理システムでは高
価な認識処理装置を数多く使用しなければならず、シス
テム価格が高価になるという欠点がある。
して必ず1台ずつ接続しなければならなかったので、複
数台の認識処理装置を配設する認識処理システムでは高
価な認識処理装置を数多く使用しなければならず、シス
テム価格が高価になるという欠点がある。
本発明の目的は、上述の点に鑑み、複数台の上位制御装
置から排他的に共有利用可能な認識処理装置を提供する
ことにある。
置から排他的に共有利用可能な認識処理装置を提供する
ことにある。
[問題点を解決するための手段〕
本発明の認識処理装置は、複数台の上位制御装置を接続
可能になっていてこれら上位制御装置からの指示により
排他的に入出力を受け付ける排他制御手段を有する。
可能になっていてこれら上位制御装置からの指示により
排他的に入出力を受け付ける排他制御手段を有する。
本発明の認識処理装置では、排他制御手段が複数台の上
位制御装置を接続可能になっていてこれら上位制御装置
からの指示により排他的に入出力を受け付ける。
位制御装置を接続可能になっていてこれら上位制御装置
からの指示により排他的に入出力を受け付ける。
〔実施例J
次に、本発明について図面を参照して詳細に説明する。
図は、本発明の一実施例の認識処理装置を配設する認識
処理システムを示すブロック図である。
処理システムを示すブロック図である。
この認識処理システムは、複数台(図では2台)の上位
制御装置lおよび2が排他制御手段31を有する認識処
理装置3に接続されて構成されている。
制御装置lおよび2が排他制御手段31を有する認識処
理装置3に接続されて構成されている。
排他制御手段31は、上位制御装置1および2に接続さ
れていて、上位制御装置1および2からの指示により上
位制御装置1および2から認識処理装置3に対する入出
力を同時には受け付けないようになっている。すなわち
、排他制御手段31は、上位制御装置1および2のいず
れか一方のみからの入出力を排他的に受け付けるように
なっている。
れていて、上位制御装置1および2からの指示により上
位制御装置1および2から認識処理装置3に対する入出
力を同時には受け付けないようになっている。すなわち
、排他制御手段31は、上位制御装置1および2のいず
れか一方のみからの入出力を排他的に受け付けるように
なっている。
次に、このように構成された本実施例の認識処理装置の
動作について説明する。
動作について説明する。
上位制御装置1が認識処理装置3を使用して、例えば文
字認識を行いたい場合には、上位制御装置1は認識処理
装置3の排他制御手段31に対して使用許可要求を出力
する。
字認識を行いたい場合には、上位制御装置1は認識処理
装置3の排他制御手段31に対して使用許可要求を出力
する。
このとき、他の上位制御袋5!2が認識処理装置3を使
用していなければ、排他制御手段31は上位制御装置1
に対して使用許可を発行する。
用していなければ、排他制御手段31は上位制御装置1
に対して使用許可を発行する。
使用許可を受けた上位制御装置1は、認識処理装置3を
使用して文字認識を行う。
使用して文字認識を行う。
上位制御装置1が認識処理装置3を使用して文字認識を
行っている間は、他の上位制御装置2から排他制御手段
31に対して使用許可要求が入力されても、排他制御手
段31は要求拒否を返すだけである。
行っている間は、他の上位制御装置2から排他制御手段
31に対して使用許可要求が入力されても、排他制御手
段31は要求拒否を返すだけである。
上位制御装置1による認識処理装置3を使用した文字認
識が終了すると、上位制御装置lは排他制御手段31に
対して使用停止要求を発行する。この使用停止要求を受
けた排他制御手段31は、上位制御装置1による認識処
理装置3の専有状態を解除する。
識が終了すると、上位制御装置lは排他制御手段31に
対して使用停止要求を発行する。この使用停止要求を受
けた排他制御手段31は、上位制御装置1による認識処
理装置3の専有状態を解除する。
これ以降は、上位制御装置1または2のいずれからの使
用許可要求も受付は可能な状態となる。
用許可要求も受付は可能な状態となる。
上位制御装置2による認識処理装置3の使用時には、上
位制御装置1による認識処理装置3の使用許可要求が拒
否されることはいうまでもない。
位制御装置1による認識処理装置3の使用許可要求が拒
否されることはいうまでもない。
なお、上記実施例では、認識処理装置3に接続された上
位制御装置1および2が2台の場合を例にとって説明し
たが、認識処理装置3に接続される上位fl制御装置が
3台以上であっても同様の作用および効果が得られるこ
とは明らかである。
位制御装置1および2が2台の場合を例にとって説明し
たが、認識処理装置3に接続される上位fl制御装置が
3台以上であっても同様の作用および効果が得られるこ
とは明らかである。
また、認識処理装置3が文字認識を行う認識処理装置で
あるとして説明を行ったが、認識処理装置3がパターン
認識、音声認識などの他の認識処理を行う認識処理装置
であっても同様の作用および効果が得られることは明ら
かである。
あるとして説明を行ったが、認識処理装置3がパターン
認識、音声認識などの他の認識処理を行う認識処理装置
であっても同様の作用および効果が得られることは明ら
かである。
以上説明したように本発明は、認識処理装置に排他制御
手段を設けたことにより、複数の上位制御装置からの認
識処理装置の排他的な共有利用が可能となり、認識処’
E%’装置を複数台使用しなければならなかったpJ識
処理システムのシステム価格を大幅に低減させることが
できる効果がある。
手段を設けたことにより、複数の上位制御装置からの認
識処理装置の排他的な共有利用が可能となり、認識処’
E%’装置を複数台使用しなければならなかったpJ識
処理システムのシステム価格を大幅に低減させることが
できる効果がある。
図は本発明の一実施例の認識処理装置を配設すう認識処
理システムを示すブロック図である。 図において、 1.2・・・上位制御装置、 3・・・・・認識処理装置、 31・・・・・排他制御手段である。
理システムを示すブロック図である。 図において、 1.2・・・上位制御装置、 3・・・・・認識処理装置、 31・・・・・排他制御手段である。
Claims (1)
- 複数台の上位制御装置を接続可能になっていてこれら上
位制御装置からの指示により排他的に入出力を受け付け
る排他制御手段を有することを特徴とする認識処理装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61210460A JPS6365574A (ja) | 1986-09-05 | 1986-09-05 | 認識処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61210460A JPS6365574A (ja) | 1986-09-05 | 1986-09-05 | 認識処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6365574A true JPS6365574A (ja) | 1988-03-24 |
Family
ID=16589699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61210460A Pending JPS6365574A (ja) | 1986-09-05 | 1986-09-05 | 認識処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6365574A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02176985A (ja) * | 1988-12-28 | 1990-07-10 | Nec Corp | 光学文字読取装置 |
JPH02310789A (ja) * | 1989-05-26 | 1990-12-26 | Nec Corp | 光学文字読み取り装置 |
-
1986
- 1986-09-05 JP JP61210460A patent/JPS6365574A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02176985A (ja) * | 1988-12-28 | 1990-07-10 | Nec Corp | 光学文字読取装置 |
JPH02310789A (ja) * | 1989-05-26 | 1990-12-26 | Nec Corp | 光学文字読み取り装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2124031A1 (en) | System Direct Memory Access (DMA) Support Logic for PCI Based Computer System | |
JPS6365574A (ja) | 認識処理装置 | |
JPS61269545A (ja) | 計算機システム | |
JPH01243158A (ja) | 情報処理装置 | |
JPH07141288A (ja) | Dma転送方式 | |
JPH0254362A (ja) | 並列処理コンピュータ | |
JPS60204062A (ja) | マルチデ−タ処理システム | |
JPH01318140A (ja) | マルチプロセッサシステム | |
JPS61150062A (ja) | 割込み制御回路 | |
JPS63205753A (ja) | バス制御装置 | |
JPH09237245A (ja) | I/oコントローラ | |
JPS62154047A (ja) | 情報処理装置 | |
JPH03164858A (ja) | 電子計算機のプロセッサ間通信方式 | |
JPS62237559A (ja) | マイクロコンピユ−タ間の相互コミユニケ−シヨンシステム | |
JPH0341547A (ja) | マルチプロセッサ構成方式 | |
JPS6258355A (ja) | 割込制御回路 | |
JPS6263363A (ja) | メモリアドレス制御方式 | |
JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
JPS58114222A (ja) | 入出力装置制御方式 | |
JPH01231158A (ja) | バス使用権獲得の優先処理方式 | |
KR950020194A (ko) | 인터트립라인의 공유장치 | |
KR19980043417A (ko) | 직렬 포트(Port)들의 인터럽트 처리 장치 | |
JPS634363A (ja) | マルチcpu装置 | |
JPS60231251A (ja) | マルチcpuシステム | |
JPH01233545A (ja) | 割込み要因制御装置 |