JPH03164858A - 電子計算機のプロセッサ間通信方式 - Google Patents

電子計算機のプロセッサ間通信方式

Info

Publication number
JPH03164858A
JPH03164858A JP30310389A JP30310389A JPH03164858A JP H03164858 A JPH03164858 A JP H03164858A JP 30310389 A JP30310389 A JP 30310389A JP 30310389 A JP30310389 A JP 30310389A JP H03164858 A JPH03164858 A JP H03164858A
Authority
JP
Japan
Prior art keywords
processor
processors
service
service processor
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30310389A
Other languages
English (en)
Inventor
Yutaka Tawara
豊 俵
Yasuhiro Ishii
保弘 石井
Takashi Kinoshita
孝 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP30310389A priority Critical patent/JPH03164858A/ja
Publication of JPH03164858A publication Critical patent/JPH03164858A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のプロセッサおよびそれらを制御する複数
のサービスプロセッサから成る電子計算機におけるプロ
セッサ間の通信方式に関する。
〔従来技術〕
従来、電子計算機の中にはサービスプロセッサが1つあ
り、このサービスプロセッサと各プロセッサをデイジー
チェーンで接わlし、通信を行ないながら各プロセッサ
の制御を行っていた。そして最近になって、サービスプ
ロセッサを複数台もっことによって、1つの電子計算機
内の各プロセッサをそれぞれ個別に別システムとして扱
かったり、すべてを−括して1つのシステムとして扱か
ったり、各プロセッサをその時々にあわせて自由に構成
を変更し、それぞれの制御を行なうようになってきた。
このために従来はそれぞれのサービスプロセッサ間、お
よび、あるサービスプロセッサと他のサービスプロセッ
サに接続されている各プロセッサ群の間に、それぞれ専
用インタフェースを設け、これらインタフェースを用い
て通信を行なうことにより、今まで個別で制御していた
各プロセッサをそれぞれのサービスプロセッサから制御
していた。なお、この種の装置としては1日経エレクト
ロニクス(1985年11月8日号)、第227頁から
第267頁にて論じられている大形汎用電子計算機シス
テム等が挙げられる。
〔発明が解決しようとする課題〕
上記従来技術では、複数のサービスプロセッサ間通信と
各プロセッサ間の通信手段を個別に考えていたために、
1つの電気計算機内の各プロセッサ間の通信を行なうた
めに複数のインタフェースを用いなければならず、各プ
ロセッサ間の通信の手順が複数必要となり、複雑なもの
となっていた。
本発明は複数のサービスプロセッサと複数のプロセッサ
から成る電子計算機のそれぞ」しの各プロセッサ間通信
を1つのインタフェースで行ない。
通信制御を簡略化すること、およびこれにより各プロセ
ッサ間の信号線を削減することを目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、各サービスプロセッサに各
プロセッサと同様のサービスプロセッサとのアダプタ部
を設けたものである。また、グルーピングされた各プロ
セッサをそ才tぞれグル−プ単位個別に各サービスプロ
セッサが制御可能な様に個別に同一インタフェースで接
続できる様にしたものである。
〔作用〕
元々、あるサービスプロセッサから見た場合、他のおの
おののサービスプロセッサも、各プロセッサ同様−つの
制御対象でしかないから、同様の通信手順で制御は可能
である。よって、各サービスプロセッサがおのおの、従
来各プロセッサがもっていたサービスプロセッサとのア
ダプタ部をもつことによってそれぞれのサービスプロセ
ッサ間の通信は可能である。また、グルーピングされた
各プロセッサをグループ単位に個別にそれぞれのサービ
スプロセッサが制御するためには、グループ単位にそれ
ぞれのパスを各サービスプロセッサがもたなければなら
ない−しかし、各グループとサービスプロセッサ間の通
信は、それぞれ同一であるため、個別に接続できるよう
にすることにより、各グループとおのおののサービスプ
ロセッサ個別の通信が可能である。
よって、一つの電子計算機内の各プロセッサおよび各サ
ービスプロセッサ間それぞれの通信は同一手順で可能で
ある。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。
電子計算filooは、2つの系にグループ分けされた
複数のプロセッサ(プロセッサA−1410〜プロセッ
サΔ−n  430.およびプロセッサB−1510〜
プロセツサ13− m530)とこれらを制御する2台
のサービスプロセッサ(サービスプロセッサA400.
サービスプロセッサl3500)とから成る。また、こ
れらのサービスプロセッサ400,500は、各プロセ
ッサ間通(Dにおける1久居401,501と2次月4
02,502を内蔵し、各プロセッサ410.420,
430,510,520,530は、この通信における
2久居411,421゜431.511,521,53
1を内蔵している。
そして、サービスプロセッサA400と白系のプロセッ
サ群(プロセッサΔ−1410〜プロセッサA−n43
0)と他系のサービスプロセッサ8500とは、それぞ
れ内蔵の1次局401および2次局411,421,4
31,502により、インタフェース線200(双方向
)にて接続され、また、サービスプロセッサB500と
山系のプロセッサ群(プロセッサn−1510〜プロセ
ッサT3−m530)と他系のサービスプロセッサA4
00とは、上記と同様に、それぞれに内蔵されている1
次局501t3よび2次Q611゜521.531,4
02により、インタフェースlA300 (双方向)に
て接続されている。また言い方をかえれば、各サービス
プロセッサ400゜500は内蔵の1次月401,50
1により、2本のインタフェース線200,300にて
、全プロセッサ410,420,430,510,52
0.530ともう一方のサービスプロセッサ400ある
いは500にそれぞれ内蔵されている2次局411,4
21,431,511,521,531.402,50
2に接続されているということである。そして、各サー
ビスプロセッサ400゜500と各プOtッ’+410
,420,430゜510.520,530間の通信は
、各サービスプロセッサ400.500の1次局401
,501が制御し、各サービスプロセッサ400.50
0および各プロセッサ410,420,430゜510
.520,530の2次局401.Sol。
411.421,431,511,521,531は各
1次局401,501からの情報を解釈し。
それぞれのプロセッサに応じた処理を起動をすることに
よって成立する。以下1本動作について説明する。
サービスプロセッサA400のインタフェース制御部は
第2図に示す様に、インタフェース制御部の制御を行う
各種コントロール信号の制御部40と一次局制御部40
1と2次局制御部402から成る。そして、1次局制御
部にはサービスプロセッサA400が送出したいデータ
(コマンド。
アドレス等)を設定するレジスタ5Q、51と各2次局
から送られてくる応答データを保持するレジスタ52と
各インタフェース線上にそれぞれ送り出すもしくは送ら
れたデータを保持するインタフェースレジスタ53,5
4,55.5Gがある。
このインタフェースレジスタはINとOUTが対でイン
タフェース線個別にある。そして、2木のインタフェー
ス、Ia200,300のそれぞれの使用許可信号(自
系イネーブル信号41.他系イネーブル信号42)を設
け、これをコントロール信号制御回路にてオン/オフ制
御を行うことによって、おのおののインタフェースレジ
スタの有効。
無効を操作する。これによって有効となっているインタ
フェースレジスタには、サービスプロセッサが送り出し
たいデータがOUTに、各プロセッサから送られてくる
応答データがINにセラ1−され、そのレジスタに接続
さ−れているインタフェース線を用いて、それに接続さ
れている各プロセッサとの通信が可能となる。また、無
効となっているインタフェースレジスタには、データの
セットが行なえないので、それに接続されているインタ
フェース線を用いて、それに接続されている各プロセッ
サとの通信は不可能になる。
また、2次局制御部は他のプロセッサ同様、他系のサー
ビスプロセッサ内蔵の1次局からのデータをインタフェ
ースレジスタlN64で受け、これを、二次局制御回路
60にて解釈し、サービスプロセッサに応じた処理を起
動し、その結果、応答をインタフェースレジスタOU 
’rG 5にセットし、送り出す、ここで、内部処理の
手順については1本発明との関係が薄いので説明は省略
する。
よって、サービスプロセッサA400の1次局にて、山
系イネーブル(3号41をオンにして、インタフェース
線200を用いて、サービスプロセッサA400と、サ
ービスプロセッサn500との通信も、同一インタフェ
ースにて可能となる。
(但し、サービスプロセッサl3500の1次局におい
て、他系イネーブルをオフして、サービスプロセッサB
の1次月501とインタフェース線200は切離してお
くこと、) また、2本のインタフェース線200,300をそれぞ
れサービスプロセッサがどういう使い方をするかによっ
て1片方のサービスプロセッサで全プロセッサを制御し
たり1両サービスプロセッサで、そオンぞJ1白系のプ
ロセッサ群を個別に並列に処理したりできる1以上の動
作について、第3図、第4図により説明する。
サービスプロセッサA400で全プロセッサの制御を行
なう場合を第3図において示す、サービスプロセッサA
400の一次局401内で白系。
他系イネーブル信号を両者ともオンにして2本のインタ
フェース線200,300と接続する(201,203
)、また、この時サービスプロセッサn500の一次局
501内では両イネーブル信号をオフにすることによっ
てインタフェース200,300と1次局501とを切
りはなす(202,203)、こうすることによって、
電子計算機10o内でのプロセッサ間通信の1次局はサ
ービスプロセッサ内蔵の1次局401だけとなり、サー
ビスプロセッサA400が、内蔵の1次局401 ト全
プOセ2”)410+ 420,430.500,51
0,520,530の2次局411.421,431,
502,511,521゜531が両インタフェースN
fA200,300で接続されたことにより、全プロセ
ッサと通信可能となる。そして、この時、サービスプロ
セッサB500の1次1501はどちらのインタフェー
ス線とも接あ2されていないため、上記の通信を妨げる
ことなく、サービスプロセッサB500は、各プロセッ
サ同様、サービスプロセッサΔ400の制御下にはいる
また、サービスプロセッサB500で全プロセッサを制
御する場合も同様である。
また、それぞれのサービスプロセッサで、それぞれ白糸
のプロセッサ群を制御する場合を第4図において示す、
それぞれのサービスプロセッサの1次局401,501
で白系のイネーブル信号のみをオンにすることによって
、白糸グル−プへのインタフェース線と1次局をそれぞ
れ接続する(201,302)、これによって、サービ
スプロセッサA400はインタフェース線200を。
サービスプロセッサB500はインタフェース線300
をそれぞれ使って白系の各プロセッサの2次局と他系の
サービスプロセッサの2次局とおのおの通信可能となる
。また各サービスプロセッサの1次局401,501に
おいて、他系のイネーブル13号はオフされているので
、他系へのインタフェース線(サービスプロセッサAの
場合はインタフェース線300.サービスプロセッサB
の場合はインタフェース線200)とおのおのの1次局
は接続されていない(202,301)ために。
他系のサービスプロセッサの制御に影響を与えることは
なく、おのおのの系が、独立して制御を行なえる様にな
る。
この様に以上の実施例によれば、各サービスプロセッサ
間、および、各サービスプロセッサと各プロセッサ間の
通信が同一インタフェースを用いて行なえるので、各制
御の手順が簡略化できるという効果がある。また、シス
テム構成の必要に応じて、系単位でプロセッサ間通信を
行うことができ系単位でそれぞれ単独で処理を行うこと
も、すべての系を一括して処理を行なうこともできると
いう効果がある。
〔発明の効果〕
本発明によれば、複数のサービスプロセッサと複数のプ
ロセッサ間の種々の通信が同一のインタフェースをもち
いて実現できるので、通信手段の簡略化ができ、インタ
フェース(3号線を削減できるという効果がある。また
、同一インタフェースを用いて系単位で通信を行なうこ
とができるので。
システム構成に応じて、系単位でおのおの独立に処理を
行な′ったり、各県を一括して処理を行ったりできると
いう効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の電子計算機のシステム構成
図、第2図は第1図中のサービスプロセッサの内部ブロ
ック図、第3図、第4図は動作説明図である。 400・・・サービスプロセッサA、500・・・サー
ビスプロセッサB、410,420,430・・・A系
グループのプロセッサ、510)520’+530・、
・・B系グループのプロセッサ、200゜300・・・
インタフェース線。

Claims (1)

  1. 【特許請求の範囲】 1、複数のプロセッサおよびそれを制御する複数のサー
    ビスプロセッサから成る電子計算機のプロセッサ間通信
    方式において、サービスプロセッサとプロセッサ間のイ
    ンタフェース信号線で各サービスプロセッサと各プロセ
    ッサとをデイジーチェーンで接続することを特徴とする
    電子計算機のプロセッサ間通信方式。 2、複数のプロセッサおよびそれを制御する複数のサー
    ビスプロセッサから成る電子計算機のプロセッサ間通信
    方式において、プロセッサをある単位にグルーピングし
    、サービスプロセッサとプロセッサ間のインタフェース
    信号で、各サービスプロセッサとそのグループ内の各プ
    ロセッサとをデイジーチェーンで接続し、これをグルー
    プ数分設けることを特徴とする電子計算機のプロセッサ
    間通信方式。 3、複数のプロセッサおよびそれを制御する複数のサー
    ビスプロセッサから成る電子計算機のプロセッサ間通信
    方式において、サービスプロセッサとプロセッサ間のイ
    ンタフェースと同一のインタフェースで各サービスプロ
    セッサ間を接続することにより、サービスプロセッサ制
    御をプロセッサ制御と同一方式で制御することを特徴と
    する電子計算機のプロセッサ間通信方式。
JP30310389A 1989-11-24 1989-11-24 電子計算機のプロセッサ間通信方式 Pending JPH03164858A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30310389A JPH03164858A (ja) 1989-11-24 1989-11-24 電子計算機のプロセッサ間通信方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30310389A JPH03164858A (ja) 1989-11-24 1989-11-24 電子計算機のプロセッサ間通信方式

Publications (1)

Publication Number Publication Date
JPH03164858A true JPH03164858A (ja) 1991-07-16

Family

ID=17916927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30310389A Pending JPH03164858A (ja) 1989-11-24 1989-11-24 電子計算機のプロセッサ間通信方式

Country Status (1)

Country Link
JP (1) JPH03164858A (ja)

Similar Documents

Publication Publication Date Title
EP0155443B1 (en) Microocomputer data processing systems permitting bus control by peripheral processing devices
JPS6450150A (en) Fault tolerant digital data processor with improved input/output controller
JPS63255759A (ja) 制御システム
NO166430B (no) Dataoverfoeringssystem.
JPH03164858A (ja) 電子計算機のプロセッサ間通信方式
US6757762B1 (en) Multi-mode processor bus bridge
JPH0793236A (ja) バス制御装置
EP1193605B1 (en) Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit
JPS6347864A (ja) メモリ間のデ−タ転送方法
JP2705955B2 (ja) 並列情報処理装置
JPH0114616B2 (ja)
JP3086245B2 (ja) 他系アクセス指定装置
JPH0152947B2 (ja)
JPH02199574A (ja) マルチプロセッサシステム
JPS62192845A (ja) バス制御方式
JPH05108553A (ja) バス結合装置
JPH07295949A (ja) 2本のシステムバスを具備するマルチcpu処理システム
JPS6365574A (ja) 認識処理装置
JPS61269545A (ja) 計算機システム
JPS6097461A (ja) デ−タバス制御回路
JPS63300346A (ja) Dma制御方式
JPH01223556A (ja) 分散処理システムにおけるi/oアクセス方式
JPH0415739A (ja) 計算機システムに於ける遠隔データ入出力制御装置
JPH03271861A (ja) 共有メモリアクセス制御方式
JPH0561839A (ja) データ転送装置