JPS6347864A - メモリ間のデ−タ転送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、マイクロコンピュータシステムのようなデ
ータ処理装置における複数のメモリ間のデータ転送方法
に関する。

従来の技術 マイクロコンピュータシステムの基本的な構成を第３図
に示している。システムの中枢をなすプロセッサ１に、
システムバス５を介して、複数のメモＪ２ａ、２ｂや、
外部の装置と通信するための入出力部３、それにＤＭＡ
（直接メモリアクセス）転送部４が結合されている。

この種のシステムにおいて、メモリ２ａとメモリ２ｂと
の間でデータを転送するのには２つの方法がある。１つ
はプロセッサ１が直接に転送処理を行なう方法である。

つまシ、プロセッサ１がメモリ２ａからデータを読み込
み、次にそのデータをメモリ２ｂに書込む。この動作を
繰り返すことにより、所定量のデータをメモｙ２２１が
らメモリ２ｂへ転送する。

もう１つの方法はＤＭＡ転送部４を用いる方法である。

プロセッサ１からの指令にょシＤＭＡ転送部４を動作さ
せ、プロセッサ１を介さずに、転送部４がメモリ２ａと
メモリ２ｂとの間のデータ転送を高速に実行する。

発明が解決しようとする問題点 プロセッサ１がデータ転送処理を実行する第１の方法で
は、転送速度が遅いし、転送中にはプロセッサ１は本来
の仕事であるデータ処理を行なえないという問題がある
。

ＤＭＡ転送部４による第２の方法では、高速に転送でき
るし、転送中にもプロセッサ１はデータ処理を続行でき
る。ただし、ＤＭＡ転送部４によるメモリ間のデータ転
送はシステムバス５を使って行なわれるので、転送中は
プロセッサ１や入出力部３はシステムバス５を使うこと
ができない。

つまシ、転送中にプロセッサ１は内部のデータ処理を行
々うことができるが、例えば入出力部３からデータを取
シ込む等のシステムバス５を使用する処理は行なえず、
ＤＭＡ転送が終るまで待たなければならないＯＤＭＡ転
送の機会が多く、またプロセッサ１によるバス５の使用
頻度が大きいシステムの場合、上記の待ち状態が発生し
ゃすく、効率の悪いシステムになってしまう。

この発明は上述した従来の問題点に鑑みなされたもので
、その目的は、プロセッサおよびシステムバス側に影響
を与えずに、メモリ間のデータ転送を高速に行なうこと
のできる方法を提供することにある。

問題点を解決するための手段 そこでこの発明では、システムの中枢となるプロセッサ
につながるシステムバスと、複数のメモリが接続された
メモリバスとを結合／分離するためのゲート回路を設け
、このゲート回路でメモリバスをシステムバスから分離
した状態で、メモリバスを通じてこれにつながるメモリ
間でデータを転送するようにした。

作用 メモリ間のデータ転送は上記メモリバスを通じて行なわ
れるが、そのときメモリバスは上記ゲート回路によって
上記システムバスから切シ離されているので、システム
バス側のプロセッサ等はこのデータ転送と係わシなく動
作できる。

実施例 第１図は本発明を適用すべく構成したマイクロコンピュ
ータシステムを示している。

システムバス５には、システムの中枢となるプロセッサ
１と、周辺装置と通信するための入出力部３と、前述し
たＤＭＡ転送部４とが直接に接続されておシ、メモリ２
ａとメモリ２ｂとはメモリ制御部７を介して接続されて
いる。２つのメモリ２ａｓ　２ｂと制御部７とはメモリ
バス６で接続されており、このメモリバス６とシステム
バス５とが制御部７によって結合／分離される。

メモリ制御部７は第２図に示すように、システムバス５
とメモリバス６とを結合し分離するゲート回路７ａと、
メモリバス６上でメモリ２ａとメモリ２ｂとの間のデー
タ転送を実行するメモリ間転送部７ｂとから構成されて
いる。

通常時はゲート回路７ａが開いていて、メモリバス６は
システムバス５につながっている。この状態は第３図の
従来システムと同じで、プロセッサ１やＤＭＡ転送部４
はメモリ２ａ、２ｂに自由にアクセスできる。

プロセッサ１においてメモリ２ａのデータをメモＩＪ　
２　ｂに転送する要求が発生すると、プロセッサ１はメ
モリ間転送部７ｂに制御線７ｂを通じて起動信号を印加
するとともに、これに転送内容（どこのデータをどこに
転送するのかを指示する情報）を伝える。

すると転送部７ｂは、まず制御線すを通じてゲ）回Ｍ７
ａを閉じ、メモリバス６をシステムバス５から切シ離す
。その状態でメモリバス６を通じて、メモリ２ａから指
定されたアドレスのデータを読み出し、そのデータをメ
モリ２ｂの指定されたアドレスに書き込む・この動作を
繰シ返して所定量のデータをメモリ２ａからメモＩＪ　
２　ｂへ転送する。

このメモリ間転送を行なっていても、システムバス５側
には何の影響もないので、例えばプロセッサ１が入出力
部３からデータを取シ込むなど、システムバス５を使用
した処理を実行することができる。

また、メモリ間転送中にプロセッサ１がメモリ２ａ、２
ｂにアクセスする要求が生じた場合、その旨をメモリ間
転送部７ｂに伝えると、転送部７ｂが制御線すを介して
ゲート回路７ａを制御し、メモリ間転送の間をぬってゲ
ート回路７ａを開き、プロセッサ１がメモリ２ａｔ２ｂ
をアクセスするのを許容する。

発明の効果 以上詳細に説明したように、この発明に係るメモリ間の
データ転送方法によれば、システムバスに影響を与えず
にメモリ間転送を実行できるので、メモリ間転送中にお
いても、プロセッサは内部のデータ処理だけでなく、シ
ステムバスを使用した処理も行なえ、システムの効率、
処理速度が向上する。

【図面の簡単な説明】

第１図は本発明を適用すべく構成したマイクロコンピュ
ータシステムのτ例を示すブロック図、第２図は第１図
中のメモリ制御部の構成を示すブロック図、第３図は従
来の一般的なマイクロコンピュータシステムのブロック
図である。 １・・・プロセッサ、２ａ、２ｂ・・・メモリ、５・・
・システムバス、６・・・メモリバス、７・・・メモリ
制御部、７ａ・・・ゲート回路、７ｂ・・・メモリ間転
送部代理人の氏名　弁理士　中　尾　敏　男　　ほか１
名第１図

Claims (1)

【特許請求の範囲】
1. システムの中枢となるプロセッサにつながるシステムバ
   スと、複数のメモリが接続されたメモリバスとを結合／
   分離するためのゲート回路を設け、このゲート回路で上
   記メモリバスを上記システムバスから分離した状態で、
   上記メモリバスを通じてこれにつながるメモリ間でデー
   タを転送することを特徴とするメモリ間のデータ転送方
   法。