JPS6172352A - １チツプマイクロプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、さまざまな分野で用いられる１チツプマイク
ロプロセツサに関するものである。

従来例の構成とその問題点 近年、１テツプマイクロプロセツサの産業界への進出は
目ざましいものがあり、さまざまな分野で用いられるよ
うになった。また処理の複雑化に伴ない複数のマイクロ
プロセッサを用いて処理を分担させる必要が生じてきた
。

以下、図面を参照しながら従来の１チツプマイクロプロ
セツサを用いた処理について説明を行う。

第１図は従来の１チツプマイクロプロセツサのブロック
を示すものである。第１図において、１は１チツプマイ
クロプロセＩす、２は演算処理を行う・ＣＰＵ、３はプ
ログラムとデータを格納する内部メモリ、４は１チツプ
マイクロプロセツサ１と外部装置とのあいだでデータの
やりとりを行う工１０ボート、５は工１０ポート４と外
部装置を接続する外部Ｉ１０端子である。６はにＰＵ２
と内部メモリ３とＩ１０ポート４にアドレス信号を与え
る内部アドレスバス、７はＣＰＵ２と内部メモリ３と工
１０ボート４との間でデータのやりとりを行う内部デー
タバス、８はデータの読出し書込みを指定する内部コン
トロール信号の加わるうインである。

以上のように構成された１チツプマイクロプロセツサと
他のマイクロプロセッサを接続し、処理を分担させる場
合について以下にその動作を説明する。

１チツグマイクロプロセツサ１で処理したデータを外部
に設けたマイクロプロセッサで用いる場合、また外部に
設けたマイクロプロセッサで処理したデータを１チツプ
マイクロプロセツサ１で用いる場合、そのデータのやり
とりには工１０ポート４より外部のプロセッサにデータ
を出力し、また、工／○ボート４に外部のプロセッサか
らデータを入力することによる。

しかし前記のような方法では、データのやりとりに工１
０ポートを介し、その処理速度はｃｐｔｒ２に依存する
ため高速でのデータのやりとりが困−難であり。また工
１０ポート４が１チツプマイクｏ　７’　ｏ　セッサ１
と外部に設けたマイクロプロセッサのデータのやりとり
に占有されるため、他の目的に使用できないという欠点
を有していた。

発明の目的 本発明は、前記欠点に鑑み、１チツプマイクロプロセツ
サの内部メモリを、外部に設けたマイクロプロセッサか
ら直接アクセスすることにより、外部に設けたマイクロ
プロセッサと１チツプマイクロプロセツサとのあいだで
高速のデータのやりとりを可能とした１チツプマイクロ
プロセツサを供給するものである。

発明の構成 この目的を達成するために、本発明の１チツプマイクロ
プロセツサは、内部メモリと、外部から前記内部メモリ
をアクセスすることを示す信号が入力されている間、メ
モリアクセス切換え信号を出力するとともに内部動作を
停止させる信号を出力する制御回路と、前記メモリアク
セス切換え信号により前記内部メモリと接続していた内
部アドレスバスと内部データバスと内部からの読出し書
込みを指定する内部コントロール信号を、外部アドレス
バスと外部データバスと外部からの読出し書込みを指定
する外部コントロール信号に切換える選択回路から構成
されている。

この構成によって、外部に設けたマイクロプロセッサか
ら前記１チツプマイクロプロセツサの内部メモリをアク
セスすることを示す信号が入力されているあいだ、前記
制御回路から前記１チツプマイクロプロセツサの内部動
作を停止させる信号とメモリアクセス切換え信号が出力
される。前記の内部動作を停止させる信号により前記１
チツプマイクロプロセツサは処理を中断する。また前記
メモリアクセス切換え信号により、前記の内部メモリと
接続していた前記内部アドレスバスと前記内部データバ
スと前記内部コントロール信号を、前記外部アドレスバ
スと前記外部データバスと前記外部コントロール信号と
の接続に切換える。これにより前記の外部に設けたマイ
クロプロセッサは、前記外部アドレスバスと前記外部デ
ータバスと前記外部コントロール信号を用いて、前記１
チツプマイクロプロセツサの内部メモリを直接アクセス
できることになる。

実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。

第２図は本発明の実施例における１チツプマイクロプロ
セツサの構成を示すものである。

第２図において１は１チツプマイクロプロセツサ、２は
ＣＰＵ、３は内部メモリ、４は工／○ポート、６は外部
Ｉ　／　Ｏ端子、６は内部アドレスバス、７は内部デー
タバス、８は内部コントロール信号の加わるラインであ
り、これらは第１図の構成のものと同じである。

９はメモリアクセス切換え信号により内部メモ’Ｊ３（
７）アドレスバストデータバスとコントロール信号を、
内部アドレスバス６と内部データバス７とライン８、ま
たは外部アドレスバス１８と外部データバス１９と外部
コントロール信号の加わるライン２０のどちらか一方と
接続する選択回路であり、１０は選択回路９を切換える
メモリアクセス切換え信号の加わるライン、１１はＣＰ
Ｕ２に対してウェイト状態を要求するウェイト信号の加
わるライン、１２はメモリアクセス切換え信号とウェイ
ト信号を発生する制御回路である。１３は制御回路１２
にメモリアクセス切換え信号とウェイト信号の発生を要
求する選択信号、１４は選択信号１３を入力する選択信
号入力端子、１５は外部アドレスバス端子、１６は外部
データバス端子、１７は外部コントロール信号入力端子
である。

１５．１６．１７はそれぞれ外部アドレスバス、外部デ
ータバス、外部コントロール信号の加わるラインと接続
される。また１８は外部アドレスバス、１９は外部デー
タバス、２０は外部コントロール信号の加わるラインで
ある。また２１はアドレスバス、２２はデータバス、２
３ｕコントロ一ル信号の加わるライン、２１，２２．２
３は内部メモリ３に接続される。

以上のように構成された１チツプマイ夛ロブロセソサに
おいて、第３図に示すように外部マイクメ　　　　　ロ
プロセッサと接続を行う。第３図において、１は本発明
の１チツプマイクロプロセツサであり、６は外部Ｉ１０
端子、１４は選択信号入力端子、１５は外部アドレスバ
ス端子、１６は外部データバス端子、１７け外部コント
ロール信号入力端子であり、これらは第２図で示したも
のと同じである。

また２４は１テツプマイクロプロセツサ１の外部に設け
た外部マイクロプロセッサであり、１８は１チツプマイ
クロプロセツサ１と外部マイクロプロセッサ２４のアド
レス信号を接続する外部アドレスバス、１９は１チツプ
マイクロプロセツサ１と外部マイクロプロセッサ２４の
データ信号を接続する外部データバス、２Ｑは１チツプ
マイクロプロセンサ１と外部マイクロプロセッサ２４の
コントロール信号を接続する外部コントロール信号であ
る。また１３は外部マイクロプロセッサ２４から出力さ
れ、１チツプマイクロプロセツサ１に入力する選択信号
であり、この信号が出力されている間、１チツプマイク
ロプロセツサ１の内部メモリ３は、１チツプマイクロプ
ロセツサ１の外部すなわち外部マイクロプロセッサ２４
よりアクセスすることができる。

以上のように構成された１チツプマイクロプロ七ノサに
ついて以下にその動作を説明する。

まず１テツプマイクロプロセツサ１ば、内部メモリ３に
格納されているプログラムにしたがって処理を行う。こ
の処理の結果は、内部メモリ３に格納するようにプログ
ラムしておく。一方外部マイクロプロセッサ２４は任意
の時間に選択信号１３を出力し、１チツプマイクロプロ
セツサ１に対して内部メモリ３をアクセスすることを要
求する。

この選択信号１３により、１チツプマイクロプロセツサ
１の内部にある制御回路１２　ｉｓらウェイト信号１１
とメモリアクセス切換え信号１Ｑが出力される。ウェイ
ト信号１１により、ＣＰＵ２は命令実行待ち状態になる
。一方メモリアクセス切換え信号１ｏにより選択回路９
がはたらき、内部メモリ３と接続していた内部アドレス
バス６と内部データバス７と内部コントロール信号８を
切断し、外部アドレスバス１８と外部データバス１９と
ライン２０の外部コントロール信号を内部メモリ３と接
続する。次に外部マイクロプロセッサ２４は、ライン２
０の外部コントロール信号２ｏを読出し方向に切換えて
外部アドレスバス１８および外部データバス１９を介し
て、１チツプマイクロプロセツサ１の内部メモリ３に格
納された処理の結果を読み出す。この読み出しが完了し
た後、外部マイクロプロセッサ２４はライン１３の選択
信号をオフすることにより、制御回路１２より出力され
ているメモリアクセス切換え信号がオフし、これにより
選択回路９が切り換わり内部メモリ３と接続していた外
部アドレスバス１８と外部データバス１９と外部コント
ロール信号２０を切断し、内部アドレスバス６と内部デ
ータバス７とライン８の内部コントロール信号を内部メ
モリ３と接続する。−力制御回路１２より出力している
ライン１１のウェイト信号も、ライン１０メモリアクセ
ス切換え信号と同様にオフすることにより、Ｃ，ＰＨ１
はウェイト状態が解除され、実行を再開する。

また別の動作例として、１チツプマイクロプロセツサ１
の内部メモリ３に格納されているプログラムを、内部メ
モリ３の中に設定したパラメータを参照して処理を行う
ようにプログラムしておけば、外部マイクロプロセッサ
２４により、任意の時間に選択信号１３を出力し１チツ
プマイクロプロセツサ１の内部メモリ３にパラメータを
設定する。このパラメータを随時変更することにより、
柔軟なデータ処理が可能となる。

なお第３図は１個の１チップマイクロプロセソ丈と外部
マイクロプロセッサを接続した例であるが複数個の１チ
ツプマイクロプロセツサを接続できることは言うまでも
ない。

また第３図において、外部マイクロプロセッサ２４のか
わりに、ダイレクトメモリアクセスコントローラ（ＤＭ
Ａコントローラ）を使用してもよい。

発明の効果 以上のように本発明の１チツプマイクロプロセツサは、
内部メモリと、外部から前記内部メモリｌ　　　　　　
　をアクセスすることを示す信号が入力されている間、
メモリアクセス切換え信号を出力するとともに内部動作
を停止させる信号を出力する制御回路と、前記メモリア
クセス切換え信号により前記内部メモリと接続していた
内部アドレスバスと内部データバスと内部からの読出し
書込みを指定する内部コントロール信号を、外部アドレ
スバスと外部データバスと外部からの読出し書込みを指
定する外部コントロール信号に切換える選択回路を設け
ることにより、他のマイクロプロセッサと容易に接続す
ることができ、１チツプマイクロプロセツサの内部メモ
リをＩ　／　Ｑポートを介さずに直接アクセスできるた
め、外部と高速でのデータのやりとりを可能とし、これ
により従来にくらべ高速で効率の良い処理を行うことが
できるため、その実用的効果は大なるものがある。

【図面の簡単な説明】

第１図は従来のマイクロプロセッサのブロック図、第２
図は本発明の一実施例による１チツプマイクロプロセツ
サのブロック図、第３図は本発明の１チツプマイクロプ
ロセツサと、他のマイクロプロセッサを接続した具体的
な利用例を示す図である。 １・・・・・・１チツプマイクロプロセツサ、２　・・
・・ＣＰＬＴ、３・・・・・内部メモリ、４・・・・・
Ｉ１０ポート、５　　・外部Ｉ１０端子、６・・・・・
内部アドレスバス、７　・、・、内部データバス、８・
・・・・・内部コントロール信号、９・・・・１選択回
路、１０・・・・・・メモリアクセス切換え信号、１１
・・・・・ウェイト信号、１２・・・・・制御回路、１
３・・・・・・選択信号、１４・・・・・・選択信号入
力端子、１５・・・・・・外部アドレスバス端子、１６
・・・・・・外部データバス端子、１７・・・・１．外
部コントロール信号入力端子、１８・・・“外部アドレ
スバス、１９・・・・・外部データバス、２０・・・、
１．外部コントロール信号、２１・・・・・・アドレス
バス、２２・・・・データバス、２３・・・・・・コノ
トロール信号、２４・・・・・外部マイクロプロセッサ
。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図

Claims (1)

【特許請求の範囲】
1. 内部メモリと、外部から前記内部メモリをアクセスする
   ことを示す信号が入力されている間、メモリアクセス切
   換え信号を出力するとともに内部動作を停止させる信号
   を出力する制御回路と、前記メモリアクセス切換え信号
   により前記内部メモリと接続していた内部アドレスバス
   と内部データバスと内部からの読出し書込みを指定する
   内部コントロール信号を、外部アドレスバスと外部デー
   タバスと外部からの読出し書込みを指定する外部コント
   ロール信号に切換える選択回路を設けたことを特徴とす
   る１チップマイクロプロセッサ。