JPS62152061A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS62152061A JPS62152061A JP60294172A JP29417285A JPS62152061A JP S62152061 A JPS62152061 A JP S62152061A JP 60294172 A JP60294172 A JP 60294172A JP 29417285 A JP29417285 A JP 29417285A JP S62152061 A JPS62152061 A JP S62152061A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- bus
- control unit
- dmau
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサに関し、特ＫＤＭＡＵ内
東型マイクロプロセッサに関する。
東型マイクロプロセッサに関する。
マイクロプロセッサの高速化、高性能化は著しいが、こ
れらマイクロプロセッサとメモリ間の、あるいは、メモ
リと周辺デバイス（以下Ｉ１０と言う）間の、又はメモ
リ同志での、データ転送速度は、マイクロプロセッサを
利用するシステムの高速化を計る上で一つのボトルネッ
クとなっておシ、前記データ転送をＣＰＵの介入なしに
高速で実行するＤＭＡＵは最近のシステムにおいて必要
不可欠となっている。
れらマイクロプロセッサとメモリ間の、あるいは、メモ
リと周辺デバイス（以下Ｉ１０と言う）間の、又はメモ
リ同志での、データ転送速度は、マイクロプロセッサを
利用するシステムの高速化を計る上で一つのボトルネッ
クとなっておシ、前記データ転送をＣＰＵの介入なしに
高速で実行するＤＭＡＵは最近のシステムにおいて必要
不可欠となっている。
従来、一般的なシステムでは、ＣＰＵとＤＭＡＵは別チ
ップで構成され、この場合ＤＭＡＵは、その内部に、転
送先あるい杜松送元となるメモリアドレスや転送回数を
保持するレジスタを持ち、又、転送を制御する情報を保
持するレジスタや、前記アドレス及び転送回数をインク
リメント・デクリメントするカウンタを持っていた。
ップで構成され、この場合ＤＭＡＵは、その内部に、転
送先あるい杜松送元となるメモリアドレスや転送回数を
保持するレジスタを持ち、又、転送を制御する情報を保
持するレジスタや、前記アドレス及び転送回数をインク
リメント・デクリメントするカウンタを持っていた。
ＣＰＵ０高性能化に伴って、ＣＰＵがアクセスできるメ
モリ空間が増大し、さらに仮想記憶をサポートする機能
を持つＣＰＵが表われている現在、これら高性能ＣＰＵ
と接続するＤＭＡＵは、アドレス空間の増大によってよ
シ大きなレジスタが必要になるばかりでなく、アドレス
を発生するのに必要な種々の回路即ちＣＰＵと同等の論
理演算回路やメモリ管理ユニットを内蔵する必要が生じ
、従来通、９、ＣＰＵと切離した形でＤＭＡＵを構成す
ると、ＤＭＡＵ自身非常に大規模なものにならざるを得
ない。ところが、動作時、ＤＭＡＵがデータバスを使用
している時、アドレス発生を含めてＣＰＵのバスコント
ロールユニットハ停止シテいるため、ハードウェアの無
駄が多くなっていた。
モリ空間が増大し、さらに仮想記憶をサポートする機能
を持つＣＰＵが表われている現在、これら高性能ＣＰＵ
と接続するＤＭＡＵは、アドレス空間の増大によってよ
シ大きなレジスタが必要になるばかりでなく、アドレス
を発生するのに必要な種々の回路即ちＣＰＵと同等の論
理演算回路やメモリ管理ユニットを内蔵する必要が生じ
、従来通、９、ＣＰＵと切離した形でＤＭＡＵを構成す
ると、ＤＭＡＵ自身非常に大規模なものにならざるを得
ない。ところが、動作時、ＤＭＡＵがデータバスを使用
している時、アドレス発生を含めてＣＰＵのバスコント
ロールユニットハ停止シテいるため、ハードウェアの無
駄が多くなっていた。
さらに％ＤＭＡ転送を制御するためにＣＰＵがＤＭＡＵ
のレジスタに書き込まなくてはならないデータも多く、
外部バスを介して行なわれるこのデータ転送にかかる時
間も無視できなくなっている。
のレジスタに書き込まなくてはならないデータも多く、
外部バスを介して行なわれるこのデータ転送にかかる時
間も無視できなくなっている。
本発明は、ＣＰＵと同一チップ上にＤＭＡＵを形成し、
該ＤＭＡＵがＣＰＵと汎用レジスタ及びアドレス発生回
路を共用することによって、前記欠点を解決し、ハード
ウェア効率の高いマイクロプロセッサを提供するもので
ある。
該ＤＭＡＵがＣＰＵと汎用レジスタ及びアドレス発生回
路を共用することによって、前記欠点を解決し、ハード
ウェア効率の高いマイクロプロセッサを提供するもので
ある。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例である。ＣＰＵがメモＩＪ
（ＭＥＭ）や周辺デバイス（１０）とデータのやシ
とシをする場合、マイクロプロセッサ（Ｃ１ｌ）は、内
部の汎用レジスタ（Ｒ１）から取シ出したアドレス又は
内蔵のメモリ管理ユニット （Ｍｌ）が発生したアドレ
スをバスコントロールユニット（Ｂｌ）を介して外部ア
ドレスバス（ＡＢ）に出力し、同時に外部データバス（
ＤＢ）にデータを出力あるいはＤＢからデータを入力す
ることで転送を完了する。このデータ転送中、プロセッ
サ（Ｃ１１）内部の実行ユニット（Ｅｌ）は、データ転
送とは無関係に内部処理を実行できるので、プロセッサ
内部の各ユニットはＤＭＡコントロールユニツ）（Ｄｉ
）を除いて有効に利用できる。次に、ＤＭＡ転送時を考
えると、ＤＭＡコントロールユニツ）（ＤＩ）の制御に
よってレジスタＲ１又はメモリ管理二二ツ）（Ｍｌ）か
ら出力されたアドレスがバスーントロール二二７）（Ｂ
１）を介して外部アドレスバス（ＡＢ）Ｋ出力され、メ
モリ（ＭＥＭ）から工０又は工０からメモリへのデータ
転送が打力われる。この場合も実行ユニツ）（Ｅｌ）は
内部処理を続けることができ、ハードウェアを無駄なく
利用できる。
（ＭＥＭ）や周辺デバイス（１０）とデータのやシ
とシをする場合、マイクロプロセッサ（Ｃ１ｌ）は、内
部の汎用レジスタ（Ｒ１）から取シ出したアドレス又は
内蔵のメモリ管理ユニット （Ｍｌ）が発生したアドレ
スをバスコントロールユニット（Ｂｌ）を介して外部ア
ドレスバス（ＡＢ）に出力し、同時に外部データバス（
ＤＢ）にデータを出力あるいはＤＢからデータを入力す
ることで転送を完了する。このデータ転送中、プロセッ
サ（Ｃ１１）内部の実行ユニット（Ｅｌ）は、データ転
送とは無関係に内部処理を実行できるので、プロセッサ
内部の各ユニットはＤＭＡコントロールユニツ）（Ｄｉ
）を除いて有効に利用できる。次に、ＤＭＡ転送時を考
えると、ＤＭＡコントロールユニツ）（ＤＩ）の制御に
よってレジスタＲ１又はメモリ管理二二ツ）（Ｍｌ）か
ら出力されたアドレスがバスーントロール二二７）（Ｂ
１）を介して外部アドレスバス（ＡＢ）Ｋ出力され、メ
モリ（ＭＥＭ）から工０又は工０からメモリへのデータ
転送が打力われる。この場合も実行ユニツ）（Ｅｌ）は
内部処理を続けることができ、ハードウェアを無駄なく
利用できる。
第２図は従来の構成例であるが、ＣＰＵ（Ｃ２１）とＤ
ＭＡコントローラ（Ｃ２２）が別個にメモリ管理ユニッ
ト及びバスコントロールユニツ）ｔ−持つ必要があるた
めハードウェアが大きくなる。又、ＣＰＵ （Ｃ２１）
がバス（ＤＢ）を使用する場合、ＤＭＡＣ（Ｃ２２）は
アイドル状態となハ逆にＤＭＡＣ（Ｃ２２）がバスを制
御する場合は、ＣＰＵ内部のメモリ管理ユニツ） （Ｍ
２） （！：バスコントロールユニット （Ｂ２）が遊
んでいることになってハードウェアが無駄罠なっている
ことが分かる。さらにＤＭＡ転送に先がけてＤＭＡコン
トローラ（Ｃ２２）内部のレジスタ（Ｒ３）Ｋデータを
書き込む場合も外部バス（ＤＢ）を介する為必要以上に
時間がかかる欠点もある。
ＭＡコントローラ（Ｃ２２）が別個にメモリ管理ユニッ
ト及びバスコントロールユニツ）ｔ−持つ必要があるた
めハードウェアが大きくなる。又、ＣＰＵ （Ｃ２１）
がバス（ＤＢ）を使用する場合、ＤＭＡＣ（Ｃ２２）は
アイドル状態となハ逆にＤＭＡＣ（Ｃ２２）がバスを制
御する場合は、ＣＰＵ内部のメモリ管理ユニツ） （Ｍ
２） （！：バスコントロールユニット （Ｂ２）が遊
んでいることになってハードウェアが無駄罠なっている
ことが分かる。さらにＤＭＡ転送に先がけてＤＭＡコン
トローラ（Ｃ２２）内部のレジスタ（Ｒ３）Ｋデータを
書き込む場合も外部バス（ＤＢ）を介する為必要以上に
時間がかかる欠点もある。
以上説明したように、本発明は、ＣＰＵと同一チップ上
ＫＤＭＡＵを形成し、ＤＭＡＵとＣＰＵがレジスタ及び
アドレス発生回路を共用することによって、ハードウェ
アの効率的な利用を計シ、よシ少ないハードウェアで高
速高性能のマイクロプロセッサシステムを構成すること
を可能にするのである。
ＫＤＭＡＵを形成し、ＤＭＡＵとＣＰＵがレジスタ及び
アドレス発生回路を共用することによって、ハードウェ
アの効率的な利用を計シ、よシ少ないハードウェアで高
速高性能のマイクロプロセッサシステムを構成すること
を可能にするのである。
第１図は、本発明の一実施例を示す図。
第２図は、従来技術による構成例を示す図である。図に
おいてＣ１１〜Ｃ１３、Ｃ２１〜Ｃ２４・・・・・・集
積回路、ＡＩ、Ａ２・・・・・・論理演算回路、Ｂ１〜
Ｂ３・・・・・・バスコントロールユニット、Ｄｌ、Ｂ
３・・・・・・ＤＭＡコントロールユニット、Ｅｌ、Ｂ
２・・・・・・実行ユニット、Ｍ１〜Ｍ３・・・・・・
メモリ管理ユニット、Ｒ１−Ｒ３・・・・・・汎用レジ
スタ、ｌＢ１１、ｌＢ１２、ｌＢ２１〜ｌＢ２３・・・
・・・集積回路内部ノハス、ＤＢ・・・・・・データバ
ス、ＡＢ・・・・・・アドレスバス、ＭＥＭ・・・・・
・Ｃ１２及びＣ２３がメモリであることを示す記号、Ｉ
Ｏ・・・・・・Ｃ１３及びＣ２４が周辺デバイスである
ことを示す記号。 （こ、− 第 １ 図
おいてＣ１１〜Ｃ１３、Ｃ２１〜Ｃ２４・・・・・・集
積回路、ＡＩ、Ａ２・・・・・・論理演算回路、Ｂ１〜
Ｂ３・・・・・・バスコントロールユニット、Ｄｌ、Ｂ
３・・・・・・ＤＭＡコントロールユニット、Ｅｌ、Ｂ
２・・・・・・実行ユニット、Ｍ１〜Ｍ３・・・・・・
メモリ管理ユニット、Ｒ１−Ｒ３・・・・・・汎用レジ
スタ、ｌＢ１１、ｌＢ１２、ｌＢ２１〜ｌＢ２３・・・
・・・集積回路内部ノハス、ＤＢ・・・・・・データバ
ス、ＡＢ・・・・・・アドレスバス、ＭＥＭ・・・・・
・Ｃ１２及びＣ２３がメモリであることを示す記号、Ｉ
Ｏ・・・・・・Ｃ１３及びＣ２４が周辺デバイスである
ことを示す記号。 （こ、− 第 １ 図
Claims (1)
- 【特許請求の範囲】 １、マイクロプロセッサにおいて、中央処理ユニット（
以下ＣＰＵと言う）と同一チップ上にダイレクト・メモ
リ・アクセス・コントロール・ユニット（以下ＤＭＡＵ
と言う）を内蔵することを特徴とするマイクロプロセッ
サ。 ２、前記ＤＭＡＵが前記ＣＰＵと汎用レジスタを共用す
ることを特徴とする、特許請求の範囲第一項に記載のマ
イクロプロセッサ。 ３、前記ＤＭＡＵが前記ＣＰＵとアドレス発生回路を共
用することを特徴とする、特許請求の範囲第一項に記載
のマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294172A JPS62152061A (ja) | 1985-12-26 | 1985-12-26 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294172A JPS62152061A (ja) | 1985-12-26 | 1985-12-26 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62152061A true JPS62152061A (ja) | 1987-07-07 |
Family
ID=17804242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60294172A Pending JPS62152061A (ja) | 1985-12-26 | 1985-12-26 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152061A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228754A (ja) * | 1989-03-01 | 1990-09-11 | Matsushita Electric Ind Co Ltd | データ転送回路 |
| JPH03158952A (ja) * | 1989-11-17 | 1991-07-08 | Hitachi Ltd | Ｄｍａコントローラおよび情報処理システム |
| KR100326223B1 (ko) * | 1999-02-27 | 2002-02-27 | 다니구찌 이찌로오, 기타오카 다카시 | 메모리와 프로세서가 동일 칩 상에 형성된 마이크로 컴퓨터 |
-
1985
- 1985-12-26 JP JP60294172A patent/JPS62152061A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228754A (ja) * | 1989-03-01 | 1990-09-11 | Matsushita Electric Ind Co Ltd | データ転送回路 |
| JPH03158952A (ja) * | 1989-11-17 | 1991-07-08 | Hitachi Ltd | Ｄｍａコントローラおよび情報処理システム |
| KR100326223B1 (ko) * | 1999-02-27 | 2002-02-27 | 다니구찌 이찌로오, 기타오카 다카시 | 메모리와 프로세서가 동일 칩 상에 형성된 마이크로 컴퓨터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5924462B2 (ja) | 共有メモリのアクセス制御方式 | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JP2822782B2 (ja) | シングルチップマイクロコンピュータ | |
| CN101313290B (zh) | 对仅m×n位外围设备执行n位写入访问的系统和方法 | |
| JPS62152061A (ja) | マイクロプロセツサ | |
| US7254667B2 (en) | Data transfer between an external data source and a memory associated with a data processor | |
| JP2831083B2 (ja) | マルチプロセッサシステムおよび割り込み制御装置 | |
| JP2568017B2 (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| WO2001025941A1 (en) | Multiprocessor computer systems with command fifo buffer at each target device | |
| JPH05165641A (ja) | シングルチップマイクロコンピュータ | |
| US6219740B1 (en) | Information processing device | |
| JPS6352240A (ja) | デ−タ処理装置 | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
| JPH06309285A (ja) | 並列計算機における通信処理回路 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPS5942331B2 (ja) | プロセツサソウチノセイギヨホウシキ | |
| CN114970844A (zh) | 一种通用神经网络张量处理器 | |
| JPS6352241A (ja) | マイクロプロセツサ | |
| JP3388518B2 (ja) | プログラム制御装置 | |
| JPS6043757A (ja) | １チツプのマイクロコンピユ−タ | |
| JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
| JP2008503806A (ja) | マイクロプロセッサ及び論理装置の為の接続システムの方法及び構造 | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPH03127126A (ja) | 情報処理装置 |