JPS62154047A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS62154047A
JPS62154047A JP29503185A JP29503185A JPS62154047A JP S62154047 A JPS62154047 A JP S62154047A JP 29503185 A JP29503185 A JP 29503185A JP 29503185 A JP29503185 A JP 29503185A JP S62154047 A JPS62154047 A JP S62154047A
Authority
JP
Japan
Prior art keywords
bus
code
line
user
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29503185A
Other languages
English (en)
Inventor
Minoru Shiga
稔 志賀
Toyohito Hatashita
畑下 豊仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29503185A priority Critical patent/JPS62154047A/ja
Publication of JPS62154047A publication Critical patent/JPS62154047A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複数のバス使用者をもつ情報処理装置にお
けるバス使用権の制御(=関するものである。
〔従来の技術〕
第5図は、例えばin te 1社のComponen
t I)ata(:atalog  1982の8−1
33〜138ページに示された従来の情報処理装置の一
部分を示す構成図であり、図1=おいて、1〜4はバス
使用者、5はバス使用者間の同期をとるバス・クロック
線、8はいずれかのバス使用者がバスを使用しているこ
とを表わすバス・ビジー線、11はバス・ビジー線8が
無効のときに高電位を株つために他端が+5vへ接続さ
れた抵抗器、16は優先度の高いもの(=対応した符号
を発生する符号器、17は符号器16の出力を復号する
復号器、18〜21はバス使用者1〜4が出力するバス
要求線、22〜25は復号器17が出力するバス許可線
である。
なお、バス使用者1〜4の優先度は、1が最も高く、以
下2.3.4の順(二低くなるものとする。
次に動作について説明する。例えば、バス使用者2でバ
スの使用要求が生じた場合、バス使用者2:・まバス要
求線19を有効にし、これを受けて符号器16はバス要
求線19に対応する符号を出力し、復号器17がこの符
号を復号しバス許可線23を有効にする。そして、バス
使用者2は、バス・ビジー、憬8が無効であればバス使
用権を獲得するが、バス・ビジー線8が有効であれば他
のバス使用者がバスを使用中なので無効になるまで待ち
、バス使用権を獲得すると、バス要求線19を無効にし
、バス・ビジー線8を有効にする。
次に、バス使用者2と3で同時にバスの使用要求が生じ
た場合を説明する。バス使用者2と3はバス要求線19
と20を有効にし、符号器16は優先度が高いバス要求
線19に対応する符号を出力し、上記と同様にバス使用
者2がバス使用権を獲得する。バス使用者3は、バス使
用者2がバス要求線19を無効にし、そしてバスの使用
が終了してバス・ビジー線8を無効にしたとき、初めて
バスの使用権を獲得する。
〔発明が解決しようとする問題点〕
しかしながら、従来の情報処理装置は以上のように構成
されているので、符号器16と復号器17をマザーボー
ド(各バス使用者を結合しその上にバスが走る基板)(
二置くか、またはいずれかのバス使用者側に置くかしな
ければならず、装置が高価となるばかりか、いずれも信
号線が多く配線が困難であるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、符号器16や復号器17を除去できるととも
に、バスず用催の制御に用いる信号線を少くできる情報
処理装置を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る情報処理装置は、予め各バス使用者毎に
優先度を示す符号を定めて各バス使用者間を上記符号の
各ビット(ユ対応する符号線により接続するとともi二
、各バス使用者に、優先度が上位のバス使用者からの符
号に基づき自からの符号の出力を制御する符号出力制御
手段と、優先度が上位のバス使用者からの符号と他のバ
ス使用者のバス使用状態と(二基づきバス使用権の獲得
を制御するバス使用権獲得制御手段とを夫々の優先度(
ニルじて備えたものである。
〔作用〕
この発明における情報処理装置は、各バス使用者が符号
を出力し、符号線により合成された符号を調べて、使用
許可の可否を判定すること(二より、符号器や復号器及
びバス使用者対応に割当てられたバス要求線やバス許可
線か不必要となり、共有の符号線によってバス使用権を
制御する。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第1図は実施例の構成図であり、図中、1〜4はバス使
用者、5はバス使用者間の同期をとるバス・クロック線
、6は符号の上位ビット線、7は符号の下位ピッ11.
8はバス使用者1〜4のいずれかがバス使用中であるこ
とを示すバス・ビジー線、9〜11は上位ビット線6、
下位ビット線7′!、たはバス・ビジー線8が無効のと
き各々を高電位にするために他端を+5vへ接続した抵
抗器である。なお、上記バス使用者1〜4(二は、夫々
の優先度に応じて異なった後述する符号出力制御手段と
バス使用権獲得制御手段が備えられている。
第2図は’M1図の動作を説明するためのタイミング図
であり、バス・クロック線5と符号のビット線6.7お
よびバス・ビジー41IB上の信号の電位な時間軸で示
す。なお、符号のピッ)!6.7およびバス・ビジー線
8は、高電位で無効(論理0)、低電位で有効(論理1
)を表す。また、符号のビット線6.7の内容と各バス
使用者の優先度との関係は、論理「11」のときバス使
用者1、「10」のとき2、「01」のとき3、「00
」のとき4である。
次(二上記第2図を参照して第1図の動作を説明する。
先ず、バス使用者4がバスの使用要求をもち、第2図の
A点におけるバス・クロック線5の立下りで符号のピッ
)線6,7が共に無効、かつバス・ビジー線8も無効で
あるから、バス使用者4がバス使用権を獲得し、バス・
ビジー線8を有効にする。次(18点で、バス使用者3
がバスの使用要求をもち、符号の下位ビット線7のみを
有効にする。次の0点では、バス使用者2がバスの使用
要求をもち、符号の上位ビット線6のみを有効にする。
このとき、符号のビット線6.7かともに有効になり、
バス使用者1の符号に対応するが、バス使用者3は、符
号の上位ビット線6が有効になったことを検知し、自身
よりも上位、すなわち優先度の旨いバス使用者1または
2がバス使用を要求していると判断し、符号の下位ビッ
ト線7への出力を中止する。よって、符号の下位ビット
線7は再び無効になり、符号がバス使用者2に対応する
。次にD点で、バス使用者4がバスの使用を終了し、バ
ス・ビジー#18を無効にする。そしてE点で、バス使
用者2がバス使用権を獲得し、バス・ビジー腺8を有効
にし、かつ符号の上位ビット線6への出力を停止し、符
号の上位ビット線6は再び無効になる。このとき、バス
使用者3は、これを検知し、再び符号の下位ビット線7
を有効(=シ、次のバス使用権を獲得するための準備を
行う。
第3図は、バス使用者3(二含まれるバス使用権制御回
路の一実施例であり、30.33はバス使用要求線、3
1はバス使用・1重を解除する解除指令線、32はバス
使用権の獲得を知らせるバス許可線、40.41はフリ
ップフロップ、42は本ν自の符号出力制御手段に相当
する否定出力型論理積ゲート、43は本願のバス使用権
獲得側倒手段に相当する論理積ゲート、44は否定ゲー
トである。
以下、バス使用者3の動作例を第21渇、第3図を参照
して説明する。先ず、バス使用要求線30を有効にしバ
ス使用を要求すると、第2図のB点(=おけるバス・ク
ロック線5の立下りで7リツプ70ツブ40をセットし
、要求線33を高電位にする。このとき、上位ビット線
6は無効となっているので否定出力型論理積ゲート42
の入力条件が成立し、符号の下位ピノ)R7を低電位、
すなわち有効にする。次(=、0点で符号の上位ビット
線6が低電位(:なると、否定出力型論理積ゲート42
の入力条件が成立せず、よって符号の下位ビット線7へ
の出力を中止する。そして、E点で再び上位ビット線6
が高電位(二なると、復帰する。
次に、第2図では省略しであるが、](ス・ビジー線8
が高を位(=なると、論理積ゲート43の入力条件が成
立し、フリップフロップ41をバス・クロック線5の立
下りでセットし、バス許可線32を有効にする。このと
き同時に、フリップフロップ40をリセットし、下位ビ
ット線7への出力を停止する。バスの使用が終了すると
、解除指令線31を高電位し、バス・クロック線5の立
下りでリセットする。
なお、第3図に示すバス使用権制御回路はバス使用者3
に限るものであり、この回路は優先度に応じて各バス使
用者毎に異なる。例えば、バス使用者4の回路は第4図
に示すようになり、第3■に示したバス使用者3のもの
と比べると、否定出力屋論理積ゲート42がなくなり、
論理積ゲート43aの入力が3から4#すなわち下位ビ
ット線7の分だけ増えた回路構成となる。
ここで、上記バス使用者4と他のバス使用者に同時にバ
ス使用要求が生じた場合(二は以下に示すようになる。
すなわち、他のバス使用者と競合した場合、他のバス使
用者(二よって符号のビット線6又は7が必ず低電位(
有効)となる。バス使用者4は符号のビット線6.7へ
の出力は行なわず、論理積ゲー) 4331二よりその
入力のみを監視し、これらのビット線6,7が共に高電
位(無効)のときのみバス使用権を得るよう(二講成さ
れているため、この場合にはバス使用権が得られず、優
先度が上位のバス使用者がバス使用権を得るように動作
する。
ちなみに、バス使用者1は符号のビット環6と7への出
力を行ない、入力は監視せず、バス使用者2は符号の上
位ビット線6へ出力を行ない、下位ビット線7の入力を
監視するように構成される。
なお、上記実施例では符号のビット線が2本の場合につ
いて説明したが、バス使用者数1=応じて3本以上の場
合であってもよく、上記実施例と同様の効果を奏する。
〔発明の効果〕
以上のよう(=、この発明(=よれは〕くス使用罹の制
御を符号によって行い、この符号を共有の符号線を介し
て要求と許可の制御に使用するように構成したので、信
号線の数が少なくて配線が容易となり、かつ、符号器や
復号器が不要となるので安画な装置が得られる効果があ
る。
【図面の簡単な説明】
第1図はこの発明の一実施列による情報処理装置の要部
を示す構成図、第2図は第1図および第3図を説明する
ための動作タイミング図、第3図及び第4図はバス使用
者毎のバス使用権制御回路の一実施例を示す回路図、第
5図は従来の情報処理装置の要部を示す構成図である。 1〜4はバス使用者、5はバス・クロック線、6.7は
符号のビット線、8はバス・ビジー線、42は否定出力
型論理積ゲート(符号出力制御手段)、43#  43
8は論理状ゲート(バス使用権獲得制御手段)である。 なお、図中、同一符号は同−又は相当物分を示す。

Claims (1)

    【特許請求の範囲】
  1. 複数のバス使用者が夫々の有するバス使用上の優先度と
    他のバス使用者のバス使用状態とに基づき、バス使用要
    求時にバス使用権を獲得するようにした情報処理装置に
    おいて、予め各バス使用者毎に優先度を示す符号を定め
    て各バス使用者間を上記符号の各ビットに対応する符号
    線により接続するとともに、各バス使用者に、優先度が
    上位のバス使用者からの符号に基づき自からの符号の出
    力を制御する符号出力制御手段と、優先度が上位のバス
    使用者からの符号と他のバス使用者のバス使用状態とに
    基づきバス使用権の獲得を制御するバス使用権獲得制御
    手段とを夫々の優先度に応じて備えたことを特徴とする
    情報処理装置。
JP29503185A 1985-12-26 1985-12-26 情報処理装置 Pending JPS62154047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29503185A JPS62154047A (ja) 1985-12-26 1985-12-26 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29503185A JPS62154047A (ja) 1985-12-26 1985-12-26 情報処理装置

Publications (1)

Publication Number Publication Date
JPS62154047A true JPS62154047A (ja) 1987-07-09

Family

ID=17815424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29503185A Pending JPS62154047A (ja) 1985-12-26 1985-12-26 情報処理装置

Country Status (1)

Country Link
JP (1) JPS62154047A (ja)

Similar Documents

Publication Publication Date Title
NO904908L (no) Datamaskinsystem.
US6629178B1 (en) System and method for controlling bus access for bus agents having varying priorities
GB1373828A (en) Data processing systems
FI922351A0 (fi) Persondator med lokalbussfoermedling.
JPS62154047A (ja) 情報処理装置
JP2004062910A (ja) マルチコアプロセッサにセマフォを具現化し、共通資源へのアクセスを制御する方法
US5875338A (en) Method and apparatus for arbitrating resource requests utilizing independent tokens for arbiter cell selection
JP3415474B2 (ja) バスブリッジ調停方式
JPS6160162A (ja) バス調停方式
JP3275975B2 (ja) インターフェイス回路
KR0175467B1 (ko) 버스중재회로
JPS5864529A (ja) 計算機システムの入出力制御装置
JPS6365574A (ja) 認識処理装置
JPH0644182A (ja) 電子機器用バス裁定装置
JPH0340164A (ja) 応答信号制御回路
JPS62127962A (ja) マイクロコンピユ−タ
JPS62160560A (ja) バス制御方式
JPH0520250A (ja) データ処理装置
JPH01108668A (ja) 共有メモリインターフエイス回路
Boukerrou Arbitration unit for multiprocessor systems using a shared bus
JPS61141038A (ja) マイクロプログラム制御処理装置
JPH0216667A (ja) プロセッサ・システム
JPS61109167A (ja) マルチμCPU制御方式
JPS635786B2 (ja)
JPH0540838A (ja) マイクロプロセツサ