JPS635786B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、主メモリを共有する複数個のプロセ
ツサのすべてが同一の処理を行なうマルチプロセ
ツサシステムにおけるメモリアクセス方式に関す
るものである。

第１図に示すように、共有のメモリ１と複数個
のプロセツサ２および３をコモンバス４を介して
接続され、複数個のプロセツサ２および３が必要
とするデータが共有のメモリに格納されるマルチ
プロセツサシステムが知られている。

このようなマルチプロセツサシステムにおい
て、各プロセツサが同一の処理を行なう場合があ
る。この場合、各プロセツサのプログラムはほと
んど同一にすることができるが、各プロセツサに
必要なデータは共有メモリの異なつた番地に格納
されているため、メモリをアクセスする命令は異
なつたメモリ番地を指定する必要があり、各プロ
セツサ毎に番地指定部が異なつたメモリアクセス
命令となる。

そのため、従来は、各プロセツサ毎にプログラ
ムを作り、かつ、デバツグ時には、全てのプログ
ラムを修正し、各プロセツサ毎にプログラムを入
力していた。このように、各プロセツサ毎にプロ
グラムが異なることは、プログラムを作成するた
めの手間が掛かり、各プロセツサ毎にプログラム
を入力するための制御装置が複雑になり、また、
あるプロセツサに異なつたプログラムを入力する
などの操作上の誤りを生ずる原因となつていた。

本発明の目的は、プログラム作成の手間を省き
プログラム入力のためのハード量を減少させ、さ
らに、操作上の誤りを生じないようにしたメモリ
アクセス方式を提供することにある。

このような目的を達成するために、本発明によ
れば、共有メモリ上に各プロセツサ対応にアドレ
ス空間を割り当て、各プロセツサは同一のプログ
ラムによつて同一の処理を行ない、各プロセツサ
からのアドレス信号を、コモンバスを占有してい
るプロセツサ番号で修飾し、その修飾されたアド
レス信号で共有メモリへのアクセスを行なうよう
にしたことに特徴がある。

以下、本発明の実施例を図面により詳細に説明
する。

第２図は本発明によるメモリアクセス方式を実
現するマルチプロセツサシステムの一実施例を示
すもので、音声応答装置に適用した例である。

音声応答装置は、押釦電話器などから電話線な
どを介して入力される問合わせに対して、音声で
応答するための装置で、上位計算機５は、問合わ
せの内容を理解し、その答えに対応するコード化
された文字データを共有メモリ１に書き込み、プ
ロセツサ２および３は、共有メモリ１に書き込ま
れた文字データをコモンバス４を介して読み込
み、対応する音声を作成し、問合わせに対して回
答するようになつている。

ここで、プロセツサ２および３は、大規模な多
重処理の一部ずつを分担すべく複数台設けられて
あり、各プロセツサの処理は全く同一である。ま
た、共有メモリ１は各プロセツサ対応の領域を有
しており、上位計算機５からの指令により、例え
ばプロセツサ２に処理させる文字データはメモリ
１の０〜31番地に、プロセツサ３に処理させる文
字データは32〜63番地にそれぞれ格納される。ま
た、アドレスレジスタ６は、プロセツサ２，３が
メモリ１をアクセスする時の番地を指定するレジ
スタである。このレジスタ６の内容の一部はプロ
セツサ２，３よりコモンバス４を通して送られて
くる。制御回路７は、コモンバス４上のデータの
受渡しやメモリ１の書き込み、読み出し制御をプ
ロセツサ２，３から送られる制御信号を解読して
行なつている。

ところで、メモリ１はコモンバス４を介してプ
ロセツサ２，３に接続されているため、プロセツ
サ２，３によるアクセス競合が生ずる可能性があ
るため、それを防止する手段として、一般に、コ
モンバス競合防止回路８が設けられている。

このようなコモンバス競合防止回路８において
は、各プロセツサ２，３の優先度が同一レベルに
ある場合、コモンバス専有権を各プロセツサに所
定周期毎に与えるようになつている。例えば、図
のように２台のプロセツサ２，３がある場合は、
所定周期毎に交互にバス専有権が与えられる。

いま、いずれかのプロセツサ２または３におい
て、コモンバス４を使用したい場合、コモンバス
競合防止回路８にバス専有要求信号を送る。この
時、もし、このプロセツサにバス専有権が与えら
れていると、バス専有許可信号が対応するプロセ
ツサに送られ、この信号を受けたプロセツサがバ
ス使用可能状態となる。そして、バス専有許可信
号が与えられたプロセツサからバス専有解除信号
を出すまで、バス専有許可信号が与えられる。一
方、もし、あるプロセツサがバス専有要求信号を
出しても、そのプロセツサにバス専有権が与えら
れていないと、バス専有許可信号が与えられず、
実際上、バス専有権が回つてくるまでコモンバス
を使用できないことになる。

ところで、バス専有権を表わす信号またはバス
専有許可信号はコモンバス使用状態のプロセツサ
すなわちメモリアクセスを行なつているプロセツ
サに与えられることに着目し、本発明では、バス
専有権信号またはバス専有許可信号を用いてメモ
リのアドレス空間を指定することにより、全ての
プロセツサのプログラムを同一にできるようにし
たことに特徴がある。

第２図の実施例では、プロセツサが２台であ
り、各プロセツサのアドレス空間が32ワードであ
るから、アドレスレジスタ６を６ビツト構成と
し、その下位５ビツトにはプロセツサ２，３より
アドレスが与えられ、最上位ビツトにはコモンバ
ス競合防止回路８からのバス専有権信号またはバ
ス専有許可信号に相当するフラグ信号が与えられ
る。

いま、例えば、プロセツサ２がメモリアクセス
可能状態にあれば、アドレスレジスタ６へのフラ
グ信号は“０”になるため、アドレスレジスタ６
はプロセツサ２からのアドレス信号に応じて０〜
31番地のメモリ空間のアクセスを行なう。また、
プロセツサ３がメモリアクセス可能状態にあれ
ば、アドレスレジスタ６へのフラグ信号は“１”
となるため、アドレスレジスタ６はプロセツサ３
からのアドレス信号に応じて32〜63番地のメモリ
空間のアクセスを行なう。なお、アドレスレジス
タ６へのフラグ信号は、プロセツサが２台の時は
バス専有権信号またはバス専有許可信号そのもの
が使用され、プロセツサが３台以上の時はバス専
有権信号またはバス専有許可信号をエンコードし
て得られる信号が使用される。

第３図は第２図のコモンバス競合防止回路８の
具体的構成の一例を示すもので、８１はアンド回
路、８２，８３はインバータ、８４〜８６はＤ型
フリツプフロツプ、８７，８８はアンド回路、８
９はノア回路、TPはクロツク信号、REQ０およ
びREQ１はそれぞれプロセツサ２および３のバ
ス占有要求信号、RST０およびRST１はそれぞ
れプロセツサ２および３のバス占有解除信号、
OCPはバス専有権信号、OK０およびOK１はそ
れぞれプロセツサ２および３へのバス占有許可信
号を示す。

第４図は第３図の回路の動作を説明するタイム
チヤートで、ａはクロツク信号、ｂおよびｃはそ
れぞれバス占有要求信号REQ０およびREQ１、
ｄはバス占有解除信号RST０、ｅ，ｆおよびｇ
はそれぞれフリツプフロツプ８５，８６および８
４のＱ端子出力、ｈおよびＪはそれぞれバス占有
許可信号OK０およびOK１を示す。

以下、第３図の回路の動作を第４図を参照しな
がら説明する。

いま、第４図ａのようなクロツク信号TPが入
ると、フリツプフロツプ８４のＱ端子出力（第４
図ｇに示す。）が“１”になるが、バス占有要求
信号REQ０、REQ１がない状態では、次のクロ
ツク信号TPにより、フリツプフロツプ８４の状
態が反転する。このような状態でプロセツサ２か
ら第４図ｂに示すバス占有要求信号REQが入る
と、フリツプフロツプ８５がセツトされ、そのＱ
端子出力が第４図ｅのように“１”になる。そし
て、再びフリツプフロツプ８４が反転して、その
Ｑ端子出力が“１”になつた時、アンドゲート８
７から出力“１”がでて、それが第４図ｇに示す
バス占有許可信号OK０となる。このようにバス
占有許可信号が出力されると、ノア回路８９の出
力は“０”となり、クロツク信号TPのフリツプ
フロツプ８４への入力が禁止され、フリツプフロ
ツプ８４は前の状態を保持する。したがつて、こ
の間に、第４図ｃに示すようなプロセツサ３から
のバス占有要求信号があり、フリツプフロツプ８
６がセツトされたとしても、それは無視される。
そして、プロセツサ２から第４図ｄに示すバス占
有解除信号RST０が送られると、フリツプフロ
ツプ８５はリセツトされ、そのＱ端子出力は第４
図ｅのように“０”となるので、バス占有許可信
号OK０は第４図ｈのように“０”となり、ノア
回路８９の出力は“１”となるので、次のクロツ
ク信号TPがフリツプフロツプ８４に入力され、
その状態が反転される。この時、フリツプフロツ
プ８６が第４図のｃに示すバス占有要求信号
REQ１によりセツトされていれば、フリツプフ
ロツプ８６の出力は第４図ｆのように“１”とな
つているので、アンドゲート８８の出力は“１”
となり、第４図ｊのようなバス占有許可信号OK
１が得られる。

このような構成において、本発明では、フリツ
プフロツプ８４のＱ端子出力のバス占有権信号
OCPをフラグ信号として第２図のメモリアドレ
スレジスタ６の最上位ビツトに印加するようにな
つている。

すなわち、プロセツサ２がバス占有状態にあれ
ば、信号“０”をアドレスレジスタに出力し、プ
ロセツサ３がバス占有状態にあれば、信号“１”
をアドレスレジスタに出力する。

なお、上述した例では、フラグ信号をバス占有
権信号OCPから得る例について説明したが、バ
ス占有許可信号OK１から得るようにしてもよ
い。

また、上述した例では、プロセツサが２台の場
合について示したが、３台以上であつてもよく、
その場合には、その台数に応じて、各回路を設け
ればよい。なお、その際に、フラグ信号を得るた
めには、バス占有権信号またはバス占有許可信号
をエンコードする必要がある。

上述した実施例からも解るように、本発明で
は、既存のコモンバス競合防止回路の出力を利用
し、その出力でアドレスを修飾するだけの簡単な
構成で、各プロセツサのプログラムを同一にでき
る。そのため、プログラム作成が容易であること
は勿論のこと、プログラムを入力するためのハー
ド量を減少させ、かつ、操作上の誤りを防止し、
さらにはデバツグの容易化を計ることができる。

【図面の簡単な説明】

第１図は本発明に係るマルチプロセツサシステ
ムの基本構成図、第２図は本発明によるメモリア
クセス方式を実現するマルチプロセツサシステム
の一実施例の構成図、第３図は第２図のコモンバ
ス競合防止回路の具体的構成の一例の構成図、第
４図は第３図の動作を説明するためのタイムチヤ
ートを示す。 １は共有メモリ、２，３はプロセツサ、４はコ
モンバス、６はアドレスレジスタ、８はコモンバ
ス競合防止回路を示す。

Claims (1)

【特許請求の範囲】
1. １ それぞれ同一のプログラムで処理を行なう複
   数個のプロセツサと、該各プロセツサとコモンバ
   スを介して接続され、上記各プロセツサのそれぞ
   れに対応するアドレス空間が割当てられるメモリ
   と、上記各プロセツサが上記メモリをアクセスす
   るための共通のアドレスレジスタと、上記各プロ
   セツサによる上記コモンバスの競合を防止するた
   めのコモンバス競合防止手段とを有し、上記共通
   のアドレスレジスタの内容を、上記各プロセツサ
   からのアドレス信号と上記コモンバス競合防止手
   段から出力されるコモンバス専有権信号またはコ
   モンバス専有許可信号に基づいて決められる各プ
   ロセツサそれぞれに対応するアドレス空間を指定
   する信号とから構成し、該共通のアドレスレジス
   タの内容によつて上記メモリのアドレスを指定す
   ることを特徴とするマルチプロセツサシステムの
   メモリアクセス方式。