JPH0520250A - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JPH0520250A JPH0520250A JP3176372A JP17637291A JPH0520250A JP H0520250 A JPH0520250 A JP H0520250A JP 3176372 A JP3176372 A JP 3176372A JP 17637291 A JP17637291 A JP 17637291A JP H0520250 A JPH0520250 A JP H0520250A
- Authority
- JP
- Japan
- Prior art keywords
- seeds
- line
- reset
- control circuit
- seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】上位装置が排他的に使用する下位装置をシーズ
したまま、障害等でシーズのリセットができなくなった
時、他の上位装置がその下位装置を使用できなくなる事
を防ぐ。 【構成】 上位装置１が下位装置２２をシーズしたまま
停止した場合、上位装置１２が異常を検出し、シーズ強
制リセット回路１４が下位シーズ制御回路２２にシーズ
のリセットを命令し、下位シーズ制御回路２２は、この
命令により、上位装置１よりのシーズをリセットする。
したまま、障害等でシーズのリセットができなくなった
時、他の上位装置がその下位装置を使用できなくなる事
を防ぐ。 【構成】 上位装置１が下位装置２２をシーズしたまま
停止した場合、上位装置１２が異常を検出し、シーズ強
制リセット回路１４が下位シーズ制御回路２２にシーズ
のリセットを命令し、下位シーズ制御回路２２は、この
命令により、上位装置１よりのシーズをリセットする。
Description
【０００１】
【産業上の利用分野】本発明は、データ処理装置に関
し、特に下位装置と競合処理関係にあるデータ処理装置
に関する。
し、特に下位装置と競合処理関係にあるデータ処理装置
に関する。
【０００２】
【従来の技術】従来のシーズ処理装置では、シーズビッ
トをセットした上位装置以外からはそのシーズのリセッ
トはできないようになっていた。
トをセットした上位装置以外からはそのシーズのリセッ
トはできないようになっていた。
【０００３】
【発明が解決しようとする課題】この従来の競合処理装
置では、一方の上位装置が、下位装置をシーズしたまま
何らかの異常により動作を停止した場合、シーズされて
いた下位装置が永久にシーズされたままとなり、正常に
動作している他系の上位装置は、その下位装置を使用で
きなくなるような場合があった。
置では、一方の上位装置が、下位装置をシーズしたまま
何らかの異常により動作を停止した場合、シーズされて
いた下位装置が永久にシーズされたままとなり、正常に
動作している他系の上位装置は、その下位装置を使用で
きなくなるような場合があった。
【０００４】すなわち、図２は従来の技術によるデータ
処理装置の構成の一例であって、二系統の上位装置が一
つの下位装置を共有するデータ処理装置の構成図であ
る。第１の上位装置３０はデータ線３５で下位装置４４
と接続されている。第１の上位装置３０に内蔵される上
位シーズ制御回路３１は、シーズ制御線３３により下位
装置４４に内蔵される下位シーズ制御回路４５に接続さ
れている。
処理装置の構成の一例であって、二系統の上位装置が一
つの下位装置を共有するデータ処理装置の構成図であ
る。第１の上位装置３０はデータ線３５で下位装置４４
と接続されている。第１の上位装置３０に内蔵される上
位シーズ制御回路３１は、シーズ制御線３３により下位
装置４４に内蔵される下位シーズ制御回路４５に接続さ
れている。
【０００５】さらに、第２の上位装置３８はデータ線４
３で下位装置４４と接続されている。第２の上位装置３
８に内蔵される上位シーズ制御回路３９は、シーズ制御
線４１により下位装置４４に内蔵される下位シーズ制御
回路４５に接続されている。
３で下位装置４４と接続されている。第２の上位装置３
８に内蔵される上位シーズ制御回路３９は、シーズ制御
線４１により下位装置４４に内蔵される下位シーズ制御
回路４５に接続されている。
【０００６】以下に、この装置の動作を説明する。その
例として、第１の上位装置３０から下位装置４４にデー
タを転送中に第１の上位装置３０が停止した場合の説明
をおこなう。
例として、第１の上位装置３０から下位装置４４にデー
タを転送中に第１の上位装置３０が停止した場合の説明
をおこなう。
【０００７】第１の上位装置に内蔵される上位シーズ制
御回路３１が、下位装置に内蔵される下位シーズ制御回
路４５に対してシーズ制御線３３を使用して、シーズを
要求する、シーズが受け付けられた場合下位シーズ制御
回路４５は、シーズ制御線３３を通して上位シーズ制御
回路３１にシーズが受け付けられたことを報告する、第
１の上位装置３０は、シーズが受け付けられたことを認
識して、下位装置４４にデータ線３５を使用してデータ
転送を開始する、ここで、第１の上位装置３０が下位装
置４４をシーズしたまま何らかの異常により停止した場
合、第２の上位装置３８は下位シーズ制御回路４５を制
御することができなかった。
御回路３１が、下位装置に内蔵される下位シーズ制御回
路４５に対してシーズ制御線３３を使用して、シーズを
要求する、シーズが受け付けられた場合下位シーズ制御
回路４５は、シーズ制御線３３を通して上位シーズ制御
回路３１にシーズが受け付けられたことを報告する、第
１の上位装置３０は、シーズが受け付けられたことを認
識して、下位装置４４にデータ線３５を使用してデータ
転送を開始する、ここで、第１の上位装置３０が下位装
置４４をシーズしたまま何らかの異常により停止した場
合、第２の上位装置３８は下位シーズ制御回路４５を制
御することができなかった。
【０００８】
【課題を解決するための手段】本発明のデータ処理装置
は、複数個の上位装置より排他的に使用される下位装置
において、前記上位装置に対応したシーズビットを格納
する手段と、前記シーズビットのセットと対応した上位
装置にだけ下位装置の使用を可能とする手段と、前記下
位装置に対応した上位装置及び他の上位装置より前記シ
ーズビットのリセットを可能とする手段とを持ち、少く
とも１個の上位装置がシーズしたまま前記シーズビット
をリセットできないことが発生した場合、他の上位装置
が前記シーズビットを強制的にリセットして構成され
る。
は、複数個の上位装置より排他的に使用される下位装置
において、前記上位装置に対応したシーズビットを格納
する手段と、前記シーズビットのセットと対応した上位
装置にだけ下位装置の使用を可能とする手段と、前記下
位装置に対応した上位装置及び他の上位装置より前記シ
ーズビットのリセットを可能とする手段とを持ち、少く
とも１個の上位装置がシーズしたまま前記シーズビット
をリセットできないことが発生した場合、他の上位装置
が前記シーズビットを強制的にリセットして構成され
る。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の一実施例の構成を示すブロック図で
ある。第１の上位装置１はデータ線９で下位装置２２と
接続されている。第１の上位装置１に内蔵される上位シ
ーズ制御回路２は、シーズ制御線５により下位装置２１
に内蔵される下位シーズ制御回路２２に接続されてお
り、また、第１の上位装置１に内蔵されているシーズ強
制リセット回路３は、シーズ強制リセット線７により下
位装置２２に内蔵される下位シーズ制御回路２１に接続
されている。
る。図１は本発明の一実施例の構成を示すブロック図で
ある。第１の上位装置１はデータ線９で下位装置２２と
接続されている。第１の上位装置１に内蔵される上位シ
ーズ制御回路２は、シーズ制御線５により下位装置２１
に内蔵される下位シーズ制御回路２２に接続されてお
り、また、第１の上位装置１に内蔵されているシーズ強
制リセット回路３は、シーズ強制リセット線７により下
位装置２２に内蔵される下位シーズ制御回路２１に接続
されている。
【００１０】さらに、第２の上位装置１２自体はデータ
線２０で下位装置２２と接続されている。第２の上位装
置１２に内蔵される上位シーズ制御回路１３は、シーズ
制御線１６により下位装置２２に内蔵される下位シーズ
制御回路２１に接続されており、また、第２の上位装置
１２に内蔵されているシーズ強制リセット回路１４は、
シーズ強制リセット線１８により下位装置２２に内蔵さ
れる下位シーズ制御装置２１に接続されている。
線２０で下位装置２２と接続されている。第２の上位装
置１２に内蔵される上位シーズ制御回路１３は、シーズ
制御線１６により下位装置２２に内蔵される下位シーズ
制御回路２１に接続されており、また、第２の上位装置
１２に内蔵されているシーズ強制リセット回路１４は、
シーズ強制リセット線１８により下位装置２２に内蔵さ
れる下位シーズ制御装置２１に接続されている。
【００１１】以下に、この装置の動作を説明する。その
例として、第１の上位装置１から下位装置２２にデータ
を転送中に第１の上位装置１が停止した場合の説明をお
こなう。
例として、第１の上位装置１から下位装置２２にデータ
を転送中に第１の上位装置１が停止した場合の説明をお
こなう。
【００１２】第１の上位装置１に内蔵される上位シーズ
制御回路２が、下位装置に内蔵される下位シーズ制御回
路２１に対してシーズ制御線５を使用して、シーズを要
求する、シーズが受け付けられた場合下位シーズ制御回
路２１は、シーズ制御線５を通して上位シーズ制御回路
２にシーズが受け付けられたことを報告する、第１の上
位装置１は、シーズが受け付けられたことを認識して、
下位装置２２にデータ線９を使用してデータ転送を開始
する。ここで、第１の上位装置１が下位装置２２をシー
ズしたまま何らかの異常により停止した場合、第２の上
位装置１２が異常を検出し、第２の上位装置に内蔵され
るシーズ強制リセット回路１４がシーズ強制リセット線
１６を通して下位シーズ制御回路２２にシーズのリセッ
トを命令し、下位装置はこの命令により第１の上位装置
１よりのシーズをリセットする。
制御回路２が、下位装置に内蔵される下位シーズ制御回
路２１に対してシーズ制御線５を使用して、シーズを要
求する、シーズが受け付けられた場合下位シーズ制御回
路２１は、シーズ制御線５を通して上位シーズ制御回路
２にシーズが受け付けられたことを報告する、第１の上
位装置１は、シーズが受け付けられたことを認識して、
下位装置２２にデータ線９を使用してデータ転送を開始
する。ここで、第１の上位装置１が下位装置２２をシー
ズしたまま何らかの異常により停止した場合、第２の上
位装置１２が異常を検出し、第２の上位装置に内蔵され
るシーズ強制リセット回路１４がシーズ強制リセット線
１６を通して下位シーズ制御回路２２にシーズのリセッ
トを命令し、下位装置はこの命令により第１の上位装置
１よりのシーズをリセットする。
【００１３】図３により詳細な上位シーズ制御回路と下
位シーズ制御回路の構成図の一例を示す、図では、デー
タ線は省略され、下位装置は下位シーズ制御部のみが表
わされている。
位シーズ制御回路の構成図の一例を示す、図では、デー
タ線は省略され、下位装置は下位シーズ制御部のみが表
わされている。
【００１４】第１の上位装置５０に内蔵される上位シー
ズ制御回路５３とシーズ強制リセット回路５４とは、シ
ーズセット線５８、シーズリセット線５９及びシーズ強
制リセット線６０により装置に内蔵される下位シーズ制
御回路７８に接続され、第１の下位装置に内蔵されるシ
ーズ制御装置６３及び、第２の下位装置に内蔵されるシ
ーズ制御装置７８からは、第１の上位装置がシーズした
ことを示すシーズ報告線６２が第１の上位装置５０に接
続されている。
ズ制御回路５３とシーズ強制リセット回路５４とは、シ
ーズセット線５８、シーズリセット線５９及びシーズ強
制リセット線６０により装置に内蔵される下位シーズ制
御回路７８に接続され、第１の下位装置に内蔵されるシ
ーズ制御装置６３及び、第２の下位装置に内蔵されるシ
ーズ制御装置７８からは、第１の上位装置がシーズした
ことを示すシーズ報告線６２が第１の上位装置５０に接
続されている。
【００１５】さらに、第２の上位装置６５に内蔵される
上位シーズ制御回路６８とシーズ強制リセット回路６９
は、シーズセット線７３、シーズリセット線７４及びシ
ーズ強制リセット線７５により下位装置に内蔵される下
位シーズ制御回路７８に接続され、下位装置に内蔵され
る下位シーズ制御回路７８からは、第２の上位装置がシ
ーズしたことを示すシーズ報告線７７が第２の上位装置
６５に接続されている。以下にこの装置の動作を説明す
る。
上位シーズ制御回路６８とシーズ強制リセット回路６９
は、シーズセット線７３、シーズリセット線７４及びシ
ーズ強制リセット線７５により下位装置に内蔵される下
位シーズ制御回路７８に接続され、下位装置に内蔵され
る下位シーズ制御回路７８からは、第２の上位装置がシ
ーズしたことを示すシーズ報告線７７が第２の上位装置
６５に接続されている。以下にこの装置の動作を説明す
る。
【００１６】例として、第１の上位装置５０が第２の下
位装置７８をシーズしたまま、停止した場合の説明をお
こなう。
位装置７８をシーズしたまま、停止した場合の説明をお
こなう。
【００１７】第１の上位装置５０に内蔵される上位シー
ズ制御回路５３が、下位装置に内蔵される下位シーズ制
御回路７８に対してシーズセット線５８を使用して、シ
ーズをセットする、シーズが受け付けられた場合下位シ
ーズ制御回路７８は、シーズ報告線６２を通して第１の
上位装置５０にシーズが受け付けられたことを報告す
る、第１の上位装置５０は、これによりシーズが受け付
けられたことを認識する。ここで、第１の上位装置５０
が下位装置７８をシーズしたまま何らかの異常により停
止した場合、第２の上位装置６５が異常を検出し第２の
上位装置に内蔵されるシーズ強制リセット回路６７がシ
ーズ強制リセット線７０を通して下位装置７８にシーズ
の強制リセットを命令し、下位装置７８はこの命令によ
り第１の上位装置５０よりのシーズを強制的にリセット
する。
ズ制御回路５３が、下位装置に内蔵される下位シーズ制
御回路７８に対してシーズセット線５８を使用して、シ
ーズをセットする、シーズが受け付けられた場合下位シ
ーズ制御回路７８は、シーズ報告線６２を通して第１の
上位装置５０にシーズが受け付けられたことを報告す
る、第１の上位装置５０は、これによりシーズが受け付
けられたことを認識する。ここで、第１の上位装置５０
が下位装置７８をシーズしたまま何らかの異常により停
止した場合、第２の上位装置６５が異常を検出し第２の
上位装置に内蔵されるシーズ強制リセット回路６７がシ
ーズ強制リセット線７０を通して下位装置７８にシーズ
の強制リセットを命令し、下位装置７８はこの命令によ
り第１の上位装置５０よりのシーズを強制的にリセット
する。
【００１８】図４に下位装置に内蔵される下位シーズ制
御回路７８の具体的な回路構成の一例を示す。この装置
はＮＯＴゲート８７、８８、８９、二入力ＡＮＤゲート
９０、三入力ＡＮＤゲート９１、９２、９３、二入力Ｏ
Ｒゲート９４、９５及び、Ｄ型フリップフロップ９６、
９７により構成され、クロック８６として、第１の上位
装置より、シーズセット線８０、シーズリセット線８１
及び、第２の上位装置がセットしたシーズをリセットす
るシーズ強制リセット線８２、第２の上位装置より、シ
ーズセット線８３、シーズリセット線８４及び、第１の
上位装置がセットしたシーズをリセットするシーズ強制
リセット線８５、以上７本がこのシーズ制御装置に入力
される、また、第１の上位装置のシーズを示すＤ型フリ
ップフロップ９８から、シーズ報告線１００、第２の上
位装置のシーズを示すＤ型フリップフロップ９９から、
シーズ報告線１０１の二本が出力される、図５、６、７
にこの回路のタイムチャートを示し、以下にこのタイム
チャートを使って回路の動作を説明する、ただし、入力
信号は、クロック８６に同期しているものとする。
御回路７８の具体的な回路構成の一例を示す。この装置
はＮＯＴゲート８７、８８、８９、二入力ＡＮＤゲート
９０、三入力ＡＮＤゲート９１、９２、９３、二入力Ｏ
Ｒゲート９４、９５及び、Ｄ型フリップフロップ９６、
９７により構成され、クロック８６として、第１の上位
装置より、シーズセット線８０、シーズリセット線８１
及び、第２の上位装置がセットしたシーズをリセットす
るシーズ強制リセット線８２、第２の上位装置より、シ
ーズセット線８３、シーズリセット線８４及び、第１の
上位装置がセットしたシーズをリセットするシーズ強制
リセット線８５、以上７本がこのシーズ制御装置に入力
される、また、第１の上位装置のシーズを示すＤ型フリ
ップフロップ９８から、シーズ報告線１００、第２の上
位装置のシーズを示すＤ型フリップフロップ９９から、
シーズ報告線１０１の二本が出力される、図５、６、７
にこの回路のタイムチャートを示し、以下にこのタイム
チャートを使って回路の動作を説明する、ただし、入力
信号は、クロック８６に同期しているものとする。
【００１９】図５は第１の上位装置へのシーズ報告線１
００のセット、リセットの条件を示したものである。ま
ず、第１の上位装置からのシーズセット線８０が“１”
になることによりシーズ報告線１００が“１”にセット
される。この後、第２の上位装置からのシーズセット線
８４が“１”になっているが、第１の上位装置へのシー
ズ報告線１００が“１”となっているため、第２の上位
装置へのシーズ報告線１０１は“０”のままである、そ
のあと、第１の上位装置からのシーズリセット線８１の
“１”によりシーズ報告線１００が“０”にリセットさ
れる、それからもう一度、第１の上位装置からのシーズ
セット線８０が“１”になることによりシーズ報告線１
００が“１”にセットされ、次に第２の上位装置からの
シーズ強制リセット線８５が“１”になることにより第
１の上位装置へのシーズ報告線１００は、“０”にリセ
ットされる。
００のセット、リセットの条件を示したものである。ま
ず、第１の上位装置からのシーズセット線８０が“１”
になることによりシーズ報告線１００が“１”にセット
される。この後、第２の上位装置からのシーズセット線
８４が“１”になっているが、第１の上位装置へのシー
ズ報告線１００が“１”となっているため、第２の上位
装置へのシーズ報告線１０１は“０”のままである、そ
のあと、第１の上位装置からのシーズリセット線８１の
“１”によりシーズ報告線１００が“０”にリセットさ
れる、それからもう一度、第１の上位装置からのシーズ
セット線８０が“１”になることによりシーズ報告線１
００が“１”にセットされ、次に第２の上位装置からの
シーズ強制リセット線８５が“１”になることにより第
１の上位装置へのシーズ報告線１００は、“０”にリセ
ットされる。
【００２０】図６は第２の上位装置へのシーズ報告線１
０１のセット、リセットの条件を示したものである、ま
ず、第２の上位装置からのシーズセット線８３が“１”
になることによりシーズ報告線１０１が“１”にセット
される。この後、第１の上位装置からのシーズセット線
８０が“１”になっているが、第２の上位装置へのシー
ズ報告線１０１が“１”となっているため、第１の上位
装置へのシーズ報告線１００は“０”のままである。そ
のあと、第２の上位装置からのシーズリセット線８４の
“１”によりシーズ報告線１０１が“０”にリセットさ
れる。それからもう一度、第２の上位装置からのシーズ
セット線８０が“１”になることによりシーズ報告線１
０１が“１”にセットされ、次に第１の上位装置からの
シーズ強制リセット線８２が“１”になることにより、
第２の上位装置へのシーズ報告線１０１は、“０”にリ
セットされる。
０１のセット、リセットの条件を示したものである、ま
ず、第２の上位装置からのシーズセット線８３が“１”
になることによりシーズ報告線１０１が“１”にセット
される。この後、第１の上位装置からのシーズセット線
８０が“１”になっているが、第２の上位装置へのシー
ズ報告線１０１が“１”となっているため、第１の上位
装置へのシーズ報告線１００は“０”のままである。そ
のあと、第２の上位装置からのシーズリセット線８４の
“１”によりシーズ報告線１０１が“０”にリセットさ
れる。それからもう一度、第２の上位装置からのシーズ
セット線８０が“１”になることによりシーズ報告線１
０１が“１”にセットされ、次に第１の上位装置からの
シーズ強制リセット線８２が“１”になることにより、
第２の上位装置へのシーズ報告線１０１は、“０”にリ
セットされる。
【００２１】図７は第１の上位装置からのシーズセット
線８０と第２の上位装置からのシーズセット線８３が同
時に“１”になった場合のリーズ報告線１００、１０１
のセット条件を示している。シーズセット線８０と８３
が同時に“１”になった場合、図４のＮＯＴゲート８９
により、ＡＮＤゲート９４が“０”されることにより第
２の上位装置へのシーズ報告線１０１は、“０”にリセ
ットされたままであり、第１の上位装置へのシーズ報告
線１００を優先することによりシーズの同時セット時の
競合を防いでいる。
線８０と第２の上位装置からのシーズセット線８３が同
時に“１”になった場合のリーズ報告線１００、１０１
のセット条件を示している。シーズセット線８０と８３
が同時に“１”になった場合、図４のＮＯＴゲート８９
により、ＡＮＤゲート９４が“０”されることにより第
２の上位装置へのシーズ報告線１０１は、“０”にリセ
ットされたままであり、第１の上位装置へのシーズ報告
線１００を優先することによりシーズの同時セット時の
競合を防いでいる。
【００２２】
【発明の効果】以上説明したように本発明は、上位装置
にシーズ強制リセット回路を付加したため、複数の上位
装置が複数の下位装置を共有しあう装置構成の場合、あ
る上位装置が下位装置をシーズしたまま停止した場合、
別の上位装置からのシーズ強制リセットにより下位装置
のシーズを解くので、下位装置がシーズされたままでア
クセス不能になるということがなくなり、コンピュータ
資源の有効活用が計れるという効果を有する。
にシーズ強制リセット回路を付加したため、複数の上位
装置が複数の下位装置を共有しあう装置構成の場合、あ
る上位装置が下位装置をシーズしたまま停止した場合、
別の上位装置からのシーズ強制リセットにより下位装置
のシーズを解くので、下位装置がシーズされたままでア
クセス不能になるということがなくなり、コンピュータ
資源の有効活用が計れるという効果を有する。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来の技術によるデータ処理装置の構成を一例
を示すブロック図である。
を示すブロック図である。
【図３】図１の詳細を示すブロック図である。
【図４】図３の下位装置のシーズ制御装置の具体的な例
を示す回路図である。
を示す回路図である。
【図５】図４に示す回路の動作例のタイムチャートであ
る。
る。
【図６】図４に示す回路の動作例のタイムチャートであ
る。
る。
【図７】図４に示す回路の動作例のタイムチャートであ
る。
る。
１ 第１の上位装置 ２ 上位シーズ制御回路 ３ シーズ強制リセット回路 ５ シーズ制御線 ７ シーズ強制リセット線 ９ データ線 １２ 第２の上位装置 １３ 上位シーズ制御回路 １４ シーズ強制リセット回路 １６ シーズ制御線 １８ シーズ強制リセット線 ２０ データ線 ２１ 第２の下位装置 ２２ 下位シーズ制御回路 ３０ 第１の上位装置 ３１ 上位シーズ制御回路 ３３ シーズ制御線 ３５ データ線 ３８ 第２の上位装置 ３９ 上位シーズ制御回路 ４１ シーズ制御線 ４３ データ線 ４４ 下位装置 ４５ 下位シーズ制御回路 ５０ 第１の上位装置 ５３ 上位シーズ制御回路 ５４ シーズ強制リセット回路 ５８ シーズセット線 ５９ シーズリセット線 ６０ シーズ強制リセット線 ６２ シーズ報告線 ６５ 第１の上位装置 ６８ 上位シーズ制御回路 ６９ シーズ強制リセット回路 ７３ シーズセット線 ７４ シーズリセット線 ７５ シーズ強制リセット線 ７７ シーズ報告線 ７８ 下位シーズ制御回路 ８０ シーズセット線 ８１ シーズリセット線 ８２ シーズ強制リセット線 ８３ シーズセット線 ８４ シーズリセット線 ８５ シーズ強制リセット線 ８６ クロック ８７，８８，８９，９０，９１ ＮＯＴゲート ９２ ２入力ＡＮＤゲート ９３，９４，９５ ３入力ＡＮＤゲート ９６，９７ ２入力ＯＲゲート ９８，９９ Ｄ型フリップフロップ １００，１０１ シーズ報告線
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数個の上位装置より排他的に使用され
る下位装置において、前記上位装置に対応したシーズビ
ットを格納する手段と、前記シーズビットのセットと対
応した上位装置にだけ下位装置の使用を可能とする手段
と、前記下位装置に対応した上位装置及び他の上位装置
より前記シーズビットのリセットを可能とする手段とを
持ち、少くとも１個の上位装置がシーズしたまま前記シ
ーズビットをリセットできないことが発生した場合、他
の上位装置が前記シーズビットを強制的にリセットして
成ることを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176372A JPH0520250A (ja) | 1991-07-17 | 1991-07-17 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3176372A JPH0520250A (ja) | 1991-07-17 | 1991-07-17 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0520250A true JPH0520250A (ja) | 1993-01-29 |
Family
ID=16012477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3176372A Pending JPH0520250A (ja) | 1991-07-17 | 1991-07-17 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0520250A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001262A1 (fr) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Controleur de peripherique et systeme d'entree/sortie |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314739A (en) * | 1976-07-26 | 1978-02-09 | Du Pont | Adhesive bonding primer |
| JPS53140945A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Control unit |
| JPS544820A (en) * | 1977-06-14 | 1979-01-13 | Ishikawajima Harima Heavy Ind | Method and equipment for continuously making cast ingot |
| JPS5539994A (en) * | 1978-09-14 | 1980-03-21 | Nec Corp | Multiprocessor system |
| JPH0262649A (ja) * | 1988-08-30 | 1990-03-02 | Nec Corp | 入出力制御装置 |
-
1991
- 1991-07-17 JP JP3176372A patent/JPH0520250A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314739A (en) * | 1976-07-26 | 1978-02-09 | Du Pont | Adhesive bonding primer |
| JPS53140945A (en) * | 1977-05-16 | 1978-12-08 | Hitachi Ltd | Control unit |
| JPS544820A (en) * | 1977-06-14 | 1979-01-13 | Ishikawajima Harima Heavy Ind | Method and equipment for continuously making cast ingot |
| JPS5539994A (en) * | 1978-09-14 | 1980-03-21 | Nec Corp | Multiprocessor system |
| JPH0262649A (ja) * | 1988-08-30 | 1990-03-02 | Nec Corp | 入出力制御装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001262A1 (fr) * | 1999-06-24 | 2001-01-04 | Fujitsu Limited | Controleur de peripherique et systeme d'entree/sortie |
| US6792482B2 (en) | 1999-06-24 | 2004-09-14 | Fujitsu Limited | Device controller and input/output system |
| US7409472B2 (en) | 1999-06-24 | 2008-08-05 | Fujitsu Limited | Device controller and input/output system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69507636T2 (de) | Ein rechnersystem mit einer brücke zwischen bussen | |
| DE69108434T2 (de) | Mehrgruppen-Signalprozessor. | |
| US4237534A (en) | Bus arbiter | |
| US4130864A (en) | Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request | |
| US4218739A (en) | Data processing interrupt apparatus having selective suppression control | |
| US5708784A (en) | Dual bus computer architecture utilizing distributed arbitrators and method of using same | |
| CN114461550A (zh) | 基于i2c通信的多主控设备访问仲裁系统及方法 | |
| US3601807A (en) | Centralized crosspoint switching unit | |
| JPH0520250A (ja) | データ処理装置 | |
| GB1595471A (en) | Computer system | |
| US4539656A (en) | Memory access selection circuit | |
| US6023743A (en) | System and method for arbitrating interrupts on a daisy chained architected bus | |
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| JPS595331A (ja) | 磁気デイスク・サブシステムにおける待ち合せ方式 | |
| JPS638500B2 (ja) | ||
| JPS6252336B2 (ja) | ||
| KR950009426A (ko) | 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 | |
| JPS5932809B2 (ja) | Ｄｍａチヤネルのバス使用権制御方法 | |
| JPS6152752A (ja) | 異常表示回路 | |
| JPH05210613A (ja) | 周辺装置接続方式 | |
| JPH0724044B2 (ja) | Ｄｍａアクセスが可能なコンピユータ・システム | |
| JPS63181040A (ja) | 高負荷状態生成方式 | |
| JPS61107455A (ja) | ポ−リング制御方式 | |
| JPS6160147A (ja) | 処理要求監視方式 | |
| JPS6049462A (ja) | Ｄｍａ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971014 |