JPS6160147A - 処理要求監視方式 - Google Patents
処理要求監視方式Info
- Publication number
- JPS6160147A JPS6160147A JP59181994A JP18199484A JPS6160147A JP S6160147 A JPS6160147 A JP S6160147A JP 59181994 A JP59181994 A JP 59181994A JP 18199484 A JP18199484 A JP 18199484A JP S6160147 A JPS6160147 A JP S6160147A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- processing request
- register
- information
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムを構成する装置間の情報授受
における異常発生を監視し制御するための処理要求監視
方式に関する。
における異常発生を監視し制御するための処理要求監視
方式に関する。
装置間において、一方の例えばチャネル処理装置から処
理要求を発行し、他方の例えば主記憶装置はその処理要
求による処理を実行し、その処理結果の例えば読み出し
たデータ、ないしは処理完了等の状態情報を処理要求装
置へ返送するというような関係は多数存在する。
理要求を発行し、他方の例えば主記憶装置はその処理要
求による処理を実行し、その処理結果の例えば読み出し
たデータ、ないしは処理完了等の状態情報を処理要求装
置へ返送するというような関係は多数存在する。
このような装置間において、処理要求を発行した装置は
、相手装置等の異常発生により、相手装置からの応答が
得られない場合を考慮し、要求発行後一定の時間を経過
しても応答が得られない場合には、異常が発生したもの
とみなして、その処理要求を打ち切り、適当な対応処理
を行うようにすることが多い。
、相手装置等の異常発生により、相手装置からの応答が
得られない場合を考慮し、要求発行後一定の時間を経過
しても応答が得られない場合には、異常が発生したもの
とみなして、その処理要求を打ち切り、適当な対応処理
を行うようにすることが多い。
このような場合に、該異常の影響を最小限に止めて、可
能なできるだけ広い範囲において、正常処理を継続でき
るようにすることが望まれる。
能なできるだけ広い範囲において、正常処理を継続でき
るようにすることが望まれる。
第２図は情報処理システムの構成の一例を示す図である
。
。
主記憶装置１は中央処理語Ｗ２及びチャネル処理袋Ｗ３
からアクセスすることができる。
からアクセスすることができる。
チャネル処理装置３は、例えば２組のチャネル４−０．
４−１ 、及びそれらのチャネルの要求する主記憶アク
セスを処理するための転送制御部５を有する。
４−１ 、及びそれらのチャネルの要求する主記憶アク
セスを処理するための転送制御部５を有する。
チャネル４−０．４−１は、それぞれ例えば入出力制御
装置６−０．６−１を経て入出力装置７−０．７−１と
接続し、公知のように入出力動作を処理する部分である
。
装置６−０．６−１を経て入出力装置７−０．７−１と
接続し、公知のように入出力動作を処理する部分である
。
第３図は転送制御部５の詳細な構成の一例を示すブロッ
ク図である。
ク図である。
対応する各チャネル４−０．４−１からの処理要求情報
を受信するように、それぞれ例えば２組のボートレジス
タ１０−０．１０−１及び１０−２．１０−３が設けら
れる。
を受信するように、それぞれ例えば２組のボートレジス
タ１０−０．１０−１及び１０−２．１０−３が設けら
れる。
各チャネルに２組のボートレジスタを持つのは、１要求
の処理中に次の要求情報を受は付けて、処理速度を高め
るためであって、チャネル４−０．４−１から処理要求
情報の転送があったとき、空きのポートレジスタの１つ
に該情報を受信するように制御される。
の処理中に次の要求情報を受は付けて、処理速度を高め
るためであって、チャネル４−０．４−１から処理要求
情報の転送があったとき、空きのポートレジスタの１つ
に該情報を受信するように制御される。
各ボー１−レジスタ１０−０〜１０−３は、処理要求情
報を保持する、機能コード部１１、アドレス部１２、デ
ータ部１３を有し、機能コード部１１は続出し、書込み
その他のアクセス機能を指定し、アドレス部１２はアク
セスする主記憶装置１」−の記１ａアドレスを指定する
部分である。
報を保持する、機能コード部１１、アドレス部１２、デ
ータ部１３を有し、機能コード部１１は続出し、書込み
その他のアクセス機能を指定し、アドレス部１２はアク
セスする主記憶装置１」−の記１ａアドレスを指定する
部分である。
データ部１３は書込みアクセスにおいて、チャネル４−
０．４−１から処理要求情報の一部として転送される書
込みデータを保持するが、読出しアクセス要求の場合に
、主記憶装置１から読み出されたデータを一時保持する
ためにも使用される。
０．４−１から処理要求情報の一部として転送される書
込みデータを保持するが、読出しアクセス要求の場合に
、主記憶装置１から読み出されたデータを一時保持する
ためにも使用される。
更に、各ボートレジスタタ１０−０〜１０−３は識別番
号部１４を有し、ボートレジスタ１０−０〜１０−３に
対してそれぞれ固定の識別番号“０゛〜″３゛を保持し
、以下に述べるように、主記憶装置１への処理要求情報
に付加して、要求元ポートレジスタを識別する目的に使
用される。
号部１４を有し、ボートレジスタ１０−０〜１０−３に
対してそれぞれ固定の識別番号“０゛〜″３゛を保持し
、以下に述べるように、主記憶装置１への処理要求情報
に付加して、要求元ポートレジスタを識別する目的に使
用される。
転送制御部５では、ボートレジスタ１０−０〜１０−３
に処理要求が設定されると、その１つを所定の優先順で
選択して、選択したボートレジスタ１０−０〜１０−３
の１の内容を入力レジスタ１５に設定し、入力レジスタ
１５から主記憶装置１へ該処理要求を発行する。
に処理要求が設定されると、その１つを所定の優先順で
選択して、選択したボートレジスタ１０−０〜１０−３
の１の内容を入力レジスタ１５に設定し、入力レジスタ
１５から主記憶装置１へ該処理要求を発行する。
主記憶装置１はこの処理要求情報によって、読出し又は
書込みアクセスを実行し、その結果を出力レジスタ１６
へ返送する。
書込みアクセスを実行し、その結果を出力レジスタ１６
へ返送する。
出力レジスタ１６に主記憶装置１から転送される情報は
、先に処理要求情報の一部として、入力レジスタ１５か
ら送った識別番号１７と、読出しアクセスの場合は読出
したデータ１８からなる。
、先に処理要求情報の一部として、入力レジスタ１５か
ら送った識別番号１７と、読出しアクセスの場合は読出
したデータ１８からなる。
出力レジスタ１６に上記処理結果が設定されると、書込
みアクセスの場合は、ボートレジスタ１０−０〜１０−
３のうちの識別番号１７で指定されるレジスタが空きに
される。
みアクセスの場合は、ボートレジスタ１０−０〜１０−
３のうちの識別番号１７で指定されるレジスタが空きに
される。
読出しアクセスの場答には、ボートレジスタ１０−０〜
１０−３の識別番号１７で指定されるレジスタのデ′
−夕部１３に読出しデータ１８が転送され、該データ部
１３からチャネル４−０又は４−１へ転送される。その
後、該ボートレジスタは空きにされ′る。
１０−３の識別番号１７で指定されるレジスタのデ′
−夕部１３に読出しデータ１８が転送され、該データ部
１３からチャネル４−０又は４−１へ転送される。その
後、該ボートレジスタは空きにされ′る。
前記動作において、ボートレジスタ１０−０〜１０−３
の何れかから入力レジスタ１５に処理要求情報を設定す
ると、各ボートレジスタに対応して設けられる時間監視
回路１９−〇〜１９−３の１を起動して該要求について
の処理時間監視を開始する。
の何れかから入力レジスタ１５に処理要求情報を設定す
ると、各ボートレジスタに対応して設けられる時間監視
回路１９−〇〜１９−３の１を起動して該要求について
の処理時間監視を開始する。
第４図は時間監視回路１９−０〜１９−３の１回路の構
成例を示すブロック図である。
成例を示すブロック図である。
ランチ２０は入力レジスタ１５への処理要求情報設定時
、信号線２１によりセットされ、出力レジスタ１６に該
当の識別番号が出力された時、その信月２２を入力とし
た制御回路２３の出力信号２４によりリセットされる。
、信号線２１によりセットされ、出力レジスタ１６に該
当の識別番号が出力された時、その信月２２を入力とし
た制御回路２３の出力信号２４によりリセットされる。
タイミングパルス発生回路２５は、主記憶装置１の処理
時間より長い適当な時間（例えば１ｍ５）ごとに、信号
線２６にパルスを発生する回路であり、ランチ２０の出
力の信号線２７がオンのとき、信号線２６にオンのパル
スが発生されると、ランチ２８がオンとなる。
時間より長い適当な時間（例えば１ｍ５）ごとに、信号
線２６にパルスを発生する回路であり、ランチ２０の出
力の信号線２７がオンのとき、信号線２６にオンのパル
スが発生されると、ランチ２８がオンとなる。
ラッチ２８はラッチ２０と同様に、信号線２４によりリ
セットされるが、ラッチ２８がリセットされず、即ち、
その出力の信号線２９がオンの間に次のパルスが信号線
２６に発生されると、ランチ３０がオンになる。
セットされるが、ラッチ２８がリセットされず、即ち、
その出力の信号線２９がオンの間に次のパルスが信号線
２６に発生されると、ランチ３０がオンになる。
ラッチ３０がオンになるということは、処理要求情報を
人力レジスタ１５に設定後、一定時間（前記例では１
ｍｓ）以上経過しても出力レジスタ１６に結果情報が設
定されないことを示し、即ち主記憶装置１側に異常状態
があるとみなされる。
人力レジスタ１５に設定後、一定時間（前記例では１
ｍｓ）以上経過しても出力レジスタ１６に結果情報が設
定されないことを示し、即ち主記憶装置１側に異常状態
があるとみなされる。
この状態では、以後この処理要求に基づく処理結果の出
力は無いかもしれないが、遅れて何等かの結果が出力さ
れることもあり得る。従って、以後同じポートの識別番
号を使って処理要求をすると混乱を生じるおそれがある
。
力は無いかもしれないが、遅れて何等かの結果が出力さ
れることもあり得る。従って、以後同じポートの識別番
号を使って処理要求をすると混乱を生じるおそれがある
。
このために、ランチ３０の出力信号線３１がオンの間、
該当のポートレジスタ１０−〇〜１０−３の１ばビジー
状態のま＼にされ、且つ該ポートレジスタの識別番号が
出力レジスタ１６に出力されたときは、この結果情報は
要すれば障害記録等の処理をされるが、実際の処理には
使用されずに捨てられる。
該当のポートレジスタ１０−〇〜１０−３の１ばビジー
状態のま＼にされ、且つ該ポートレジスタの識別番号が
出力レジスタ１６に出力されたときは、この結果情報は
要すれば障害記録等の処理をされるが、実際の処理には
使用されずに捨てられる。
ランチ３０は異常の原因が除去された後等に、信号線３
２に外部から与えられるリセット信号によってリセット
される。
２に外部から与えられるリセット信号によってリセット
される。
前記従来の監視方式によれば、−置時間監視により異常
が検出されると、該当するポートレジスタは以後使用さ
れなくなり、このためにシステムの性能を低下させると
いう問題がある。
が検出されると、該当するポートレジスタは以後使用さ
れなくなり、このためにシステムの性能を低下させると
いう問題がある。
前記の問題点は、第１の装置から第２の装置へ処理要求
情報を、該第１の装置内の要求元を表示する識別番号を
付して発行し、該第２の装置から該第１の装置へ上記処
理要求の処理結果情報に上記識別番号を付して返送する
ように構成された情報処理システムにおいて、該要求元
は上記処理要求情報発行の後、上記処理結果情報を一定
の時間内に受信しないときは、以後の処理要求情報には
以前と異なる要求元識別番号を付して発行するように構
成された本発明の処理要求監視方式によって解決される
。
情報を、該第１の装置内の要求元を表示する識別番号を
付して発行し、該第２の装置から該第１の装置へ上記処
理要求の処理結果情報に上記識別番号を付して返送する
ように構成された情報処理システムにおいて、該要求元
は上記処理要求情報発行の後、上記処理結果情報を一定
の時間内に受信しないときは、以後の処理要求情報には
以前と異なる要求元識別番号を付して発行するように構
成された本発明の処理要求監視方式によって解決される
。
即ち、各ポートレジスタには予備の識別番号を割り当て
ておき、時間監視により異常を検出して該当の処理要求
を打ち切ったときは、該当のポートレジスタは予備の識
別番号を使用して通常のように処理要求の処理を可能と
する。
ておき、時間監視により異常を検出して該当の処理要求
を打ち切ったときは、該当のポートレジスタは予備の識
別番号を使用して通常のように処理要求の処理を可能と
する。
従って、ポートレジスタの減少によるシステム性能の低
下は発生せず、又異常に遭遇した識別番号との混乱のお
それも無い。
下は発生せず、又異常に遭遇した識別番号との混乱のお
それも無い。
第１図は本発明の一実施例を示す処理時間監視回路のブ
ロック図である。本図は第４図の従来の回路に代わる回
路であって、第４図と同一の部分には同一の符号を付し
て示す。
ロック図である。本図は第４図の従来の回路に代わる回
路であって、第４図と同一の部分には同一の符号を付し
て示す。
ラッチ４１は本発明により追加されるランチであって、
ポートレジスター０−０〜１０−３の識別番号部１４を
、例えば上位に１ビツト拡張するように使用される。
ポートレジスター０−０〜１０−３の識別番号部１４を
、例えば上位に１ビツト拡張するように使用される。
即ち従来の識別番号が２ビツトであれば、例えば３ビツ
トの識別番号とし、これに応じて、入力レジスター５、
出力レジスター６も１ビツト拡張するものとする。
トの識別番号とし、これに応じて、入力レジスター５、
出力レジスター６も１ビツト拡張するものとする。
第１図で、信号線２１に与えられる信号でランチ２０が
セットされてから、その後一定時間以上出力レジスタ１
６に結果情報が得られない場合にランチ３０がセットさ
れるまでの動作は前記と同様に進行する。
セットされてから、その後一定時間以上出力レジスタ１
６に結果情報が得られない場合にランチ３０がセットさ
れるまでの動作は前記と同様に進行する。
ラッチ３０の出力信号線４０がオンになり、ボートレジ
スタ青空きにする信号線３３がオンになったとき、次の
制御クロックによりラッチ４１がセットされる。
スタ青空きにする信号線３３がオンになったとき、次の
制御クロックによりラッチ４１がセットされる。
信号線４０がオンになることにより、従来と同様に異常
検出による処理要求の打ち切り処理が行われるが、該当
のポートレジスタ１０−０〜ｌ０−３は空き状態にされ
、以後新たな処理要求を受付可能になる。
検出による処理要求の打ち切り処理が行われるが、該当
のポートレジスタ１０−０〜ｌ０−３は空き状態にされ
、以後新たな処理要求を受付可能になる。
こ＼で、該当のポートレジスタは以後の処理要求に対し
てはラッチ゛４１がオンとなった、言わば予備の識別番
号を使用する。すなわち以前の識別番号が０゛であれば
°４’ 、’１’ は°５”、°２′は６゛、“３゛・
は７゛ の如くである。
てはラッチ゛４１がオンとなった、言わば予備の識別番
号を使用する。すなわち以前の識別番号が０゛であれば
°４’ 、’１’ は°５”、°２′は６゛、“３゛・
は７゛ の如くである。
従って、異常に遭遇した識別番号が、その後に出力され
ることがあっても、その時ポートレジスタ１０−０〜１
０−３の何れにある処理要求とも混乱を生じることはな
い。
ることがあっても、その時ポートレジスタ１０−０〜１
０−３の何れにある処理要求とも混乱を生じることはな
い。
以上の説明では、異常状態が主記憶装置１に発生したも
のとしたが、例えば出力レジスタ１６に出力される識別
情報１７にパリティビットを付加して検査を行うシステ
ムにおいて、そのパリティ誤りを検出した場合には、要
すれば障害記録等を行うのみで、例えば該出力を無視す
ることにすれば、該当する時間監視回路において異常検
出が行われることになり、この種の障害に対しても上記
の監視方式を通用することができる。
のとしたが、例えば出力レジスタ１６に出力される識別
情報１７にパリティビットを付加して検査を行うシステ
ムにおいて、そのパリティ誤りを検出した場合には、要
すれば障害記録等を行うのみで、例えば該出力を無視す
ることにすれば、該当する時間監視回路において異常検
出が行われることになり、この種の障害に対しても上記
の監視方式を通用することができる。
又、以上はチャネル処理装置と主記憶装置との間の処理
要求と処理結果の授受を例として説明したが、本発明の
方式がその他の装置間にも同様に適用できることは明ら
かである。
要求と処理結果の授受を例として説明したが、本発明の
方式がその他の装置間にも同様に適用できることは明ら
かである。
以上の説明から明らかなように本発明によれば、情報処
理システムの装置間の処理要求と処理結果の授受におけ
る異常検出において、その後のシステム性能の低下を避
けることができるという著しい工業的効果がある。
理システムの装置間の処理要求と処理結果の授受におけ
る異常検出において、その後のシステム性能の低下を避
けることができるという著しい工業的効果がある。
第１図は本発明一実施例回路のブロック図、第２図は情
報処理システムの構成図、 第３図は転送制御部の構成を示すブロック図、第４図は
従来の時間監視回路の一例のブロック図である。 図において、 １は主記憶装置、 ２は中央処理装置、３はチャネ
ル処理装置、４−０．４−１はチャネル、５は転送制御
部、 １０−０〜１０−３はポートレジスタ、１１は機能コー
ド部、 １２はアドレス部、１３はデータ部、
１４は識別番号部、１５は入力レジスタ、 １６は
出力レジスタ、１９−θ〜１９−３は時間監視回路、 ２０．３０．４１はラッチを示す。
報処理システムの構成図、 第３図は転送制御部の構成を示すブロック図、第４図は
従来の時間監視回路の一例のブロック図である。 図において、 １は主記憶装置、 ２は中央処理装置、３はチャネ
ル処理装置、４−０．４−１はチャネル、５は転送制御
部、 １０−０〜１０−３はポートレジスタ、１１は機能コー
ド部、 １２はアドレス部、１３はデータ部、
１４は識別番号部、１５は入力レジスタ、 １６は
出力レジスタ、１９−θ〜１９−３は時間監視回路、 ２０．３０．４１はラッチを示す。
Claims (1)
- 第１の装置から第２の装置へ処理要求情報を、該第１の
装置内の要求元を表示する識別番号を付して発行し、該
第２の装置から該第１の装置へ上記処理要求の処理結果
情報に上記識別番号を付して返送するように構成された
情報処理システムにおいて、該要求元は上記処理要求情
報発行の後、上記処理結果情報を一定の時間内に受信し
ないときは、以後の処理要求情報には以前と異なる要求
元識別番号を付して発行するように構成されてなること
を特徴とする処理要求監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181994A JPS6160147A (ja) | 1984-08-31 | 1984-08-31 | 処理要求監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181994A JPS6160147A (ja) | 1984-08-31 | 1984-08-31 | 処理要求監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6160147A true JPS6160147A (ja) | 1986-03-27 |
Family
ID=16110463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181994A Pending JPS6160147A (ja) | 1984-08-31 | 1984-08-31 | 処理要求監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160147A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298189A (ja) * | 1988-05-25 | 1989-12-01 | Japan Carlit Co Ltd:The | 電解用電極 |
-
1984
- 1984-08-31 JP JP59181994A patent/JPS6160147A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298189A (ja) * | 1988-05-25 | 1989-12-01 | Japan Carlit Co Ltd:The | 電解用電極 |
| JPH0572478B2 (ja) * | 1988-05-25 | 1993-10-12 | Japan Carlit Co Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253147A (en) | Memory unit with pipelined cycle of operations | |
| US5155731A (en) | Error logging data storing system | |
| US7797292B2 (en) | Apparatus, system, and method for an alternate lock facility connection path | |
| JPS61109164A (ja) | バス制御方法 | |
| NO170309B (no) | Spesielle funksjonsrammer i et lokalt omraadenett | |
| US20080270870A1 (en) | Memory Controller and Method for Implementing Minimized Latency and Maximized Reliability When Data Traverses Multiple Buses | |
| US5708784A (en) | Dual bus computer architecture utilizing distributed arbitrators and method of using same | |
| US20110320855A1 (en) | Error detection and recovery in a shared pipeline | |
| JPS6160147A (ja) | 処理要求監視方式 | |
| KR100290621B1 (ko) | 전자교환시스템의과금디스크이상시과금데이터처리장치및그방법 | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| JPH0562384B2 (ja) | ||
| JPS5870495A (ja) | 多重化記憶装置の制御装置 | |
| JP2002063078A (ja) | Ｆ／ｗアクセス処理装置 | |
| JPH06175867A (ja) | 割込制御装置 | |
| JPH0218745B2 (ja) | ||
| JPS6152752A (ja) | 異常表示回路 | |
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| JPH07306811A (ja) | メモリ故障診断方法 | |
| JPS5821732B2 (ja) | メモリセイギヨホウシキ | |
| JPH05108592A (ja) | マルチｃｐｕシステムにおけるユニツト管理方法 | |
| JPH01181142A (ja) | デュアルポートメモリにおけるパリティ制御方式 | |
| JPH0390946A (ja) | 記憶装置 | |
| JPS6359636A (ja) | 障害原因伝達回路 | |
| JPS6089147A (ja) | Ｂｕｓ監視回路 |