JPS6359636A - 障害原因伝達回路 - Google Patents
障害原因伝達回路Info
- Publication number
- JPS6359636A JPS6359636A JP61204245A JP20424586A JPS6359636A JP S6359636 A JPS6359636 A JP S6359636A JP 61204245 A JP61204245 A JP 61204245A JP 20424586 A JP20424586 A JP 20424586A JP S6359636 A JPS6359636 A JP S6359636A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing device
- bus
- cause
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔1既要〕
データ処理システムにおける第2のデータ処理装置の障
害原因記憶手段の内容を第1のデータ処理装置に伝達す
る回路であって、第2のデータ処理装置の中央処理装置
が障害停止する時に出力する停止信号により、障害原因
記憶手段とデータバスとの間が接続されるようにして、
当該筒2のデータ処理装置が停止した時、障害原因記憶
手段の内容が第1のデータ処理装置に伝達されることを
可能とした。
害原因記憶手段の内容を第1のデータ処理装置に伝達す
る回路であって、第2のデータ処理装置の中央処理装置
が障害停止する時に出力する停止信号により、障害原因
記憶手段とデータバスとの間が接続されるようにして、
当該筒2のデータ処理装置が停止した時、障害原因記憶
手段の内容が第1のデータ処理装置に伝達されることを
可能とした。
本発明は、データ処理システムにおける第1のデータ処
理装置に、第2のデータ処理装置の障害原因記憶手段の
内容を伝達する障害原因伝達回路に関するものである。
理装置に、第2のデータ処理装置の障害原因記憶手段の
内容を伝達する障害原因伝達回路に関するものである。
第2図は、従来のデータ処理システムの障害原因の伝達
動作を説明する図である。
動作を説明する図である。
通常、複数のデータ処理装置からなるデータ処理システ
ムでは、障害監視機能を有する第10デ−タ処理装置、
あるいは、上位のデータ処理装置(以下、第1処理装置
と称する)Aと、これに結合する第2のデータ処理装置
、あるいは、下位のデータ処理装置(以下、第2処理装
置と称する)Bとからなる。
ムでは、障害監視機能を有する第10デ−タ処理装置、
あるいは、上位のデータ処理装置(以下、第1処理装置
と称する)Aと、これに結合する第2のデータ処理装置
、あるいは、下位のデータ処理装置(以下、第2処理装
置と称する)Bとからなる。
第2処理装置Bが、自装置の障害原因レジスタ4に格納
した障害原因データを第1処理装置Aに伝達する場合は
、第2処理装置Bの中央処理装置(CPU)3は、障害
原因レジスタ4に命令信号を送出する。
した障害原因データを第1処理装置Aに伝達する場合は
、第2処理装置Bの中央処理装置(CPU)3は、障害
原因レジスタ4に命令信号を送出する。
この命令信号によって、障害原因レジスタ4の内容が自
装置の内部バス(D)を経由して一旦、中央処理装置3
の内部レジスタに書き込まれる。
装置の内部バス(D)を経由して一旦、中央処理装置3
の内部レジスタに書き込まれる。
ついで、この内部レジスタに書き込まれた内容が、バス
Cを経由して第1処理装置Aに送出される。
Cを経由して第1処理装置Aに送出される。
この第2処理装置Bからのアクセス信号を中央処理装置
1が感知して、オア(OR)回路7を経てデークパ′ソ
ファ6にアクセス指示信号を送出し、障害原因レジスタ
4の内容が、データバッファ6を介して第1処理装置A
の図示しない所定のメモリ、あるいはレジスタに書き込
まれる。
1が感知して、オア(OR)回路7を経てデークパ′ソ
ファ6にアクセス指示信号を送出し、障害原因レジスタ
4の内容が、データバッファ6を介して第1処理装置A
の図示しない所定のメモリ、あるいはレジスタに書き込
まれる。
このデータバッファ6は、第1および第2処理装置相互
間のデータの転送が競合しないよう制御するものであり
、アドレスデコード回路8はアドレスで各機能回路を指
示する。
間のデータの転送が競合しないよう制御するものであり
、アドレスデコード回路8はアドレスで各機能回路を指
示する。
障害原因レジスタ4の内容が、第1処理装置Aの所定の
メモリ、あるいはレジスタに書き込まれた後、第2処理
装置Bの中央処理装置3は、第1処理装置Aの中央処理
装置1に、障害原因データを転送したことを割り込みに
よって通知する。
メモリ、あるいはレジスタに書き込まれた後、第2処理
装置Bの中央処理装置3は、第1処理装置Aの中央処理
装置1に、障害原因データを転送したことを割り込みに
よって通知する。
第1処理装置Aはこの障害原因レジスタ4の内容を、障
害監視のデータとする。
害監視のデータとする。
この方式では、障害原因の伝達には第2処理装置Bの中
央処理装置3が関与することが必要であった。
央処理装置3が関与することが必要であった。
従って、第2処理装置Bになんらかの障害が発生し、そ
の中央処理装置3が停止してしまうと、第1処理装置A
は第2処理装置Bの障害原因レジスタ4の内容を取り出
すことができなくなる。
の中央処理装置3が停止してしまうと、第1処理装置A
は第2処理装置Bの障害原因レジスタ4の内容を取り出
すことができなくなる。
このような事態を回避するために、従来、第1処理装置
Aから直接第2処理装置Bの障害原因レジスタ4に接続
するバスを、通常のデータ交換のバスとは別に設置する
か、あるいは、第1処理装置Aから第2処理装置Bの障
害原因レジスタ4の内容を読み取ることができるよう、
第2処理装置Bに所要の回路を設ける必要があった。
Aから直接第2処理装置Bの障害原因レジスタ4に接続
するバスを、通常のデータ交換のバスとは別に設置する
か、あるいは、第1処理装置Aから第2処理装置Bの障
害原因レジスタ4の内容を読み取ることができるよう、
第2処理装置Bに所要の回路を設ける必要があった。
しかし、これによってバスあるいはハードウェアの量的
増大と制御の複雑化を招くと言う問題を生じていた。
増大と制御の複雑化を招くと言う問題を生じていた。
本発明はこのような点に鑑みて創作されたものであって
、第2処理装置が動作を停止した場合においても、簡易
な回路構成で第1処理装置が障害原因レジスタの内容を
把握できるようにすることを目的としている。
、第2処理装置が動作を停止した場合においても、簡易
な回路構成で第1処理装置が障害原因レジスタの内容を
把握できるようにすることを目的としている。
この目的を達成するために、第2処理装置の障害原因記
憶手段と第1処理装置からのデータバスとの間に、第2
処理装置が停止するに際して、第2処理装置が出力する
停止信号によって、障害原因記憶手段をデータバスに接
続する手段を付加する。
憶手段と第1処理装置からのデータバスとの間に、第2
処理装置が停止するに際して、第2処理装置が出力する
停止信号によって、障害原因記憶手段をデータバスに接
続する手段を付加する。
そして、第2処理装置が動作停止する時、その中央処理
装置が出力する停止信号を受信して、障害原因記憶手段
が第1処理装置からのデータバスに電気的に接続される
ようにする。
装置が出力する停止信号を受信して、障害原因記憶手段
が第1処理装置からのデータバスに電気的に接続される
ようにする。
このように、第2処理装置が動作中は、障害原因記憶手
段をデータバスに接続する手段は動作せず、障害原因記
憶手段はデータバスと直接には接続されないで、従来の
技術の項で述べたように、第2処理装置の中央処理装置
が関与して障害原因レジスタの内容を転送する。
段をデータバスに接続する手段は動作せず、障害原因記
憶手段はデータバスと直接には接続されないで、従来の
技術の項で述べたように、第2処理装置の中央処理装置
が関与して障害原因レジスタの内容を転送する。
そして、第2処理装置の中央処理装置が出力する停止信
号によって、障害原因記憶手段をデータバスに接続する
手段が動作して、障害原因記憶手段とデータバスとを直
接電気的に接続する。
号によって、障害原因記憶手段をデータバスに接続する
手段が動作して、障害原因記憶手段とデータバスとを直
接電気的に接続する。
従って、第1処理装置が第2処理装置の停止信号に伴っ
て行う障害処理ルーチンで、データバスからデータをg
売み取るようにすることによって、第2処理装置の中央
処理装置が関与しなくても、障害原因記憶手段の内容は
、第1処理装置に伝達される。
て行う障害処理ルーチンで、データバスからデータをg
売み取るようにすることによって、第2処理装置の中央
処理装置が関与しなくても、障害原因記憶手段の内容は
、第1処理装置に伝達される。
第1図は本発明の障害原因伝達回路の一実施例を説明す
る図を示す。
る図を示す。
なお、全図を通じて同一符号は同一対象物を示す。
第1図のように、第2処理装置Bの障害原因記憶手段は
障害原因レジスタ4で、障害原因データを格納するレジ
スタ部42と、そのレジスタ部42を内部バスDのデー
タバスに接続する入出力ゲート41とからなる。
障害原因レジスタ4で、障害原因データを格納するレジ
スタ部42と、そのレジスタ部42を内部バスDのデー
タバスに接続する入出力ゲート41とからなる。
内部バスDは処理装置間バスCに接続され、バスの信号
は相互に伝送される。
は相互に伝送される。
障害原因レジスタ4とデータバスとを接続する接続付加
手段は、オア回路5であって、第2処理装置Bの中央処
理装置3からその停止時に出力する停止信号を1つの入
力とし、他の1つの入力をアドレスデコード回路2から
障害原因レジスタ4への信号としている。
手段は、オア回路5であって、第2処理装置Bの中央処
理装置3からその停止時に出力する停止信号を1つの入
力とし、他の1つの入力をアドレスデコード回路2から
障害原因レジスタ4への信号としている。
そして、このオア回路5の出力は、図のように入出力ゲ
ート41のゲート制御信号である。
ート41のゲート制御信号である。
正常稼動時には、中央処理装置3がアドレスデコード回
路2を介して障害原因レジスタ4のアドレスを指示する
と、アドレスデコード回路2の命令信号がオア回路5を
通じて障害原因レジスタ4の入出力ゲート41を鹿通し
、障害原因データを格納するレジスタ部42が内部バス
D、従って処理装置間バスCに接続されることになる。
路2を介して障害原因レジスタ4のアドレスを指示する
と、アドレスデコード回路2の命令信号がオア回路5を
通じて障害原因レジスタ4の入出力ゲート41を鹿通し
、障害原因データを格納するレジスタ部42が内部バス
D、従って処理装置間バスCに接続されることになる。
第1図のオア回路5は信号の符号対応のために負論理の
オア回路を示したが、入出力信号の符号によって正論理
のオア回路でもよいことは云うまでもない。
オア回路を示したが、入出力信号の符号によって正論理
のオア回路でもよいことは云うまでもない。
第1図の第2処理装置BがハスCによって第1処理装置
Aに接続されるのは、第2図に示す従来例の回路と同じ
である。
Aに接続されるのは、第2図に示す従来例の回路と同じ
である。
従って、正常動作時は、従来の技術の項で説明した通り
である。
である。
第2処理装置Bがなんらかの原因で動作を停止した時は
、データバスに接続される全ての回路要素の入出力ゲー
トは不導通となり、その際、中央処理装置3は停止信号
(HALT)を出力し、この信号はオア回路5を通じて
障害原因レジスタ4の入出力ゲート41を導通させ、障
害原因データを格納したレジスタ部42は、内部バスD
をへてバスCのデータバスC1に接続される。
、データバスに接続される全ての回路要素の入出力ゲー
トは不導通となり、その際、中央処理装置3は停止信号
(HALT)を出力し、この信号はオア回路5を通じて
障害原因レジスタ4の入出力ゲート41を導通させ、障
害原因データを格納したレジスタ部42は、内部バスD
をへてバスCのデータバスC1に接続される。
従って、障害原因データは第2処理装置からのデータと
してデータバスC1に固定される。
してデータバスC1に固定される。
第1処理装置Aは停止信号を受信して、第2処理装置B
の停止に伴う処理を行う処理ルーチンを実行中のプログ
ラムに割り込ませる。
の停止に伴う処理を行う処理ルーチンを実行中のプログ
ラムに割り込ませる。
即ち、オア回路7を通じてデータバッファ6を開き、内
部バスDのデータバスに障害原因データを乗せ、例えば
、所定のメモリあるいはレジスタにその障害原因データ
を格納する等の処理が行われる。
部バスDのデータバスに障害原因データを乗せ、例えば
、所定のメモリあるいはレジスタにその障害原因データ
を格納する等の処理が行われる。
この障害原因データは1つのデータであっても、データ
幅のビット数をもつため、少なくともビット毎に割り付
けられた障害原因が伝達でき、障害対策のための有力な
情報となることは云うまでもない。
幅のビット数をもつため、少なくともビット毎に割り付
けられた障害原因が伝達でき、障害対策のための有力な
情報となることは云うまでもない。
以上述べてきたように、本発明によれば動作停止時のバ
スを別に設置することなく、オア回路を設けてそれに停
止信号を接続する僅かなハードウェアの付加によって、
第2処理装置障害時の障害原因記憶手段の内容を第1処
理装置に伝達することができ、実用的には極めて有用で
ある。
スを別に設置することなく、オア回路を設けてそれに停
止信号を接続する僅かなハードウェアの付加によって、
第2処理装置障害時の障害原因記憶手段の内容を第1処
理装置に伝達することができ、実用的には極めて有用で
ある。
第1図は本発明の障害原因伝達回路の一実施例を説明す
る図、 第2図は従来例のシステムを説明する図である。 図において、 Aは第1処理装置、 B&ま第2処理装置、Cはバス
、 01番よデータノマス、1.3は中央
処理装置(CP U)、 4は障害原因レジスタ、 第 2 図
る図、 第2図は従来例のシステムを説明する図である。 図において、 Aは第1処理装置、 B&ま第2処理装置、Cはバス
、 01番よデータノマス、1.3は中央
処理装置(CP U)、 4は障害原因レジスタ、 第 2 図
Claims (1)
- 障害監視機能を備えた第1のデータ処理装置(A)と、
自装置で発生した障害の原因を格納する障害原因記憶手
段(4)を備えた第2のデータ処理装置(B)とが結合
されたデータ処理システムにおいて、前記第2のデータ
処理装置(B)の中央処理装置(3)が自装置の稼動を
停止する際に出力する停止信号を受けて、前記第2のデ
ータ処理装置(B)の前記障害原因記憶手段(4)と、
前記第1のデータ処理装置(A)から導出されたデータ
バス(C1)とを接続状態とする接続付加手段(5)を
設けたことを特徴とする障害原因伝達回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61204245A JPS6359636A (ja) | 1986-08-29 | 1986-08-29 | 障害原因伝達回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61204245A JPS6359636A (ja) | 1986-08-29 | 1986-08-29 | 障害原因伝達回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6359636A true JPS6359636A (ja) | 1988-03-15 |
Family
ID=16487256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61204245A Pending JPS6359636A (ja) | 1986-08-29 | 1986-08-29 | 障害原因伝達回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6359636A (ja) |
-
1986
- 1986-08-29 JP JP61204245A patent/JPS6359636A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4320450A (en) | Protection apparatus for multiple processor systems | |
CA2002966C (en) | Method of checking test program in duplex processing apparatus | |
JPS6359636A (ja) | 障害原因伝達回路 | |
JPH1118122A (ja) | データ転送方式 | |
KR890002468B1 (ko) | 데이타처리 시스템의 주기억 고장 어드레스 제어시스템 | |
JPH0152774B2 (ja) | ||
JP2000155738A (ja) | データ処理装置 | |
JPH07104795B2 (ja) | エラ−検出方式 | |
JPS63280364A (ja) | デ−タ転送制御方式 | |
JP3086245B2 (ja) | 他系アクセス指定装置 | |
JP2531080B2 (ja) | バスアダプタ切り換え方式 | |
JP2573790B2 (ja) | 転送制御装置 | |
JPH08137738A (ja) | Cpu調停回路 | |
JPS61269545A (ja) | 計算機システム | |
JPS61165160A (ja) | バス制御方式 | |
JPS62245355A (ja) | バス中継装置 | |
JPH0237458A (ja) | 冗長バス構成のバス制御方式 | |
JPS59221131A (ja) | デ−タ伝送ステ−シヨン | |
JPH0315217B2 (ja) | ||
JP2001043104A (ja) | コンピュータシステムのバス監視装置 | |
JPH02297650A (ja) | 受信装置 | |
JPS63132357A (ja) | メモリアクセス制御装置 | |
JPS61184645A (ja) | 割込制御方式 | |
KR20030069311A (ko) | 이중화 시스템에서 소프트웨어 절체시 상태 정보검출방법 | |
JPS61196344A (ja) | 装置インターフエイス制御装置 |