JPS5870495A - 多重化記憶装置の制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は記憶装置を複数台使用して多重化した記憶装置
を複数の処理装置で使用する際に。

障害のあった記憶装置をシステム内の全ての処理装置か
ら論理的に切離し、データ処理における記憶装置の信頼
性向上に関するものである。

情報処理技術の向上による処理可能範囲の拡大および情
報の集中化は近年著しいものがあり。

それに伴い処理システムの故障が社会に及ぼす影響は増
大し、中には全くシステムダウンが許されない場合もあ
る。かかる重要システムでは／ステム内の装置に故障が
検出されると、そのリカバー処理はソフトウェア−（障
害時ルーチン）が行うが、同時に７・−ドウエアーでも
行う。

上記処理方法の１つとして多重化がある。従来は演算装
置がよく多重化されており、障害を検出した場合には故
障装置を切離してシステムダウンを回避することにより
信頼性の向上が計られて来た。一方記憶装置は記憶容量
やコスト的な理由で多重化はあ捷り行われなかったが。

近年の半導体技術の進歩に伴う半導体記憶のコストの低
下により、従来あまり行なわれなかった記憶装置も多重
化が行なわれるケースが見られるようになって来た。又
、システム中に複数　　１台の処１ｊｌ’ｊ装置を持つ
マルチプロセッサ／ステムに於いても、各処理装置が共
有する記憶装置を多重化して信頼性の向」二ヲ割るケー
スも見られるようになってきた。

」二記のように配憶装置も要求信頼度やコストなどの而
から多重化される傾向にあるが、記憶装置の障害を検出
した際、故障記憶装置の７ステｌ、からの切離しは旧態
然としてソフトによる切離し或いは装置状態監視装置を
使っての人手による切離しが行なわれていた。しかし乍
ら人手による切離しに際して切離し時間（タイミング）
の問題で情報が紛失したり、障害記憶装置のデータを処
理装置が使用してしまうような事があった。

したがって本発明の目的は、多重処理装置／ステノ、（
マルチプロセッサ／ステム）に於いて。

　５− 多重化された記憶装置に障害を検出した場合その検出を
行なった処理装置はいうまでもなく。

他の処理装置も同時に自動的に障害記憶装置を切離し、
且つ多重化されている残りの記憶装置には正常にアクセ
スを続行出来る多重化された記憶装置の制御装置を得よ
うとするものである。

本発明によれば、メイン系指示信号により少なくとも１
つの記憶装置がメイン系となり他の記憶装置がバックア
ップ系となる多重化された記憶装置を持つ多重処理装置
／ステムにおける制御装置において、処理装置毎に、附
記１意装置要求信号を前記記憶装置のすべてに情報要求
信号を制御信号による制御可能に送出できる要求信号送
出手段と、前記情報要求信号を受けた記憶装置からの読
出し情報全制御可能に受ける読出し情報切替手段と、前
記送出しだデータ要求信号に対する応答信号の正常性を
チェックし。

エラーを検出した場合およびエラー報告があつた場合異
常があった故障記憶装置の識別情報を自処理装置をふく
むすべての処理装置に送出す＝４− る識別情報送出手段と、すべての記憶装置対応にその状
態を示す状態ビットを具えていて、前記メイン系指示信
号、他処理装置からのメイン系変更指示信号、および自
他各処理装置の識別情報送出手段からの故障記憶装置識
別情報により、前記状態ビットに反映して前記要求信号
送出手段を制御して故障した記憶装置へのデータ要求信
号の送出を停止させる信号を前記制御信号として送出し
又故障した記憶装置からの読出し情報の受取リヲ制御す
るための信号を前記読出し情報切替手段に送出すると共
に、前記故障５己憶装置がメイン系である場合にメイン
系変更指示１言号全他の処理装置に送出する記憶装置状
態制御手段と、前記清報送出手段による故障記１意装置
識別情報を前記状態ビットに照らしてメイン系にすべき
バンクアンプ系の記憶装置のすべて全含んでいるときは
システムダウンを指示する信号を発する記憶装置障害監
視手段とを有する多重化記憶装置の制御装置が得られる
。

次に図面を参照して詳細に説明する。

第１図１ｄ本発明による多重化記憶装置の制御装置の一
実施例の構成全あられしたブロック図である。第１図に
おいて、１０と２０は２重化した処理装置を示し、６０
と４０は記憶装置、５０けシステム監視装置をあられし
ている。そして処理装置は、１０の方全例にとると、識
別情報送出回路１１と、記憶装置状態制御回路１２と。

対記障装置要求信号送出回路１６と、読出し情報切替え
回路１４と、演算処理部１５と９両系記憶装置障害監視
部１６．記憶装置要求信号発生回路１７とを有している
。他の回路で本今明に直接の関係がないものは図示して
ない。

第１図において、処理装置１０からのアクセス（ｄ　２
台の記憶装置３０．４０に対してインタフェース信号線
ｊｏｂ、　１０ｃ　ｆ介して同時に行なわれる。又処理
装置２０からのアクセスは同様に記憶装置４０．３０に
対してインクフェース信号線２０＋）、２０Ｃを介して
同時に行なわれる。記憶装置ｆｑ３［］、４０は処理装
置１０．２０からのアクセス要求に呼応し、読出しデー
タをインタフェース３０ａと３０ｂおよび４０ａと４０
ｂをそれぞれ使用して、又応答信号をインタフェース３
０ｃと３０ｄおよび４０ｃと４０ｄをそれぞれ使用して
処理装置１０と２０に返す。そして処理装置１０は各記
憶装置からの応答信号（インタフェース３Ｄｃと４０ｄ
から送られてくる）をチェックする。処理装置２０も同
様である。

／ステム制御用監視装置５０はインタフェース信号線５
０ａ　、　５０ｂを使用して記憶装置３０と４０のどち
らがメイン系記憶装置であるかを指示する。なお本実施
例では２台の記憶装置のうち記’ｉ：Ｑ装置３０がメイ
ン系とし、記１意装置４０がバックアップ系とする。以
後の動作は処叩装置内各回路の詳細を説明しながら詳細
に説明する。

第２図は第１図の制御装置における各処理装置が具備す
る識別情報送出回路１１の構成をあられした図である。

但し第２図中に付けられている番号は処理装置１０にあ
る場合である。第２１ン１において、そして同時に第１
図を参照して。

記Ｉ（′５装置ｉ’、ｊ　３０　、４０からの応答信号
がインタフニー７− ス信号線３０ｃ　、　４０ｄ　ｆ介して送られて来ると
。

それぞれのハリティチェック回路ＥＯ，Ｅ１でパリティ
チェックを行う。パリティ−エラーが検出されれば、フ
リップフロップＦＦ２またはＦＦ４　。

もしくは両方をセットする。又インタフェース信号線３
０ｃ、　４０ｄで記憶装置が自分自身のエラーを報告し
た場合も、フリップフロップＦＦＩ又けＦＦ３をセント
する。そしてＦＦ１とＦＦ２．　ＦＦ３とＦＦ４の論理
和を取り、それらの出力である識別情報をインタフェー
ス信号線１１ａ、　１１ｂ　ｋ使用して記憶装置エラー
信号として処理装置２０の記憶装置状態制御回路２２に
送出すると同時に。

インタフェース信号線１１ｃ、　１１ｄ　ｆ使用して自
装置１０の記憶装置状態制御回路１２に送出する。

第６図は記憶装置状態制御回路１２の構成を示しだ図で
ある。識別情報送出回路部１１からエラー信号がインタ
フェース信号線１１ｃ、　１１ｄを介して送られてくる
。そのエラー信号と、システム制御監視装置５０からイ
ンタフェース信号線５０ａを介して送られて来るメイン
系記憶装置指示信８− 号とを排他的論理和回路ＥＯＲ１、ＥＯＲ２で排他的論
理和ε取り、これら２つの回路の出力を論理利回＠　Ｏ
Ｒ３で論理和を取り、メイン系変更指示１菩号としてイ
ンタフェース信号線１２ａ’（ｉ７使用して他系のプロ
セツサ２０に送出する。又排他的論理和回路ＥＯＲ１と
ＥＯＲ２と他系プロセツサ２０からのメイン系変更指示
信号２２ａの論理オｎｆ：：論理和回路ＯＲ４て取り、
メイン系変更指示インディケータフリノプフロソフＦＦ
５ｔセノトシ、インタフェース線１２ｂ’ｉ通ってあと
に詳しく説明する読出し情報切替回路１４に送出される
。

識別情報送出回路１１からのエラー信号がインタフェー
ス信号Ｍ１１ｃ、１１ｄで送らされて来るが。

それらのエラー信号と、他の処理袋＠２０からインタフ
ェース信号線２１ａ、　２ｉｂで送られて来るエラー信
号と全論理和回路ＯＲ５、ＯＲ６でそれぞれ論理和をと
り、記憶装置エラーインディケータ・フリップフロップ
である状態ビットＦＦ６およびＦＦ７’、（七ノドする
。そしてこれら状態ビットの正出力ｉＩ′ｉ信号線１２
ｃ、　１２ｄにより両系記憶装置障害監視部１６へ送出
され、負出力は信号線１２ｅ。

１２ｆにより附記１意装置要求信号送出部１６に送出さ
れる。

第４図は対記憶装置要求信号送出回路１３の構成を示し
だ図である。記］意装置３０　、４０への要求信号ｉＱ
ｂ、１０ｃは、記ｊ意装置が有効状態である重金記憶装
置状態制御回路１２からの信号線１２ｅと／／１２ｆで
受は取り、　ＡＮＤｌ　、　ＡＮＤ２で記憶装置要求信
号発生回路１７の信号線１７ａの信号との論理積を取っ
てすべての記憶装置に同時に送出される。信号線１２ｅ
又は１２ｆが“１０′１であれば記１意装置６０又は４
０に対しての要求信号は抑止される。なお記憶装置要求
信号発生回路１７は特に詳細な構成は示してないが、演
算部やオペランド処理その他の回路（いずれも図示して
ない）の要求により信号１７ａ　ｆ発するものである。

第５図は読出］〜情報切替え部１４の構成を示した図で
ある。記憶装置状態制御回路１２でメイン系変更指示イ
ンディケータ・フリップフロップＦＦ５がセットされて
信号１２ｂが入力されると、メイン系記装装置１０でエ
ラーが検出されだか又は自身にエラーがあったことが報
告されたことになり、以後の記憶装置からの読出し情報
を切替える。即ちフリップフロップＦＦ５の出力を信号
線１２ｂて、７ステム監視制御部５ｏから送出されて来
るメイン系記憶装置指示［言号５０ａケ排他的論理和回
路ＥＯＲ３で反転させ、その出力を使用してＡＮＤ　３
又はＡＮＤ　４回路で読出し情報３０ａ又は４０ｂの一
方全選択し、インタフェース１４ａを経て演は処理部１
５（詳細は説明してない）へ送る。演算処理部１５で演
算されたデータはインタフェース１０ｄにより記憶装置
３０　、４０に送らね、る。

第６図１ｄ両系記憶装置障害監視部１６の構成を示した
図であって、障害状態に陥ったことを検出するためにエ
ラー信号を信号線１２ｃと１２ｄて受け、その両方の論
理、債の負出力ｉ　ＮＡＮＤ回路出力が“Ｉ　Ｏ１１に
なるとき、すなわち信号線１２ｃ。

１２ｄで受けたエラー信号が共に“１パであるときは、
／ステム内には使用できる記憶装置がない１１− こと即ちシステムダウンになったことを意味し。

図示してない障害処理回路に送って例えばクロックを停
止する。

以上が本発明の一実施例の説明であるが、ここでは処理
装置１０ヲもとにして説明しであるが、処理装置２０で
も同じであるので、処理装置２０から見た説明は省略す
る。またシステムの系は２つとして説明しだが、３又は
それ以上の場合でも１回路は複雑になるが同じような形
で説明できる。

以上の説明から分るように４本発明による制御装置によ
れば、多重化された記憶装置が障害となった場合に、シ
ステム内の処理装置から該故障記憶装置を論理的に切離
すことができるので、データの信頼性が向」ニする。

【図面の簡単な説明】

第１図は本発明による多重化記憶装置の制御装置の一実
施例の構成音あられしたブロック図。 第２図は第１図の制御装置における各処理装置１２− が有する応答信号チェック回路の構成をあられした図、
第３図は同じく記憶装置状態制御回路の構成をあられし
た図、第４図は対記憶装置要求信号送出部の構成をあら
れした図、第５図は読出し情報切替え部の構成をあられ
した図、第６図は両系記憶装置障害監視部の構成をあら
れした図である。

Claims (1)

1. 【特許請求の範囲】 １、メイン系指示信号により少なくとも１つの記憶装置
   がメイン系となり他の記憶装置がバンクアップ系となる
   多重化された記憶装置を持つ多重処理装置システムにお
   ける制御装置において。 処理装置毎に、対記障装置要求信号を前記記憶装置のす
   べてに情報要求信号を制御信号による制御可能に送出で
   きる要求信号送出手段と、前記情報要求信号を受けた記
   憶装置からの読出し情報を制御可能に受ける読出し情報
   切替手段と。 前記送出したデータ要求信号に対する応答信号障記憶装
   置の識別情報を自処理装置をふくむすべての処理装置に
   送出する識別情報送出手段と。 すべての記憶装置対応にその状態を示す状態ビノトヲ具
   えていて、前記メイン系指示信号、他処理装置からのメ
   イン系変更指示信号、および自他各処理装置の識別情報
   送出手段からの故障記憶装置識別情報により、前記状態
   ピントに反映して前記要求信号送出手段を制御して故障
   した記１，６、装置へのデータ要求信号の送出を停止さ
   せる信号を前記制御信号として送出し、又故障した記憶
   装置からの読出し情報の受取りを制御するための信号を
   前記読出し情報切替手段に送出すると共に、前記故障記
   憶装置がメイン系である場合にメイン系変更指示信号を
   他の処理装置に送出する記憶装置状態制御手段と、前記
   清報送出手段による故障記憶装置識別情報を前記状態ピ
   ットに照らしてメイン系にすべきバックアップ系の記憶
   装置のすべてを含んでいるときはンステムダウンを指示
   する信号を発する記憶装置障害監視手段とを有する多重
   化記憶装置の制ＸＩ装置。 以下余白