JPS63181040A - 高負荷状態生成方式 - Google Patents

高負荷状態生成方式

Info

Publication number
JPS63181040A
JPS63181040A JP62013530A JP1353087A JPS63181040A JP S63181040 A JPS63181040 A JP S63181040A JP 62013530 A JP62013530 A JP 62013530A JP 1353087 A JP1353087 A JP 1353087A JP S63181040 A JPS63181040 A JP S63181040A
Authority
JP
Japan
Prior art keywords
bus
processor
high load
load state
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62013530A
Other languages
English (en)
Inventor
Akito Otake
大武 章人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62013530A priority Critical patent/JPS63181040A/ja
Publication of JPS63181040A publication Critical patent/JPS63181040A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高負荷状態生成方式、特に、複数装置がバス接
続された計算機システムの評価時におけるバスの高負荷
状態生成方式に関する。
〔従来の技術〕
計算機システムが、許され得る如何なるシステム環境の
下においても正確に動作することを保証するために、評
価の一環としてバスの高負荷状態を生成し、この状態で
計算機システムを長時間にワタリランニングテストする
ことが行われる。
従来、このような高負荷状態は、各種プロセッサ、入出
力装置、アダプタ等の数と′wi類を多くして複雑な計
算機システムを構築し、これら各構成装置が同時に作動
する機会を増加させ装置間によるバスの競合を強制的に
発生させるようにして生成していた。
〔発明が解決しようとする問題点〕
上述した従来方式においては、バス自体の状態は不変と
してバスを使用する装置の競合を促進しようとする考え
に基づくものであるため、近年のように計算機システム
の複雑化傾向の度合が増してくると、評価のために構築
する計算機システムはいっそう複雑化し、これにつれて
システムテストプログラムも複雑化することになるため
、評価用のシステム環境を作り出すのが困難になってく
るという問題点がある。
〔問題点を解決しようとする手段〕
本発明の方式は、複a装置がバス接続された計算機シス
テムの評価時におけるバスの高負荷状態生成方式におい
て、上記装置からのバス使用要求に対し予め定めた優先
順位に従ってそのうちの一つを許可する選択手段と、許
可されたバス使用要求に対し上記装置のうちの一つによ
って所定の時間的制限を付すバス使用1atl限手段と
を設け、この時間的制限が付されたバス使用許可を該当
する装置lPこ返送するようにしたことを特徴とする。
本発明は、バスの使用に対し時間的制限を付してバス自
体の能力を低下させることにより、計算機システムやシ
ステムテストプログラムの複雑化を軽微なものに留めて
も相対的に高負荷状態を生成しようとする逆転的発想に
基づくものである。
〔実施例〕 仄に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図でらシ、第
2図は本実施例が適用される計算機システムの例を示す
ブロック図である。
先ず、第2図を参照すると、本計算機システムは、バス
コントローラ11を有するメインメモリ10と、演算プ
ロセッサ21と、入出カプロセッサ22と、ディスクプ
ロセッサ23と、通信回路45を制御するアダプタ35
が接続された通信制御プロセッサ24とがシステムバス
50を介して接続され、さらに、入出カプロセッサ22
は、磁気テープ41を制御するアダプタ31とプリンタ
42を制御するアダプタ32゛とにローカルバス61を
介して、また、ディスクプロセッサ23は、磁気ディス
ク43.44  を制御するアダプタ33.34とロー
カルバス62を介してそれぞれ接続されている。
システムバス50はメインメモリ10.演算プロセッサ
21.入出カプロセッサ22.ディスクプロセッサ23
および通信制御プロセッサ24に共用されており、その
制御はバスコントローラ11によって行われる。また、
ローカルパス61は入出カプロセッサ22とアダプタ3
1,32.ローカルバス62はディスクプロセッサ23
とアダプタ33.34  とeζよりそれぞiz共用さ
れ、そ□れらの制御はそれぞれ入出カプロセッサ22と
ディスクプロセッサ23内のパスコ/トローラ(図示省
略する)によっ′て行われる。
第1図はバスコントローラ11の詳細を示す。
第1図を参照するとバスコントローラ11は選択回路1
と、タイマ2と、フリップフロップ3と、論理和回路4
と、ゲート回路5と、4つの論理噴回@6.7.8  
および9とを有していることがわかる。
選択回路lは、演算プロセッサ21.入出カプロセッサ
22.ディスクプロセッサ232よび通信制御プロセッ
サ24がシステムバス5oを使用じたいときに出力する
バスリクエスト71〜74をシステムバス50経由で受
取ると、システムバス50が使用中でなければ予め定め
た優先11p位に従ってそのうちの一つを選択し許可信
号81〜84のいずれかを出力する。バスリクエスト7
1〜74のうち、一つしか入力しないときには無条件で
対応する許可信号を出力する。
タイマ2は演算プロセッサ21によってバス使用時間が
設定され、以下のようにしてシステムバス50の供用時
間を制限するために使用される。
ゲート回路5は、タイマ2にバス供用時間が設定されて
いる間のみ許可信号81〜84 を通過させる。フリッ
プ70ツブ3はゲート回路5によって時間的制限を付さ
れた許可信号によってセット状態にされ、その出力を選
択回路1に供給してシステムバス50が使用中であるこ
とを知らせる。
フリップ70ツブ3のリセットは、システムバス50の
使用が許可された、演算プロセッサ21゜入出カプロセ
ッサ22.ディスクプロセッサ23または通信制御プロ
セッサ24によって、システムバス50の使用終了後に
図示を省略した手段によって行われる。
論理積回路6〜9は、許可信号81〜84 とゲート回
路5の出力との論理積演算を行い、その演算結果を確定
許可信号91〜94 として、選択回路1でシステムバ
ス50の使用が許可された、演算プロセッサ21.入出
カプロセッサ22.ディスクプロセッサ23または通信
制御プロセッサ24に返送する。
さて、第2図に示すような計算機システムにおいてシス
テムバス50の高負荷状態の生成は次のようにして行わ
れる。
計算機システムの構成は、第2図に示すま\として、特
に他のプロセッサやアダプタや入出力装置を増設したり
はしない。すなわち、運用時のま\の構成とし、評価の
ための配慮はしない。また、システムテストプログラム
も、特に、システムバス50の高負荷状態を生成するよ
うに考慮した内容を有しないものでよい。
唯−行うべきことは、システムテストグログラムの走行
に先立って、演算プロセッサ21がタイマにバス使用時
間を設定することである。その後、直チニシステムテス
トプログラムを走行させ評価に入る。
この評価中、演算プロセッサ21.入出カプロセッサ2
2.ディスクプロセッサおよび通信制御プロセッサ24
は、システムテストプログラムに基づいてパスリクエス
ト71〜74 を出力する。
これらのバスリクエスト71〜74 自体は、当然、シ
ステムバス50を高負荷状態に陥らせるようなものでは
ない。
しかしながら、これらのパスリクエスト71〜74のう
ちの一つに対して選択回路1が与えた許可信号も、その
ま\確定許可信号となるわけではなく、タイマ2に設定
されているバス使用時間の制限を受ける。すなわち、許
可信号81〜84 のうちの一つは、論理和回路4を介
してゲート回路5に入力し、その時がタイマ2に設定さ
れたバス使用時間内であればゲート回路5を通過し、論
理積回路6〜9のうちの対応するものから確定許可信号
を返送するが、バス使用時間外であればゲート回路5を
通過せず、選択回路1による許可は無効化されたことに
なり、プロセッサ側には確定許可信号が返ってこないた
め、あたかもバス使用中であるかのように認識される。
以上はシステムバス50の高負荷状態の生成について述
べたが、ローカルバス61および62についても、それ
ぞれ入出カプロセッサおよびディスクプロセッサ内のバ
スコントローラによって、同様にして高負荷状態を生成
することができる。
もっとも、これらの場合には、タイマへのバス使用時間
の設定はそれぞれ入出カプロセッサ22とディスクプロ
セッサ23が行う。
なお、保守・診断専用のサービスプロセッサを備えたよ
うな計算機システムにおいては、以上述べたすべてのタ
イマへのバス使用時間の設定をサービスプロセッサによ
り行うようにしてもよい。
また、第1図に示したタイマ2とゲート回路5との代り
に遅延回路を設けて論理和回路4を経由してきた許可信
号を所定時間だけ強制的に遅延させるようにした実施例
も容易に実現できる。このような実施例においては、プ
ロセッサ側は確定許可信号が返送されてくるのが所定時
間だけ遅れるため、その間はバス使用中のように認識す
るので、等測的にバスの高負荷状態が生成されたことに
なる。
〔発明の効果〕
本発明によれば、以とに述べたような構成を採用するこ
とにより、被評価計算機システムおよびシステムテスト
プログラムに他の特別な加工を施すことなくバスの高負
荷状態を生成することができるようになる。
【図面の簡単な説明】
第1図は本発明の一実施例を示し、第2図は本実施例が
適用される計算機システム例を示す。 1・・・・・・選択回路、2・・・・・・タイマ、3・
・・・・・フリップフロップ、4・・・・・・論理和回
路、5・・・・・・ゲート回路、6.7.8.9・・・
・・・論理積回路、10・・・・・・メインメモリ、1
1・・・・・・パスコンドローニア、21・・・・・・
演算プロセッサ、22・・・・・・入出カプロセッサ、
23・・・・・・ディスクプロセッサ、24・・・・・
・通信制御プロセッサ、31.32.33.34.35
・旧・・アダプタ、41・・・・・・磁気テープ、42
・・・・・・プリンタ、43.44  ・・・・・・磁
気ディスク、45・・・・・・通信回線、50・旧・・
システムバス、  61.62 −・・…ローカルバス
、71,72,73.74 ・・・・・・バスリクエス
ト、81.82,83,84・・印・許可信号、91,
92゜% 1図

Claims (1)

  1. 【特許請求の範囲】 複数装置がバス接続された計算機システムの評価時にお
    ける前記バスの高負荷状態生成方式において、 前記装置からのバス使用要求に対し予め定めた優先順位
    に従ってそのうちの一つを許可する選択手段と、 該許可されたバス使用要求に対し前記装置のうちの一つ
    によって所定の時間的制限を付すバス使用制限手段 とを設け、該時間的制限が付されたバス使用許可を当該
    装置に伝送するようにしたことを特徴とする高負荷状態
    生成方式。
JP62013530A 1987-01-22 1987-01-22 高負荷状態生成方式 Pending JPS63181040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62013530A JPS63181040A (ja) 1987-01-22 1987-01-22 高負荷状態生成方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62013530A JPS63181040A (ja) 1987-01-22 1987-01-22 高負荷状態生成方式

Publications (1)

Publication Number Publication Date
JPS63181040A true JPS63181040A (ja) 1988-07-26

Family

ID=11835713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62013530A Pending JPS63181040A (ja) 1987-01-22 1987-01-22 高負荷状態生成方式

Country Status (1)

Country Link
JP (1) JPS63181040A (ja)

Similar Documents

Publication Publication Date Title
US4504906A (en) Multiprocessor system
JPH061458B2 (ja) 共有母線のための分配仲裁装置および方法
KR840003370A (ko) 데이타 처리 시스템의 공통버스 이용검출 논리회로
CN110875867B (zh) 一种总线访问仲裁装置及方法
GB1373828A (en) Data processing systems
US4180855A (en) Direct memory access expander unit for use with a microprocessor
US9367493B2 (en) Method and system of communicating between peer processors in SoC environment
JPS63181040A (ja) 高負荷状態生成方式
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
US5398233A (en) Method of resetting coupled modules and system using the method
JPS6155704B2 (ja)
JPS6252336B2 (ja)
JPH04106651A (ja) システムバスの制御装置
JPS63310035A (ja) マイクロコンピユ−タ
JPH0724044B2 (ja) Dmaアクセスが可能なコンピユータ・システム
JPH03252847A (ja) システムバス調停方式
JPH0520250A (ja) データ処理装置
JPH0461387B2 (ja)
JPS62251952A (ja) 情報処理システム
JPS63188257A (ja) バス獲得方式
JPS62194567A (ja) バス獲得方式
JPS6097461A (ja) デ−タバス制御回路
JPS6214866B2 (ja)
JPH03278262A (ja) 情報処理装置
JPS6217774B2 (ja)