JPH01231158A - バス使用権獲得の優先処理方式 - Google Patents
バス使用権獲得の優先処理方式Info
- Publication number
- JPH01231158A JPH01231158A JP5801888A JP5801888A JPH01231158A JP H01231158 A JPH01231158 A JP H01231158A JP 5801888 A JP5801888 A JP 5801888A JP 5801888 A JP5801888 A JP 5801888A JP H01231158 A JPH01231158 A JP H01231158A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- processing
- output
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 90
- 238000003672 processing method Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
中央処理装置を複数台設置したマルチプロセッサシステ
ムにおけるバス使用権獲得の優先制御方式に関し、 早くバス権を獲得しなければならない場合はそれが可能
になるようにして、リアルタイム性を一層向上させるこ
とを目的とし、 複数の中央処理装置を共通バスで接続し、複数の入出力
装置を該共通バスへアダプタを介して接続したマルチプ
ロセッサシステムにおけるバス使用権獲得の優先処理方
式において、各中央処理装置に通常の処理に対するバス
要求出力手段とリアルタイム処理に対するバス要求出力
手段を設け、かつ各中央処理装置が出力するリアルタイ
ム処理に対するバス要求についての優先決定手段と、該
優先決定手段が出力を出さないとき動作して、各中央処
理装置が出力する通常の処理に対するバス要求について
の優先決定をする手段とを設けて、各中央処理装置は、
早くバス使用権を獲得しなければならないときはリアル
タイム処理に対するバス要求を出して、通常の処理に対
する優先順位を無視可能にするよう構成する。
ムにおけるバス使用権獲得の優先制御方式に関し、 早くバス権を獲得しなければならない場合はそれが可能
になるようにして、リアルタイム性を一層向上させるこ
とを目的とし、 複数の中央処理装置を共通バスで接続し、複数の入出力
装置を該共通バスへアダプタを介して接続したマルチプ
ロセッサシステムにおけるバス使用権獲得の優先処理方
式において、各中央処理装置に通常の処理に対するバス
要求出力手段とリアルタイム処理に対するバス要求出力
手段を設け、かつ各中央処理装置が出力するリアルタイ
ム処理に対するバス要求についての優先決定手段と、該
優先決定手段が出力を出さないとき動作して、各中央処
理装置が出力する通常の処理に対するバス要求について
の優先決定をする手段とを設けて、各中央処理装置は、
早くバス使用権を獲得しなければならないときはリアル
タイム処理に対するバス要求を出して、通常の処理に対
する優先順位を無視可能にするよう構成する。
本発明は、中央処理装置を複数台設置したマルチプロセ
ッサシステムにおけるバス使用権獲得の優先制御方式に
関する。
ッサシステムにおけるバス使用権獲得の優先制御方式に
関する。
複数の中央処理装置（ＣＰ Ｕ）をバスで接続し、多数
の入出力装置を該バスへアダプタを介して接続したマル
チプロセッサシステムは、処理能力が単一プロセッサシ
ステムに比べて格段に向上し、ＦＡ／ＬＡ／ＰＡ分野に
おけるリアルタイム性を著しく向上することができる。
の入出力装置を該バスへアダプタを介して接続したマル
チプロセッサシステムは、処理能力が単一プロセッサシ
ステムに比べて格段に向上し、ＦＡ／ＬＡ／ＰＡ分野に
おけるリアルタイム性を著しく向上することができる。
複数の中央処理装置及びバスアダプタを共通バスで接続
すると、該バスの使用権獲得のための優先制御が必要で
ある。
すると、該バスの使用権獲得のための優先制御が必要で
ある。
Ｃ従来の技術〕
優先側御の基本的、原始的な方式は、優先順位を固定的
に与えて、優先順位の高いものが出した要求を優先して
処理する方式である。しかしこの方式では、低い優先順
位を与えられたものは要求を中央処理してもらえないと
いう問題がある。それに、マルチプロセッサシステムな
ら、各プロセッサとも高い優先順位が必要な処理および
優先順位は低くてもよい処理をするから、どのマルチプ
ロセンサに高い優先順位を与えるか、という問題もある
。バス使用頻度は、詳しくは各プロセッサで異なるが、
概略的には大体同程度と考えられる。
に与えて、優先順位の高いものが出した要求を優先して
処理する方式である。しかしこの方式では、低い優先順
位を与えられたものは要求を中央処理してもらえないと
いう問題がある。それに、マルチプロセッサシステムな
ら、各プロセッサとも高い優先順位が必要な処理および
優先順位は低くてもよい処理をするから、どのマルチプ
ロセンサに高い優先順位を与えるか、という問題もある
。バス使用頻度は、詳しくは各プロセッサで異なるが、
概略的には大体同程度と考えられる。
優先順位をフローティングにして、今回最高順位であれ
ば次回は最低順位にするなど、逐一優先順位を変えてバ
ス使用権獲得の優先順位を平均化させる方式もあるが、
これでも全て適切とは言えず、例えば最低順位になった
とき迅速処理を要する要求が発生するとこれに対応でき
ない不都合がある。リアルタイムを要求されるバス使用
権獲得に対しては、与えられた優先順序を無視すること
を考える必要がある。
ば次回は最低順位にするなど、逐一優先順位を変えてバ
ス使用権獲得の優先順位を平均化させる方式もあるが、
これでも全て適切とは言えず、例えば最低順位になった
とき迅速処理を要する要求が発生するとこれに対応でき
ない不都合がある。リアルタイムを要求されるバス使用
権獲得に対しては、与えられた優先順序を無視すること
を考える必要がある。
従来、中央処理装置がバスを使用するときは、ある決っ
た優先順序に従ってそれが行なわれていた０例えば優先
順位を固定にしてしまうとか、中央処理装置群で交互に
高くして行く等である。これだと早くバス権をｙＪ￥ｉ
Ｌ得したい時は、自分の今の位置が問題になり、一番低
ければ他の装置の処理済みになるのを待たなければなら
ない、早（バス権を獲得しなければならない場合に、他
の遅（でもよいものと−緒になってしまい、早くバス権
を獲得しなければならないのに時間が掛かってしまうと
いう問題がある。
た優先順序に従ってそれが行なわれていた０例えば優先
順位を固定にしてしまうとか、中央処理装置群で交互に
高くして行く等である。これだと早くバス権をｙＪ￥ｉ
Ｌ得したい時は、自分の今の位置が問題になり、一番低
ければ他の装置の処理済みになるのを待たなければなら
ない、早（バス権を獲得しなければならない場合に、他
の遅（でもよいものと−緒になってしまい、早くバス権
を獲得しなければならないのに時間が掛かってしまうと
いう問題がある。
本発明はか＼る点を改善し、早くバス権を獲得しなけれ
ばならない場合はそれが可能になるようにして、リアル
タイム性を一層向上させることを目的とするものである
。
ばならない場合はそれが可能になるようにして、リアル
タイム性を一層向上させることを目的とするものである
。
第１図に本発明が適用されるマルチプロセンサシステム
を示す。１１〜１４は複数台の中央処理装置（ＣＰＵ）
、２０はこれらを接続する共通バスである。共通バス
２０にアダプタ制御装置３１およびチャネル制御装置６
１が接続され、アダプタ制御装置３１にアダプタ装置３
２．３３が接続される。複数の入出力装置５１．５２は
！１０バス４０に接続され、このＩ１０バスはアダプタ
装置３２に接続される。図示しないがアダプタ装置３３
にもＩ１０バスを介して複数の入出力装置が接続される
。
を示す。１１〜１４は複数台の中央処理装置（ＣＰＵ）
、２０はこれらを接続する共通バスである。共通バス
２０にアダプタ制御装置３１およびチャネル制御装置６
１が接続され、アダプタ制御装置３１にアダプタ装置３
２．３３が接続される。複数の入出力装置５１．５２は
！１０バス４０に接続され、このＩ１０バスはアダプタ
装置３２に接続される。図示しないがアダプタ装置３３
にもＩ１０バスを介して複数の入出力装置が接続される
。
本発明ではこれらの中央処理装置に第２図に示すように
、通常の処理に対するバス要求ＲＥ Ｑ ＋〜ＲＥ Ｑ
ａを出力する手段７１、リアルタイム処理に対するバ
ス要求ＲＥ Ｑ ５〜ＲＥ Ｑ ｅを出力する手段７２
を設け、また各中央処理装置が出力するリアルタイム処
理に対するバス要求ＲＥＱｓ〜ＲＥ Ｑ ａについての
優先決定手段７３と、該優先決定手段が出力を出さない
とき動作して、各中央処理装置が出力する通常の処理に
対するバス要求ＲＥ Ｑ ＋〜ＲＥ Ｑ ａについての
優先決定手段７４を設ける。
、通常の処理に対するバス要求ＲＥ Ｑ ＋〜ＲＥ Ｑ
ａを出力する手段７１、リアルタイム処理に対するバ
ス要求ＲＥ Ｑ ５〜ＲＥ Ｑ ｅを出力する手段７２
を設け、また各中央処理装置が出力するリアルタイム処
理に対するバス要求ＲＥＱｓ〜ＲＥ Ｑ ａについての
優先決定手段７３と、該優先決定手段が出力を出さない
とき動作して、各中央処理装置が出力する通常の処理に
対するバス要求ＲＥ Ｑ ＋〜ＲＥ Ｑ ａについての
優先決定手段７４を設ける。
このマルチプロセッサシステムで、入出力装置例えば５
１が処理要求を上げると、これはＩ１０バス４０を通し
てアダプタ装置３２に入り、更にアダプタ制御装置３１
に入って該アダプタ制御装置は中央処理装置の１つ例え
ば１１にアクセスする。これは共通バス２０の使用権を
獲得しなければならないが、アダプタ制御装置３１はリ
アルタイム性を正視しなければならない装置だというこ
とでこのバス使用権の優先順位が高（なっているので問
題ない。しかしこの要求に対して中央処理装置１１が応
答する時には、中央処理装置１１のバス使用権の優先順
位が低いとリアルタイム性を完全にカバーしているとは
いえなくなる。そこで本発明では、中央処理装置１１の
優先順位をこの時のみ優先して高くし、リアルタイム性
を向上させる。
１が処理要求を上げると、これはＩ１０バス４０を通し
てアダプタ装置３２に入り、更にアダプタ制御装置３１
に入って該アダプタ制御装置は中央処理装置の１つ例え
ば１１にアクセスする。これは共通バス２０の使用権を
獲得しなければならないが、アダプタ制御装置３１はリ
アルタイム性を正視しなければならない装置だというこ
とでこのバス使用権の優先順位が高（なっているので問
題ない。しかしこの要求に対して中央処理装置１１が応
答する時には、中央処理装置１１のバス使用権の優先順
位が低いとリアルタイム性を完全にカバーしているとは
いえなくなる。そこで本発明では、中央処理装置１１の
優先順位をこの時のみ優先して高くし、リアルタイム性
を向上させる。
バス使用要求を通常の処理に対するものとリアルタイム
処理に対するものとに分け、後者は前者に優先させれば
これは可能である。卯ち各中央処理装置１１．１２．・
・・・・・は通常処理では該通常処理に対するバス要求
を出し、これらの間で優先決定して、選択されたものが
バス使用権を得る。か−る状態で動作しているとき、緊
急処理が必要になれば、リアルタイム処理に対するバス
要求を出す。このバス要求は、全ての通常処理に対する
バス要求より優先順位が高いから、優先して処理される
。各中央処理装置が出す、リアルタイム処理に対するバ
ス要求間の競合は、該バス要求同志に対する優先決定処
理で回避できる。
処理に対するものとに分け、後者は前者に優先させれば
これは可能である。卯ち各中央処理装置１１．１２．・
・・・・・は通常処理では該通常処理に対するバス要求
を出し、これらの間で優先決定して、選択されたものが
バス使用権を得る。か−る状態で動作しているとき、緊
急処理が必要になれば、リアルタイム処理に対するバス
要求を出す。このバス要求は、全ての通常処理に対する
バス要求より優先順位が高いから、優先して処理される
。各中央処理装置が出す、リアルタイム処理に対するバ
ス要求間の競合は、該バス要求同志に対する優先決定処
理で回避できる。
第３図に擾先決定手ｇｔ７３．７４の具体例を示す。（
ａ）は中央処理装置１１用の回路で、これはＲＥＱ５が
１、ＲＥＱ６〜８は０のときゲートＧ２の出力は１、従
ってオアゲー）Ｇ３の出力Ｓは１となり、中央処理装置
１１が出力したリアルタイム処理に対するバス要求が受
付けられる。ＲＥＱ５がＯ及び又はＲＥＱ６〜８の１つ
以上が１でゲ−Ｉ−０２の出力が０なら、ゲートＧＩは
有効になり、ＲＥＱＩが１、ＲＥＱ２〜４がＯならゲー
トＧ１の出力は１、従ってオアゲートＧ１の出力Ｓ１は
１になる。これは中央処理袋２１１が出力した通常処理
に対するバス要求ＲＥＱＩが受付けられたことを示す。
ａ）は中央処理装置１１用の回路で、これはＲＥＱ５が
１、ＲＥＱ６〜８は０のときゲートＧ２の出力は１、従
ってオアゲー）Ｇ３の出力Ｓは１となり、中央処理装置
１１が出力したリアルタイム処理に対するバス要求が受
付けられる。ＲＥＱ５がＯ及び又はＲＥＱ６〜８の１つ
以上が１でゲ−Ｉ−０２の出力が０なら、ゲートＧＩは
有効になり、ＲＥＱＩが１、ＲＥＱ２〜４がＯならゲー
トＧ１の出力は１、従ってオアゲートＧ１の出力Ｓ１は
１になる。これは中央処理袋２１１が出力した通常処理
に対するバス要求ＲＥＱＩが受付けられたことを示す。
第３図（ｂ）は中央処理装置１２用の回路を示す。
ＲＥＱ６が１、ＲＥＱ７．８がＯならゲートＧ５の出力
は１、従ってオアゲートＧ６の出力Ｓ２は１になる。ま
たゲートＧ５の出力がＯで、ＲＥＱ２が１、ＲＥＱ３．
４がＯならゲートＧ４の出力は１、オアゲートＧａの出
力Ｓ２は工になる。前者はリアルタイム処理に対する、
また後者は通常の処理に対する中央処理装置１２が出し
たバス要求が受付けられたことを示す。
は１、従ってオアゲートＧ６の出力Ｓ２は１になる。ま
たゲートＧ５の出力がＯで、ＲＥＱ２が１、ＲＥＱ３．
４がＯならゲートＧ４の出力は１、オアゲートＧａの出
力Ｓ２は工になる。前者はリアルタイム処理に対する、
また後者は通常の処理に対する中央処理装置１２が出し
たバス要求が受付けられたことを示す。
第４図ｆｃ）は中央処理装置１４に対するもので、ＲＥ
Ｑ８が１ならオアゲートＧｏの出力Ｓ４は１、またＲＥ
Ｑ８が０でＲＥＱ４が１ならゲートＧ７の出力は１、従
ってオアゲートＧ１１の出力Ｓ４は１になる。前者は中
央処理装置１４が出したリアルタイム処理に対するバス
要求が、また後者は中央処理装置１４が出した通常の処
理に対するバス要求が受付けられたことを示す。図示し
ないが、中央処理袋ｒｊＬ１３用の回路も同様に構成す
る。
Ｑ８が１ならオアゲートＧｏの出力Ｓ４は１、またＲＥ
Ｑ８が０でＲＥＱ４が１ならゲートＧ７の出力は１、従
ってオアゲートＧ１１の出力Ｓ４は１になる。前者は中
央処理装置１４が出したリアルタイム処理に対するバス
要求が、また後者は中央処理装置１４が出した通常の処
理に対するバス要求が受付けられたことを示す。図示し
ないが、中央処理袋ｒｊＬ１３用の回路も同様に構成す
る。
この優先決定回路では通常処理に対するバス要求、及び
リアルタイム処理に対するバス要求とも優先順位は中央
処理装置工４が最高、中央処理装置１１が最低であるが
、これは通常処理とリアルタイム処理では優先順を異な
らせるなど適宜変更できる。またフローティングにする
ことも可能である。
リアルタイム処理に対するバス要求とも優先順位は中央
処理装置工４が最高、中央処理装置１１が最低であるが
、これは通常処理とリアルタイム処理では優先順を異な
らせるなど適宜変更できる。またフローティングにする
ことも可能である。
以上説明したように本発明では、優先順位の高いバス要
求を追加したので、待たされる時間が少なくなり、マル
チプロセッサシステムでリアルタイム性に沿った処理を
行なうことが可能になる。
求を追加したので、待たされる時間が少なくなり、マル
チプロセッサシステムでリアルタイム性に沿った処理を
行なうことが可能になる。
第１図は本発明を通用するマルチプロセッサシステムの
ブロック図、 第２図は本発明の優先決定部を示すブロック図、第３図
は優先決定回路の具体例を示す図である。 第１図〜第２図で、１１〜１４は中央処理装置、２０は
共通バス、３１．３２はアダプタ、５１゜５２は入出力
装置、７１は通常の処理に対するバス要求出力手段、７
２はリアルタイム処理に対するバス要求出力手段、７３
．７４は優先決定手段である。
ブロック図、 第２図は本発明の優先決定部を示すブロック図、第３図
は優先決定回路の具体例を示す図である。 第１図〜第２図で、１１〜１４は中央処理装置、２０は
共通バス、３１．３２はアダプタ、５１゜５２は入出力
装置、７１は通常の処理に対するバス要求出力手段、７
２はリアルタイム処理に対するバス要求出力手段、７３
．７４は優先決定手段である。
Claims (1)
- １、複数の中央処理装置（１１、１２、・・・・・・）
を共通バス（２０）で接続し、複数の入出力装置（５１
、５２、・・・・・・）を該共通バスへアダプタ（３１
、３２）を介して接続したマルチプロセッサシステムに
おけるバス使用権獲得の優先処理方式において、各中央
処理装置に通常の処理に対するバス要求出力手段（７１
）とリアルタイム処理に対するバス要求出力手段（７２
）を設け、かつ各中央処理装置が出力するリアルタイム
処理に対するバス要求についての優先決定手段（７３）
と、該優先決定手段が出力を出さないとき動作して、各
中央処理装置が出力する通常の処理に対するバス要求に
ついての優先決定をする手段（７４）とを設けて、各中
央処理装置は、早くバス使用権を獲得しなければならな
いときはリアルタイム処理に対するバス要求を出して、
通常の処理に対する優先順位を無視可能にすることを特
徴とした、マルチプロセッサシステムにおけるバス使用
権獲得の優先処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5801888A JPH01231158A (ja) | 1988-03-11 | 1988-03-11 | バス使用権獲得の優先処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5801888A JPH01231158A (ja) | 1988-03-11 | 1988-03-11 | バス使用権獲得の優先処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01231158A true JPH01231158A (ja) | 1989-09-14 |
Family
ID=13072225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5801888A Pending JPH01231158A (ja) | 1988-03-11 | 1988-03-11 | バス使用権獲得の優先処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01231158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6701397B1 (en) | 2000-03-21 | 2004-03-02 | International Business Machines Corporation | Pre-arbitration request limiter for an integrated multi-master bus system |
-
1988
- 1988-03-11 JP JP5801888A patent/JPH01231158A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6701397B1 (en) | 2000-03-21 | 2004-03-02 | International Business Machines Corporation | Pre-arbitration request limiter for an integrated multi-master bus system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219945A (ja) | 主記憶制御装置 | |
| US6496517B1 (en) | Direct attach of interrupt controller to processor module | |
| JPH01231158A (ja) | バス使用権獲得の優先処理方式 | |
| US5968145A (en) | System for selectively connecting CPU bus to DMAC bus when accessing device connected to DMAC bus is granted and DMA controller has right to access DMAC bus | |
| KR0145925B1 (ko) | 컴퓨터 분야의 인터럽트 제어 장치 | |
| EP1119141A1 (en) | Real-time communication device and system | |
| JPS6365574A (ja) | 認識処理装置 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JPH02129751A (ja) | バス使用制御装置 | |
| SU809191A1 (ru) | Устройство дл обработки данных | |
| JPS62251955A (ja) | マルチプロセサ方式 | |
| JPS6346559A (ja) | Ｄｍａコントロ−ラ | |
| JPH04308955A (ja) | マルチプロセッサ装置 | |
| JPH07295949A (ja) | ２本のシステムバスを具備するマルチｃｐｕ処理システム | |
| JPH03137754A (ja) | 共有メモリのアクセス制御方式 | |
| JPH0381834A (ja) | 割込み制御装置 | |
| JPH02157950A (ja) | 共有メモリ制御装置 | |
| JPS61281344A (ja) | ２ポ−トメモリのアクセス制御方法 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPH05158864A (ja) | Ｄｍａ制御装置 | |
| JPH11143816A (ja) | データ転送装置 | |
| JPH05334233A (ja) | データ転送装置 | |
| JPS60195660A (ja) | Ｄｍａ制御回路方式 | |
| JPH01121940A (ja) | 多重処理可能装置の入出力要求制御方式 | |
| JPH03110655A (ja) | バス転送制御装置 |