JPH0381834A - 割込み制御装置 - Google Patents
割込み制御装置Info
- Publication number
- JPH0381834A JPH0381834A JP21892289A JP21892289A JPH0381834A JP H0381834 A JPH0381834 A JP H0381834A JP 21892289 A JP21892289 A JP 21892289A JP 21892289 A JP21892289 A JP 21892289A JP H0381834 A JPH0381834 A JP H0381834A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- interruption
- processors
- interrupt
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 15
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータシステムにおける外部割込み信
号の制御方式に関し、特に割込み制御装置に関する。
号の制御方式に関し、特に割込み制御装置に関する。
従来の割込み制御装置は、1つの入力に対して1つの固
定の処理先に通知するか、または、外部から設定可能な
処理先に通知するようになっており、後者の場合も、1
つの割込みは1つの処理先にのみ通知される。
定の処理先に通知するか、または、外部から設定可能な
処理先に通知するようになっており、後者の場合も、1
つの割込みは1つの処理先にのみ通知される。
上述した従来の割込み制御装置では、例えばマルチプロ
セッサシステムで、1つの割込み信号を複数のプロセッ
サに同時に通知するような処理は行えず、順にプロセッ
サ間で通知することが必要になり、時間差が生じる欠点
がある。
セッサシステムで、1つの割込み信号を複数のプロセッ
サに同時に通知するような処理は行えず、順にプロセッ
サ間で通知することが必要になり、時間差が生じる欠点
がある。
本発明の割込み制御装置は、外部から設定できる割込み
先選択手段と、割込み先からの応答を保持する手段とを
有する。対象とする割込み信号が入力されると、まず応
答状態保持手段により、全ての出力先から応答が返って
いる場合受付けられ、そうでなければ返って来るまで入
力は保留される0割込み信号の入力が受付けられると、
割込み先選択手段に設定されたプロセッサに割込み信号
が出力され、かつ応答状態保持手段が出力先に応じてリ
セットされる。出力した先からの応答が返れば、応答状
態保持手段が応答元プロセッサの分が更新される。
先選択手段と、割込み先からの応答を保持する手段とを
有する。対象とする割込み信号が入力されると、まず応
答状態保持手段により、全ての出力先から応答が返って
いる場合受付けられ、そうでなければ返って来るまで入
力は保留される0割込み信号の入力が受付けられると、
割込み先選択手段に設定されたプロセッサに割込み信号
が出力され、かつ応答状態保持手段が出力先に応じてリ
セットされる。出力した先からの応答が返れば、応答状
態保持手段が応答元プロセッサの分が更新される。
次に、本発明について図面により説明する。
第1図は本発明の一実施例として、マルチプロセッサシ
ステムのプロセッサ相互割込み信号を制御するための共
通割込み制御装置に本発明を実施した場合の模式図であ
る。
ステムのプロセッサ相互割込み信号を制御するための共
通割込み制御装置に本発明を実施した場合の模式図であ
る。
本実施例は、複数のプロセッサ11,12゜13が共有
バス2により共有メモリ3に結合されたシステムで、加
えて割込み制御装置4を共有バス上に結合し、本発明の
構成要素の割込み光選択手段に相当するレジスタ42の
アクセスを各プロセッサから可能にしている。装置4へ
の入力割込み信号は、プロセッサ13の対プロセッサ割
込み出力とし、装置4の信号分配範囲は他の全てのプロ
セッサの割込み入力となる。プロセッサ13は伝達が必
要なプロセッサを予め共有バス2を通じてレジスタ42
に設定しておき、対プロセッサ割込み出力を実行すると
、応答状態を保持するレジスタ41により、受付は可能
な場合は設定された各プロセッサに割込み信号が出力さ
れることになる。
バス2により共有メモリ3に結合されたシステムで、加
えて割込み制御装置4を共有バス上に結合し、本発明の
構成要素の割込み光選択手段に相当するレジスタ42の
アクセスを各プロセッサから可能にしている。装置4へ
の入力割込み信号は、プロセッサ13の対プロセッサ割
込み出力とし、装置4の信号分配範囲は他の全てのプロ
セッサの割込み入力となる。プロセッサ13は伝達が必
要なプロセッサを予め共有バス2を通じてレジスタ42
に設定しておき、対プロセッサ割込み出力を実行すると
、応答状態を保持するレジスタ41により、受付は可能
な場合は設定された各プロセッサに割込み信号が出力さ
れることになる。
以上説明したように本発明は、1つの割込み信号を外部
から設定可能な出力先選択手段を有することにより、必
要なプロセッサに同時に出力することができる。また、
従来の出力先プロセッサ切替え手段と同様の効果も、出
力先を1つに限定することにより得ることができる。
から設定可能な出力先選択手段を有することにより、必
要なプロセッサに同時に出力することができる。また、
従来の出力先プロセッサ切替え手段と同様の効果も、出
力先を1つに限定することにより得ることができる。
第1図は、本発明の一実施例の模式図である。
11.12.13・・・プロセッサ、2・・・共有バス
、3・・・共有メモリ、4・・・割込み制御手段、41
・・・割込み状態レジスタ、42・・・割込み光選択レ
ジスタ。
、3・・・共有メモリ、4・・・割込み制御手段、41
・・・割込み状態レジスタ、42・・・割込み光選択レ
ジスタ。
Claims (1)
- マルチプロセッサ方式のコンピュータシステムにおいて
、1つの割込み信号を複数のプロセッサに分配し、外部
からの設定により実際の出力先を複数選択する手段と、
出力先からの応答状態を対象プロセッサ毎に保持し、全
ての応答が返るまで次の入力信号を保留する手段とを有
する割込み制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21892289A JPH0381834A (ja) | 1989-08-24 | 1989-08-24 | 割込み制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21892289A JPH0381834A (ja) | 1989-08-24 | 1989-08-24 | 割込み制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0381834A true JPH0381834A (ja) | 1991-04-08 |
Family
ID=16727427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21892289A Pending JPH0381834A (ja) | 1989-08-24 | 1989-08-24 | 割込み制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0381834A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008146148A (ja) * | 2006-12-06 | 2008-06-26 | Mitsubishi Electric Corp | 計算機システム |
US8549200B2 (en) | 2008-10-24 | 2013-10-01 | Fujitsu Semiconductor Limited | Multiprocessor system configured as system LSI |
-
1989
- 1989-08-24 JP JP21892289A patent/JPH0381834A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008146148A (ja) * | 2006-12-06 | 2008-06-26 | Mitsubishi Electric Corp | 計算機システム |
US8549200B2 (en) | 2008-10-24 | 2013-10-01 | Fujitsu Semiconductor Limited | Multiprocessor system configured as system LSI |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0155443B1 (en) | Microocomputer data processing systems permitting bus control by peripheral processing devices | |
JPH0550022B2 (ja) | ||
JPH056223B2 (ja) | ||
KR20180018729A (ko) | 집적 회로 입력들 및 출력들 | |
JPH0381834A (ja) | 割込み制御装置 | |
JPH03223955A (ja) | 情報処理システム | |
JPS6010383A (ja) | マルチプロセツサシステムにおける負荷分散制御方式 | |
JPH0827724B2 (ja) | 割込みベクタフェッチ判別方式 | |
JPH04308955A (ja) | マルチプロセッサ装置 | |
JPH0374751A (ja) | 入出力制御装置 | |
JPH056333A (ja) | マルチプロセサシステム | |
JPH02121049A (ja) | 入出力装置 | |
SU1084795A1 (ru) | Устройство прерывани | |
JP2000067008A (ja) | マルチプロセッサシステム | |
JPH02157950A (ja) | 共有メモリ制御装置 | |
JPH0282342A (ja) | データ通信装置 | |
JPH05120031A (ja) | マイクロコンピユータ | |
JPH03238549A (ja) | マイクロプロセッサ | |
JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
JPS63188257A (ja) | バス獲得方式 | |
JPH01180350A (ja) | 印刷方式 | |
JPH01276241A (ja) | 多重割り込み装置 | |
KR950009426A (ko) | 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 | |
JPH01134546A (ja) | 演算処理装置 | |
JPH0475154A (ja) | 縦続接続された端末装置のアドレス設定方式 |