JPS6010383A - マルチプロセツサシステムにおける負荷分散制御方式 - Google Patents
マルチプロセツサシステムにおける負荷分散制御方式Info
- Publication number
- JPS6010383A JPS6010383A JP11865183A JP11865183A JPS6010383A JP S6010383 A JPS6010383 A JP S6010383A JP 11865183 A JP11865183 A JP 11865183A JP 11865183 A JP11865183 A JP 11865183A JP S6010383 A JPS6010383 A JP S6010383A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- interrupt
- processing
- mask
- external signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は、マルチプロセッサシステムにおける負荷分散
制御方式に関するものである。
制御方式に関するものである。
従来技術とその問題点
複数のプロセッサとプロセス入出力装置を共通バスで接
続し、プロセス入出力装置がプラント等の制御又は監視
対象から状態変化信号（例えばスイッチのオン／オフ）
等の外部信号を受け、これら外部信号の処理を割込みに
よりプロセツサに要求し、この割込みを受付けたプロセ
ツサが外部信号の処理を行うマルチプロセッサシステム
が汎用されている。このようなマルチプロセッサシステ
ムの構成を採ることにより、処理能力の小さいプ、ロセ
ッサの使用が可能となると共に縮退動作にょ１・ る信
頼性の向上が可能となる。
続し、プロセス入出力装置がプラント等の制御又は監視
対象から状態変化信号（例えばスイッチのオン／オフ）
等の外部信号を受け、これら外部信号の処理を割込みに
よりプロセツサに要求し、この割込みを受付けたプロセ
ツサが外部信号の処理を行うマルチプロセッサシステム
が汎用されている。このようなマルチプロセッサシステ
ムの構成を採ることにより、処理能力の小さいプ、ロセ
ッサの使用が可能となると共に縮退動作にょ１・ る信
頼性の向上が可能となる。
このようなマルチプロセッサシステムにおける負荷分散
の方式として、共通バスに接続されている全てのプロセ
ッサが全ての割込みを受付ける方式と、外部信号を群分
けし２群ごとに割込み先プロセッサを予め割り当ててお
く方式が使用されている。
の方式として、共通バスに接続されている全てのプロセ
ッサが全ての割込みを受付ける方式と、外部信号を群分
けし２群ごとに割込み先プロセッサを予め割り当ててお
く方式が使用されている。
しかしながら、前者の方式では１割込み受付はレジスタ
（通常割込み原因別に設けられている）を最初に続出し
にいったプロセッサが割込みを受付けることになるが、
他のプロセッサも割込み受付はレジスタを空読み（リー
ドがつりセント）しなければならず、無駄な処理が生じ
るという問題がある。
（通常割込み原因別に設けられている）を最初に続出し
にいったプロセッサが割込みを受付けることになるが、
他のプロセッサも割込み受付はレジスタを空読み（リー
ドがつりセント）しなければならず、無駄な処理が生じ
るという問題がある。
また後者の方式では、プロセッサの台数、外部信号の数
、プログラム数等システム規模の増大に伴って負荷予測
が困難になり２合理的な割付けができなくなるという問
題がある。
、プログラム数等システム規模の増大に伴って負荷予測
が困難になり２合理的な割付けができなくなるという問
題がある。
発明の目的
本発明は上記従来の問題点に鑑みてなされたものであり
、その目的は、無駄な処理を伴わずかつ合理的な負荷分
散制御が可能なマルチプロセッサシステムの負荷分散制
御方式を提供することにある。
、その目的は、無駄な処理を伴わずかつ合理的な負荷分
散制御が可能なマルチプロセッサシステムの負荷分散制
御方式を提供することにある。
発明の要点
上記目的を達成する本発明は、複数のプロセス入出力装
置が群分けされた外部信号を受け、該外部信号の群に対
応して設けられた専用の割込み信号線に割込み信号を出
力する手段を備え；各プロセッサが前記外部信号の全て
の群を割込みに応じて処理する手段、前記各割込み信号
をマスクする割込みマスク手段、及び任意の割込み信号
に対して、いずれか１つのプロセッサの前記割込みマス
ク手段のみが割込み受付可能となるように割込みマスク
手段を初期設定し且つ負荷集中の程度やプロセッサの処
理能力の変動等稼働状況に応じて前記割込み受付可能な
割込みマスク手段を動的に変更する手段を備えるように
構成されている。
置が群分けされた外部信号を受け、該外部信号の群に対
応して設けられた専用の割込み信号線に割込み信号を出
力する手段を備え；各プロセッサが前記外部信号の全て
の群を割込みに応じて処理する手段、前記各割込み信号
をマスクする割込みマスク手段、及び任意の割込み信号
に対して、いずれか１つのプロセッサの前記割込みマス
ク手段のみが割込み受付可能となるように割込みマスク
手段を初期設定し且つ負荷集中の程度やプロセッサの処
理能力の変動等稼働状況に応じて前記割込み受付可能な
割込みマスク手段を動的に変更する手段を備えるように
構成されている。
以下７本発明のさらに詳細を実施例によって説明する。
発明の実施例
図は本発明の一実施例の構成ブロック図である。１１．
１２・・・１ｎはプロセッサ、２１．２２・・・２ｎは
対応のプロセッサ内に設けられた割込みマスクレジスタ
、３０はプロセス入出力装置、３１．３２・・・３１は
それぞれ群分けされた外部信号源４１乃至４３．４４及
び４５・・・４ｊ乃至４１から状態変化等の外部信号を
受けて専用の割込み信号線５１．５２・・・５ｍのいず
れかに割込み信号を出力する割込み信号発生回路、６１
は自プロセッサの故障を他のプロセッサに通知する信号
線、６２は自プロセッサの負荷が過大になったことを他
のプロセッサに通知する信号線である。なお１本図にお
いて、共通データバス、アドレスバス、共通メモリ、各
プロセッサ内のデータ処理機構、プロセス入出力装置３
０内のデータ保持機構等データの通信／処理系統は説明
の便宜上−切省略されている。
１２・・・１ｎはプロセッサ、２１．２２・・・２ｎは
対応のプロセッサ内に設けられた割込みマスクレジスタ
、３０はプロセス入出力装置、３１．３２・・・３１は
それぞれ群分けされた外部信号源４１乃至４３．４４及
び４５・・・４ｊ乃至４１から状態変化等の外部信号を
受けて専用の割込み信号線５１．５２・・・５ｍのいず
れかに割込み信号を出力する割込み信号発生回路、６１
は自プロセッサの故障を他のプロセッサに通知する信号
線、６２は自プロセッサの負荷が過大になったことを他
のプロセッサに通知する信号線である。なお１本図にお
いて、共通データバス、アドレスバス、共通メモリ、各
プロセッサ内のデータ処理機構、プロセス入出力装置３
０内のデータ保持機構等データの通信／処理系統は説明
の便宜上−切省略されている。
制御や監視の対象となるプロセス内のスイッチ等の外部
信号源４１．４２・・・４１は、各プロセッサによる処
理内容に対応して複数の群に群分けされ、各群はプロセ
ス入出力装置３０内に設けられた専用の割込み信号発生
回路３１乃至３１に収容されている。各別込み信号発生
回路は、収容している外部信号源から外部信号を受ける
と、その処理を要求するために、専用の割込み信号線５
１乃至５ｍ上に割込み信号を出力する。
信号源４１．４２・・・４１は、各プロセッサによる処
理内容に対応して複数の群に群分けされ、各群はプロセ
ス入出力装置３０内に設けられた専用の割込み信号発生
回路３１乃至３１に収容されている。各別込み信号発生
回路は、収容している外部信号源から外部信号を受ける
と、その処理を要求するために、専用の割込み信号線５
１乃至５ｍ上に割込み信号を出力する。
これらの割込み信号は、各プロセッサ内に設けられた割
込みマスクレジスタ２１乃至２ｎ内の対応のマスクピッ
１−Ｍｌ、Ｍ２・・・Ｍｍとアンドがとられる。アンド
出力の“１″は、プロセッサに割込み処理に続いて外部
信号に対する所定の処理を開始させる。
込みマスクレジスタ２１乃至２ｎ内の対応のマスクピッ
１−Ｍｌ、Ｍ２・・・Ｍｍとアンドがとられる。アンド
出力の“１″は、プロセッサに割込み処理に続いて外部
信号に対する所定の処理を開始させる。
外部信号４１乃至４３の処理をプロセッサ１１に割当て
る場合１割込みマスクレジスタ２１のピッＩ−Ｍｌのみ
を１”に設定すると共に、他の全ての割込みマスクレジ
スタ２２乃至２ｎのビットＭ１を“０”に設定する。外
部信号４４と４５の処理をブロセッ＋１２に割当てる場
合１割込みマスフレジスタ２２のビットＭ２のみを１”
に設定すると共に、他の全ての割込みマスクレジスタ２
１乃至２ｎのビン）Ｍ２を“θ″に設定する。
る場合１割込みマスクレジスタ２１のピッＩ−Ｍｌのみ
を１”に設定すると共に、他の全ての割込みマスクレジ
スタ２２乃至２ｎのビットＭ１を“０”に設定する。外
部信号４４と４５の処理をブロセッ＋１２に割当てる場
合１割込みマスフレジスタ２２のビットＭ２のみを１”
に設定すると共に、他の全ての割込みマスクレジスタ２
１乃至２ｎのビン）Ｍ２を“θ″に設定する。
このように、各ビットＭ１．Ｍ２・・・Ｍｍは。
割込みマスクレジスタ２１乃至２ｎのいずれか一つだけ
においてｍ１１１であり、この１″が設定された割込み
マスクレジスタの属するプロセッサが対応の外部信号の
処理を担当する。割込みマスクレジスタ２１乃至２ｎは
、応用システムの設計者による各外部信号の処理時間、
各外部信号の発生頻度等の予測に基づきシステム立ち上
げ時に初期設定される。
においてｍ１１１であり、この１″が設定された割込み
マスクレジスタの属するプロセッサが対応の外部信号の
処理を担当する。割込みマスクレジスタ２１乃至２ｎは
、応用システムの設計者による各外部信号の処理時間、
各外部信号の発生頻度等の予測に基づきシステム立ち上
げ時に初期設定される。
予想に反しプロセッサ１１が過負荷になった場合、プロ
セッサ１１はその旨を通知する１”信号を信号線６２上
に出力すると共に、放棄しようとする処理を受付は可能
としていた割込みマスクレジスタ２１のマスクビット位
置情報をプロセッサ２１に当ててデータバス（図示せず
）に出力する。この通知とマスクビット位置情報を受け
たプロセッサ１２は、プロセッサ１１が放棄しようとし
ている処理を肩付りする余裕が有るか否かを判断し、有
りと判断した場合には９割込みマスクレジスタ２２の対
応のマスクビット位置を０″から“１”に反転し、信号
線６２を“０”に立ち下げる。この立ち下げを検出した
プロセッサ１１は、放棄した処理を受付は可能としてい
た割込みマスクレジスタ２１のマスクビットを１″から
“０”に反転する。
セッサ１１はその旨を通知する１”信号を信号線６２上
に出力すると共に、放棄しようとする処理を受付は可能
としていた割込みマスクレジスタ２１のマスクビット位
置情報をプロセッサ２１に当ててデータバス（図示せず
）に出力する。この通知とマスクビット位置情報を受け
たプロセッサ１２は、プロセッサ１１が放棄しようとし
ている処理を肩付りする余裕が有るか否かを判断し、有
りと判断した場合には９割込みマスクレジスタ２２の対
応のマスクビット位置を０″から“１”に反転し、信号
線６２を“０”に立ち下げる。この立ち下げを検出した
プロセッサ１１は、放棄した処理を受付は可能としてい
た割込みマスクレジスタ２１のマスクビットを１″から
“０”に反転する。
これに対して、プロセッサ１２が処理を肩付りする余裕
が無いと判断した場合には、プロセッサ１２はプロセッ
サ１１から受けたマスクビット位置情報を他のプロセッ
サ（例えばプロセ・、／す１ｎ）に転送する。これを受
けた他のプロセッサは。
が無いと判断した場合には、プロセッサ１２はプロセッ
サ１１から受けたマスクビット位置情報を他のプロセッ
サ（例えばプロセ・、／す１ｎ）に転送する。これを受
けた他のプロセッサは。
プロセッサ１２がプロセッサ１１からマスクビット位置
情報を受けた場合に採ったと同様の動作を行う。
情報を受けた場合に採ったと同様の動作を行う。
このようにして、予め定められた優先順位に従って処理
の肩付りが行われる。プロセッサ１１の処理を肩付りで
きるプロセッサが存在しない場合には、プロセッサ１１
が引続きその処理を担当する。
の肩付りが行われる。プロセッサ１１の処理を肩付りで
きるプロセッサが存在しない場合には、プロセッサ１１
が引続きその処理を担当する。
プロセッサ１１が故障し処理の続行が不能となった場合
、プロセッサ１１はその旨を通知する“１”信号を信号
線６１上に出力すると共に、これまで処理の受付けを可
能としていた割込みマスクレジスタ２１の全てのマスク
ビット位置情報をデータバスを介してプロセッサ１２に
出力した後。
、プロセッサ１１はその旨を通知する“１”信号を信号
線６１上に出力すると共に、これまで処理の受付けを可
能としていた割込みマスクレジスタ２１の全てのマスク
ビット位置情報をデータバスを介してプロセッサ１２に
出力した後。
割込みマスクレジスタ２１内の全てのマスクビットを“
０″にリセットする。。これを受けたプロセッサ１２は
、上述した過負荷に伴う処理の肩付りの場合と同様の動
作を行う。但し、過負荷による処理の肩付りの場合と異
なり、プロセッサ１１で不能となった処理の一部がプロ
セッサ１２で肩付りされ、残りの一部がさらに他のプロ
セッサで肩付りされる場合もある。この場合、プロセッ
サ１２は、プロセッサ１１から受けたマスクビットに転
送する。
０″にリセットする。。これを受けたプロセッサ１２は
、上述した過負荷に伴う処理の肩付りの場合と同様の動
作を行う。但し、過負荷による処理の肩付りの場合と異
なり、プロセッサ１１で不能となった処理の一部がプロ
セッサ１２で肩付りされ、残りの一部がさらに他のプロ
セッサで肩付りされる場合もある。この場合、プロセッ
サ１２は、プロセッサ１１から受けたマスクビットに転
送する。
プロセッサ１２は、所定時間にわたって信号線６１とデ
ータバスを監視し、処理を肩付りするプロセッサが出現
しない場合には、その処理を自己が肩付りする。
ータバスを監視し、処理を肩付りするプロセッサが出現
しない場合には、その処理を自己が肩付りする。
プロセッサ１２乃至１ｎのいずれかが過負荷になったり
故障した場合にも、上述したと同様にして処理の肩付り
が行われる。
故障した場合にも、上述したと同様にして処理の肩付り
が行われる。
上述の例では、処理の肩付りに際してプロセッサに予め
優先順位を設けたが、処理の肩付りの要求が同時に全て
のプロセッサに通知され、この通知を早く受付けたプロ
セッサの順に処理の肩付りを引き受ける構成とすること
もできる。
優先順位を設けたが、処理の肩付りの要求が同時に全て
のプロセッサに通知され、この通知を早く受付けたプロ
セッサの順に処理の肩付りを引き受ける構成とすること
もできる。
また、過負荷の際に処理の肩付りを依頼するプロセッサ
が、自己が処理を続行するとした場合の処理待ち時間等
の過負荷の程度をデータバス上に出力し、処理の肩付り
の依頼を受けたプロセッサが依頼側の過負荷の程度と自
己の過負荷の程度を比較考量して肩付りをするか否かを
決定する構成とすることも出来る。
が、自己が処理を続行するとした場合の処理待ち時間等
の過負荷の程度をデータバス上に出力し、処理の肩付り
の依頼を受けたプロセッサが依頼側の過負荷の程度と自
己の過負荷の程度を比較考量して肩付りをするか否かを
決定する構成とすることも出来る。
発明の効果
以上詳細に説明したように１本発明は、外部信号源を群
分けし、各プロセッサが全ての処理を行えるようにし、
上記群別に設けた各プロセッサ内の割込みマスク手段の
内容を稼働状況に応じて動的に変更する構成であるから
、従来と異なり無駄な処理を伴わずかつ合理的な負荷分
散制御が可能なマルチプロセッサシステムの負荷分散制
御を実現できるという利点がある。
分けし、各プロセッサが全ての処理を行えるようにし、
上記群別に設けた各プロセッサ内の割込みマスク手段の
内容を稼働状況に応じて動的に変更する構成であるから
、従来と異なり無駄な処理を伴わずかつ合理的な負荷分
散制御が可能なマルチプロセッサシステムの負荷分散制
御を実現できるという利点がある。
図は本発明の一実施例の構成ブロック図である。
１１．１２・・・１ｎ・・プロセッサ、２１゜２２・・
・２ｎ・・割込みマスクレジスタ、３０・・プロセス人
出力装置、３１．３２・・・３１・・割込み信号発生回
路、４１．４２・・・４１・・外部信号源、５１．５２
・・・５ｍ・・割込み信号線。
・２ｎ・・割込みマスクレジスタ、３０・・プロセス人
出力装置、３１．３２・・・３１・・割込み信号発生回
路、４１．４２・・・４１・・外部信号源、５１．５２
・・・５ｍ・・割込み信号線。
Claims (1)
- 【特許請求の範囲】 複数のプロセッサ及び１又は複数のプロセス入出力装置
が共通バスを介して接続されたマルチプロセッサシステ
ムにおいて。 前記１又は複数のプロセス入出力装置は１群分けされた
外部信号を受け、該外部信号の群に対応して設けられた
専用の割込み信号線に割込み信号を出力する手段を備え
。 各プロセッサは。 前記外部信号の全ての群を割込みに応じて処理する手段
。 前記各割込み信号をマスクする割込みマスク手段、及び 任意の割込み信号に対して、いずれか１つのプロセッサ
の前記割込みマスク手段のみが割込み受付可能となるよ
うに割込みマスク手段を初期設定し且つ稼働状況に応じ
て前記割込み受付可能な割込みマスク手段を動的に変更
する手段を備えたことを特徴とするマルチプロセッサシ
ステムにおける負荷分散制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11865183A JPS6010383A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステムにおける負荷分散制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11865183A JPS6010383A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステムにおける負荷分散制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010383A true JPS6010383A (ja) | 1985-01-19 |
Family
ID=14741834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11865183A Pending JPS6010383A (ja) | 1983-06-30 | 1983-06-30 | マルチプロセツサシステムにおける負荷分散制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6010383A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214255A (ja) * | 1985-07-11 | 1987-01-22 | Nec Corp | 入出力割り込み多重処理方式 |
| JPH0282343A (ja) * | 1988-09-20 | 1990-03-22 | Hitachi Ltd | マルチプロセッサシステムの割込処理方式 |
| US5337575A (en) * | 1991-08-16 | 1994-08-16 | Hoshizaki Denki Kabushiki Kaisha | Display apparatus for displaying abnormalities in low temperature cabinets |
| US5805883A (en) * | 1994-03-08 | 1998-09-08 | Fujitsu Limited | Interrupt process distributing system |
-
1983
- 1983-06-30 JP JP11865183A patent/JPS6010383A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214255A (ja) * | 1985-07-11 | 1987-01-22 | Nec Corp | 入出力割り込み多重処理方式 |
| JPH0282343A (ja) * | 1988-09-20 | 1990-03-22 | Hitachi Ltd | マルチプロセッサシステムの割込処理方式 |
| US5337575A (en) * | 1991-08-16 | 1994-08-16 | Hoshizaki Denki Kabushiki Kaisha | Display apparatus for displaying abnormalities in low temperature cabinets |
| US5805883A (en) * | 1994-03-08 | 1998-09-08 | Fujitsu Limited | Interrupt process distributing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6711643B2 (en) | Method and apparatus for interrupt redirection for arm processors | |
| EP0644487B1 (en) | Scalable system interrupt structure for a multiprocessing system | |
| US5892956A (en) | Serial bus for transmitting interrupt information in a multiprocessing system | |
| US4736319A (en) | Interrupt mechanism for multiprocessing system having a plurality of interrupt lines in both a global bus and cell buses | |
| JPH1097509A (ja) | 対称型マルチプロセッサ・システムにおいて割り込みを分散する方法および装置 | |
| EP0644489A2 (en) | Method and apparatus for signalling interrupt information in a data processing system | |
| JP2009238001A (ja) | コンピュータシステム | |
| US6061757A (en) | Handling interrupts by returning and requeuing currently executing interrupts for later resubmission when the currently executing interrupts are of lower priority than newly generated pending interrupts | |
| US5381541A (en) | Computer system having planar board with single interrupt controller and processor card with plural processors and interrupt director | |
| US5923887A (en) | Interrupt request that defines resource usage | |
| JPS6010383A (ja) | マルチプロセツサシステムにおける負荷分散制御方式 | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| JPH11110343A (ja) | リード制御装置 | |
| KR930005843B1 (ko) | 다중 프로세서 시스템의 다수의 서브 프로세서 제어방법 | |
| KR930003721B1 (ko) | 고속 인터럽트 기능을 갖는 데이타 처리시스템 | |
| JPH06175867A (ja) | 割込制御装置 | |
| KR100253790B1 (ko) | 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법 | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| JP2837522B2 (ja) | 入出力命令制御方式 | |
| JP2000132527A (ja) | プロセッサ間通信制御装置 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPS63271537A (ja) | 割り込み制御装置 | |
| JPH02224048A (ja) | 情報処理装置 |