JPH01121940A - 多重処理可能装置の入出力要求制御方式 - Google Patents
多重処理可能装置の入出力要求制御方式Info
- Publication number
- JPH01121940A JPH01121940A JP62280703A JP28070387A JPH01121940A JP H01121940 A JPH01121940 A JP H01121940A JP 62280703 A JP62280703 A JP 62280703A JP 28070387 A JP28070387 A JP 28070387A JP H01121940 A JPH01121940 A JP H01121940A
- Authority
- JP
- Japan
- Prior art keywords
- input
- virtual
- output
- output request
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高速多重処理可能な周辺装置の入出力制御に
関する。
関する。
従来、１台の周辺装置は、オペレーティングシステム（
Ｏ３）からも１台の装置として認識され、入出力要求は
要求された順に装置ごとの入出力要求待ち行列に登録さ
れ、１台の装置に対しては、１つの入出力要求の実行終
了に応答して、次の要求を実行するという逐時型の制御
を行なっている。このため、同時に２つの入出力要求が
実行されることはなかった。従って、高速多重処理可能
な装置であっても、同時に複数個の入出力要求を実行す
るように制御することはできなかった。
Ｏ３）からも１台の装置として認識され、入出力要求は
要求された順に装置ごとの入出力要求待ち行列に登録さ
れ、１台の装置に対しては、１つの入出力要求の実行終
了に応答して、次の要求を実行するという逐時型の制御
を行なっている。このため、同時に２つの入出力要求が
実行されることはなかった。従って、高速多重処理可能
な装置であっても、同時に複数個の入出力要求を実行す
るように制御することはできなかった。
上述した従来の入出力要求の逐時型制御方式では、１台
の装置に対して常に１つの入出力要求しか実行すること
ができないため、高速多重処理可能な周辺装置に対して
入出力要求の順序を意識する必要がなく、かつ同時に複
数個の入出力要求を実行することができるとり装置の特
長と性能を行かすことができないという欠点がある。
の装置に対して常に１つの入出力要求しか実行すること
ができないため、高速多重処理可能な周辺装置に対して
入出力要求の順序を意識する必要がなく、かつ同時に複
数個の入出力要求を実行することができるとり装置の特
長と性能を行かすことができないという欠点がある。
本発明の高速多重処理可能装置の入出力要求制御方式は
、複数の入出力要求を同時に受付は高速に処理すること
のできる高速多重処理可能な周辺装置において、 １台の周辺装置をオペレーティングシステム（Ｏ８）上
の複数台の仮想デバイスとして表現する仮想デバイス制
御手段と、 仮想デバイスを装置管理テーブル上、実際のパスが交互
になるように配列し、入出力要求に応答して実行された
仮想デバイスを記憶し、次の入出力要求は、テーブル上
次に記述されている装置から順にサーチするように仮想
デバイスを選択し実行する仮想デバイス選択手段とを有
している。
、複数の入出力要求を同時に受付は高速に処理すること
のできる高速多重処理可能な周辺装置において、 １台の周辺装置をオペレーティングシステム（Ｏ８）上
の複数台の仮想デバイスとして表現する仮想デバイス制
御手段と、 仮想デバイスを装置管理テーブル上、実際のパスが交互
になるように配列し、入出力要求に応答して実行された
仮想デバイスを記憶し、次の入出力要求は、テーブル上
次に記述されている装置から順にサーチするように仮想
デバイスを選択し実行する仮想デバイス選択手段とを有
している。
次に、本発明について図面を参照して詳細に説明する。
第１図を参照すると、本発明の一実施例は、入出力多重
処理可能な周辺装置Ａｌ ０１．オペレーティングシス
テム（Ｏ８）１０２．装置Ａへの入出力要求１０３．仮
想デバイス選択手段１０４゜入出力管理機構１０５．仮
想デバイス制御手段１０６、周辺装置管理テーブル１０
７．および入出力実行１０８を備えている。第２図を参
照すると、実装置イメージ２０１は、入出カプロセッサ
（ＩＯＰ）２０２．ｌ０Ｐ−コントローラ間のインター
フェースパス２０３１周辺装置Ａのコントローラ部２０
４．コントローラ〜入出力要求実行部間のロジカルチャ
ネル２０５．および周辺装置Ａの入出力要求実行部２０
６を表わしている。オペレーティングシステム（Ｏ８）
制御上の装置イメージ２０７は、入出カプロセッサ（Ｉ
ＯＰ）２０８、インターフェースパス２０９．第１〜第
４の仮想コントローラ２１０〜２１３．仮想コントロー
ラへ仮想デバイス間のロジカルチャネル２１４および仮
想デバイス２１５を表わしている。
処理可能な周辺装置Ａｌ ０１．オペレーティングシス
テム（Ｏ８）１０２．装置Ａへの入出力要求１０３．仮
想デバイス選択手段１０４゜入出力管理機構１０５．仮
想デバイス制御手段１０６、周辺装置管理テーブル１０
７．および入出力実行１０８を備えている。第２図を参
照すると、実装置イメージ２０１は、入出カプロセッサ
（ＩＯＰ）２０２．ｌ０Ｐ−コントローラ間のインター
フェースパス２０３１周辺装置Ａのコントローラ部２０
４．コントローラ〜入出力要求実行部間のロジカルチャ
ネル２０５．および周辺装置Ａの入出力要求実行部２０
６を表わしている。オペレーティングシステム（Ｏ８）
制御上の装置イメージ２０７は、入出カプロセッサ（Ｉ
ＯＰ）２０８、インターフェースパス２０９．第１〜第
４の仮想コントローラ２１０〜２１３．仮想コントロー
ラへ仮想デバイス間のロジカルチャネル２１４および仮
想デバイス２１５を表わしている。
第３図を参照すると、第１図の周辺装置管理テーブル１
０７には、仮想コントローラのエントリ３０１および仮
想デバイスのエントリ３０２が格納されている。周辺装
置Ａの入出力制御テーブル３０３には、周辺装置管理テ
ーブル１０７内の最初の仮想デバイスエントリ番号３０
４．最後の仮想デバイスエントリ番号３０５．および最
後に実行した仮想デバイスエントリ番号３０６のための
エリアが設けられている。
０７には、仮想コントローラのエントリ３０１および仮
想デバイスのエントリ３０２が格納されている。周辺装
置Ａの入出力制御テーブル３０３には、周辺装置管理テ
ーブル１０７内の最初の仮想デバイスエントリ番号３０
４．最後の仮想デバイスエントリ番号３０５．および最
後に実行した仮想デバイスエントリ番号３０６のための
エリアが設けられている。
本発明の一実施例の動作を第１図から第３図を参照して
詳細に説明する。
詳細に説明する。
高速多重処理可能な周辺装置Ａのハードウェア構成が実
装置イメージ２０１であるとする。周辺装置Ａ１０１の
コントローラ部２０４は、ＩＯＰとのインターフェース
２０３を複数本持ち、これらは非常に高速で、またコン
トローラ部と入出力要求実行部２０６との間のパスも複
数本ある。インターフェースパス２０３が非常に高速で
あるため、この装置は、インターフェースパス２０３の
１本ごとに、ロジカルチャネル数分多重化して処理でき
るようになっている。例えばインターフェースパス２０
３が４本、ロジカルチャネル２０５が３２本あるとする
と、この周辺装置Ａは、４つのどのインターフェースパ
ス２０３からも、入出力要求を受けつけることができ、
また１本のインターフェースパス２０３ごとに３２個の
入出力要求を同時に処理することができる。そこで仮想
デバイス制御手段１０６はオペレーティング（Ｏ８）制
御上の装置イメージ２０７のように表現して制御する。
装置イメージ２０１であるとする。周辺装置Ａ１０１の
コントローラ部２０４は、ＩＯＰとのインターフェース
２０３を複数本持ち、これらは非常に高速で、またコン
トローラ部と入出力要求実行部２０６との間のパスも複
数本ある。インターフェースパス２０３が非常に高速で
あるため、この装置は、インターフェースパス２０３の
１本ごとに、ロジカルチャネル数分多重化して処理でき
るようになっている。例えばインターフェースパス２０
３が４本、ロジカルチャネル２０５が３２本あるとする
と、この周辺装置Ａは、４つのどのインターフェースパ
ス２０３からも、入出力要求を受けつけることができ、
また１本のインターフェースパス２０３ごとに３２個の
入出力要求を同時に処理することができる。そこで仮想
デバイス制御手段１０６はオペレーティング（Ｏ８）制
御上の装置イメージ２０７のように表現して制御する。
すなわち、コントローラ部２０４を、それぞれのインタ
ーフェースパス２０３により工ｏＰ２０２に接続されて
いる４台の仮想コントローラ２１０〜２１３とし、周辺
装置Ａ１０１をそれぞれのコン）ｐ−ラ配下の３台の仮
想デバイス２１５として表現する。これを周辺装置管理
テーブル１０７に反映して格納しておく。入出力管理機
構１０５は、−１台の装置に対して同時には１つの入出
力要求した実行できないが、このように表現しておけば
、１本のインターフェースパス２０３の配下に１台の仮
想コントローラ２１０−２１３と、３１台の仮想デバイ
スが接続されているとして扱うため、インターフェース
パス毎に同時に最大３２の入出力要求をそれぞれ別装置
の入出力要求として実行することが可能である。さて、
今ユーザが装置Ａ１０１への入出力要求１０３を行なう
と、オペレーティングシステム（Ｏ８）１０２内の仮想
デバイス選択手段１０４がこの要求を受付ける。周辺装
置Ａ１０１はどのインターフェースパス２０３／ロジカ
ルチヤネル２０５を用いて入出力を行ってもよいので、
この入出力要求１０３は、どの仮想デバイス２１５に対
して出力してもよい。そこで、仮想デバイス選択手段１
０４は、４本のインターフェースパス２０３の負荷を分
散するために、次の処理を行なう。周辺装置管理テーブ
ル１０７には、仮想デバイスのエントリ３０２があり、
これらのエントリ３０２は３図に示すように連続してい
る。そしてこれらのエントリ３０２は、３図のような順
序で置かれている。すなわち、仮想デバイス１−１．２
−１．３−１．４−１・・・というように、それぞれ第
１の仮想コントローラ２１０の配下、第２の仮想コント
ローラ２１１の配下２１１、第３の仮想コントローラ２
１１の配下、第４の仮想コンマローラ２１２の配下・・
・と、インタフェースパス２０３が交互になるように置
かれている。また、仮想デバイス選択手段１０４は、周
辺装置Ａ１０１０入出力制御テーブル３０３を持ってい
て、このテーブル内のエリアに格納された番号３０４，
３０５．および３０６にはそれぞれ最初の仮想デバイス
１−１のエントリ番号、最後の仮想デバイス４−３１の
エントリ番号、および最後に実行した仮想デバイス２−
１のエントリ番号が記憶されている。そこで仮想デバイ
ス選択手段１０４は、次の仮想デバイス３−１のエント
リからサーチを開始する。この時、仮想デバイスのエン
トリは連続しているので、テーブル１０７上を順にサー
チしていく。そして最初に見つかった生きている仮想デ
バイスを、入出力要求を実行する仮想デバイスとして、
そのエントリ番号が、エントリ番号３０６として格納さ
れる。最後のエントリ番号３０５までサーチして、生き
ている仮想デバイスが見つからなければ、最初のエント
リ番号３０４に戻って、サーチを開始したデバイスまで
調べる。生きているデバイスが１つもなければエラーリ
ターンすることになる。仮想デバイスが決定すると、入
出力要求１０３は入出力管理機構１０５に渡され実際の
周辺装置Ａ１０１のハードウェアに対しての入出力実行
１０８が行なわれる。ここで仮想デバイス選択手段１０
４は、それぞれのユーザプロセスで分散して動作するよ
うにしておけば、装置Ａ１０１への入出力要求１０３が
複数個同時にきても処理可能である。
ーフェースパス２０３により工ｏＰ２０２に接続されて
いる４台の仮想コントローラ２１０〜２１３とし、周辺
装置Ａ１０１をそれぞれのコン）ｐ−ラ配下の３台の仮
想デバイス２１５として表現する。これを周辺装置管理
テーブル１０７に反映して格納しておく。入出力管理機
構１０５は、−１台の装置に対して同時には１つの入出
力要求した実行できないが、このように表現しておけば
、１本のインターフェースパス２０３の配下に１台の仮
想コントローラ２１０−２１３と、３１台の仮想デバイ
スが接続されているとして扱うため、インターフェース
パス毎に同時に最大３２の入出力要求をそれぞれ別装置
の入出力要求として実行することが可能である。さて、
今ユーザが装置Ａ１０１への入出力要求１０３を行なう
と、オペレーティングシステム（Ｏ８）１０２内の仮想
デバイス選択手段１０４がこの要求を受付ける。周辺装
置Ａ１０１はどのインターフェースパス２０３／ロジカ
ルチヤネル２０５を用いて入出力を行ってもよいので、
この入出力要求１０３は、どの仮想デバイス２１５に対
して出力してもよい。そこで、仮想デバイス選択手段１
０４は、４本のインターフェースパス２０３の負荷を分
散するために、次の処理を行なう。周辺装置管理テーブ
ル１０７には、仮想デバイスのエントリ３０２があり、
これらのエントリ３０２は３図に示すように連続してい
る。そしてこれらのエントリ３０２は、３図のような順
序で置かれている。すなわち、仮想デバイス１−１．２
−１．３−１．４−１・・・というように、それぞれ第
１の仮想コントローラ２１０の配下、第２の仮想コント
ローラ２１１の配下２１１、第３の仮想コントローラ２
１１の配下、第４の仮想コンマローラ２１２の配下・・
・と、インタフェースパス２０３が交互になるように置
かれている。また、仮想デバイス選択手段１０４は、周
辺装置Ａ１０１０入出力制御テーブル３０３を持ってい
て、このテーブル内のエリアに格納された番号３０４，
３０５．および３０６にはそれぞれ最初の仮想デバイス
１−１のエントリ番号、最後の仮想デバイス４−３１の
エントリ番号、および最後に実行した仮想デバイス２−
１のエントリ番号が記憶されている。そこで仮想デバイ
ス選択手段１０４は、次の仮想デバイス３−１のエント
リからサーチを開始する。この時、仮想デバイスのエン
トリは連続しているので、テーブル１０７上を順にサー
チしていく。そして最初に見つかった生きている仮想デ
バイスを、入出力要求を実行する仮想デバイスとして、
そのエントリ番号が、エントリ番号３０６として格納さ
れる。最後のエントリ番号３０５までサーチして、生き
ている仮想デバイスが見つからなければ、最初のエント
リ番号３０４に戻って、サーチを開始したデバイスまで
調べる。生きているデバイスが１つもなければエラーリ
ターンすることになる。仮想デバイスが決定すると、入
出力要求１０３は入出力管理機構１０５に渡され実際の
周辺装置Ａ１０１のハードウェアに対しての入出力実行
１０８が行なわれる。ここで仮想デバイス選択手段１０
４は、それぞれのユーザプロセスで分散して動作するよ
うにしておけば、装置Ａ１０１への入出力要求１０３が
複数個同時にきても処理可能である。
以上説明したように、本発明は、高速多重処理可能な周
辺装置に対して、同時に複数個の入出力要求を実行する
ことを可能にし、また入出力負荷が特定のパスに片寄ら
ないように、負荷分散を行なうことにより、入出力を効
率よく行なうことができるという効果がある。これらの
効果により、周辺装置の性能を十分に生かすことできる
。
辺装置に対して、同時に複数個の入出力要求を実行する
ことを可能にし、また入出力負荷が特定のパスに片寄ら
ないように、負荷分散を行なうことにより、入出力を効
率よく行なうことができるという効果がある。これらの
効果により、周辺装置の性能を十分に生かすことできる
。
またオペレーティングシステム（Ｏ８）の制御上は、従
来の周辺装置と同様にコントローラ配下のデバイスとい
う表現がなされるので、入出力以外の制御では、特殊な
装置であるということを意識する必要がないという長所
がある。
来の周辺装置と同様にコントローラ配下のデバイスとい
う表現がなされるので、入出力以外の制御では、特殊な
装置であるということを意識する必要がないという長所
がある。
第１図は本発明の一実施例の構成を示す図、第２図は第
１図の仮想デバイス制御手段１０６の一例を示す図、お
よび第３図は、第１図の仮想デバイス選択手段１０４の
一例を示す図である。 第１図から第３図において、１０１・・・・・・入出力
多重処理可能な周辺装置Ａ、１０２・・・・・・オペレ
ーティングシステム（Ｏ８）、１０３・・・・・・装置
Ａへの入出力要求、１０４・・・・・・仮想デバイス選
択手段、１０５・・・・・・入出力管理機構、１０６・
・・・・・仮想デバイス制御手段、１０７・・・・・・
周辺装置管理テーブル、１０８・・・・・・入出力実行
、２０１・・・・・・実装置イメージ、２０２・・・・
・・入出カプロセッサ（ＩＯＰ）、２０３・・・・・・
インターフェース、２０４・・・・・・コントローラ部
、２０５・・・・・・ロジカルチャネル、２０６・・・
・・・入出力要求実行部、２０７・・・・・・オペレー
ティングシステム（Ｏ８）制御上の装置イメージ、２０
８・・・・・・入出カプロセッサ（ＩＯＰ）、２０９・
・・・・・インタフェースパス、２１０〜２１３・・・
・・・第１〜第４の仮想コントローラ、２１４・・・・
・・ロジカルチャネル、２１５・・・・・・仮想デバイ
ス、３０１・・・・・・仮想コントローラのエントリ群
、３０２・・・・・・仮想デバイスのエントリ群、３０
３・・・・・・周辺装置Ａの入出力制御テーブル、３０
４・・・・・・最初の仮想デバイスエントリ番号、３０
５・・・・・・最後の仮想デバイスエントリ信号、３０
６・・・・・・最後に実行した仮想デバイスエントリ番
号。 代理人 弁理士 内 原 音 茅 １ 回
１図の仮想デバイス制御手段１０６の一例を示す図、お
よび第３図は、第１図の仮想デバイス選択手段１０４の
一例を示す図である。 第１図から第３図において、１０１・・・・・・入出力
多重処理可能な周辺装置Ａ、１０２・・・・・・オペレ
ーティングシステム（Ｏ８）、１０３・・・・・・装置
Ａへの入出力要求、１０４・・・・・・仮想デバイス選
択手段、１０５・・・・・・入出力管理機構、１０６・
・・・・・仮想デバイス制御手段、１０７・・・・・・
周辺装置管理テーブル、１０８・・・・・・入出力実行
、２０１・・・・・・実装置イメージ、２０２・・・・
・・入出カプロセッサ（ＩＯＰ）、２０３・・・・・・
インターフェース、２０４・・・・・・コントローラ部
、２０５・・・・・・ロジカルチャネル、２０６・・・
・・・入出力要求実行部、２０７・・・・・・オペレー
ティングシステム（Ｏ８）制御上の装置イメージ、２０
８・・・・・・入出カプロセッサ（ＩＯＰ）、２０９・
・・・・・インタフェースパス、２１０〜２１３・・・
・・・第１〜第４の仮想コントローラ、２１４・・・・
・・ロジカルチャネル、２１５・・・・・・仮想デバイ
ス、３０１・・・・・・仮想コントローラのエントリ群
、３０２・・・・・・仮想デバイスのエントリ群、３０
３・・・・・・周辺装置Ａの入出力制御テーブル、３０
４・・・・・・最初の仮想デバイスエントリ番号、３０
５・・・・・・最後の仮想デバイスエントリ信号、３０
６・・・・・・最後に実行した仮想デバイスエントリ番
号。 代理人 弁理士 内 原 音 茅 １ 回
Claims (1)
- 【特許請求の範囲】 同時に複数の入出力要求を受け付け多重処理可能な装置
における入出力要求制御方式において、１台の周辺装置
をオペレーティングシステム上複数台の仮想デバイスと
して表現する仮想デバイス制御手段と、 この仮想デバイス制御手段により表現された仮想デバイ
スを装置管理テーブル上、実際のパスが交互になるよう
に配列しておき、入出力要求に応答して実行された仮想
デバイスを記憶し、次の入出力要求に応答してテーブル
上その次に記述されている装置から、順にサーチし、仮
想デバイスを選択し実行する仮想デバイス選択手段とを
含むことを特徴とする多重処理可能装置の入出力要求制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62280703A JPH01121940A (ja) | 1987-11-05 | 1987-11-05 | 多重処理可能装置の入出力要求制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62280703A JPH01121940A (ja) | 1987-11-05 | 1987-11-05 | 多重処理可能装置の入出力要求制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01121940A true JPH01121940A (ja) | 1989-05-15 |
Family
ID=17628776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62280703A Pending JPH01121940A (ja) | 1987-11-05 | 1987-11-05 | 多重処理可能装置の入出力要求制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01121940A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218539A (ja) * | 2008-12-31 | 2010-09-30 | Intel Corp | 物理的デバイスコントローラの仮想化をサポートするトランザクションのインジェクト方法 |
-
1987
- 1987-11-05 JP JP62280703A patent/JPH01121940A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010218539A (ja) * | 2008-12-31 | 2010-09-30 | Intel Corp | 物理的デバイスコントローラの仮想化をサポートするトランザクションのインジェクト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6931641B1 (en) | Controller for multiple instruction thread processors | |
| US10901929B2 (en) | Input/output port rotation in a storage area network device | |
| JPS62229358A (ja) | プロセッサ選択方法 | |
| JPH01121940A (ja) | 多重処理可能装置の入出力要求制御方式 | |
| JPH04153764A (ja) | 分散ｃｐｕの処理高速化方式 | |
| JPS63223860A (ja) | 複数プロセツサ構成装置 | |
| JPH0460843A (ja) | マルチプロセッサシステムにおけるタスクスケジュール方式 | |
| JPH0616279B2 (ja) | 仮想情報処理システム | |
| JPS63316133A (ja) | 演算処理装置 | |
| JPH02118870A (ja) | 演算装置の構成制御方式 | |
| JPH02113363A (ja) | マルチプロセッサシステムにおけるタイムスライス制御方式 | |
| JPS58200366A (ja) | デ−タ転送方式 | |
| JPS61190651A (ja) | 大規模ｔｓｓの構築方式 | |
| JPH08221373A (ja) | 並列プロセッサシステム | |
| JPS62237560A (ja) | マルチプロセツサシステム | |
| JPH052443A (ja) | 文字の同時出力制御装置 | |
| JPH04241545A (ja) | 二段型イベントマトリックスによる通信制御方式 | |
| JPH04373063A (ja) | 複数のデータベースプロセッサによる処理方式 | |
| JPH04165526A (ja) | ディスク制御装置 | |
| JPH0954759A (ja) | 信号処理装置 | |
| JPH05120242A (ja) | データ処理装置 | |
| JPS63298447A (ja) | マルチオペレ−ティングシステムコンソ−ル制御方式 | |
| JPH05324580A (ja) | データ処理装置 | |
| JPS63241642A (ja) | 仮想計算機システムにおける入出力共用制御方式 | |
| JPH01175648A (ja) | データ転送装置 |