JPH05324580A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】スレッドの生成と共にその処理を開始できるよ
うにし、マルチスレッドによる並行処理性能の向上を図
る。 【構成】エンジン制御プロセッサ（ＥＣＰ）１６２は、
ホストコンピュータ１０からの演算要求にしたがってそ
の演算処理を並行動作可能な複数の処理に分割し、それ
ら処理にスレッドを割り当てることにより、ソート処理
においては、大容量メモリ（ＥＢＤＭ）１６３からハー
ドウェアソータ制御プロセッサ（ＥＣＡＭ）１６４への
データの引き渡し処理と、ハードウェアソータ制御プロ
セッサ（ＥＣＡＭ）１６４からのデータ受信処理とがマ
ルチスレッドによって並行して実行される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ホスト装置からの要
求に応じて演算対象のファイルデータに対してソートま
たは関係代数演算等の演算処理を実行する演算処理装置
を備えたデータ処理装置に関する。

【０００２】

【従来の技術】一般に、コンピュータシステムにおいて
は、ソート処理や関係データベースの検索系処理等を高
速に実行するために専用のデータベース演算処理装置が
設けられている。このデータベース演算処理装置はハー
ドウェアソータと称される演算回路を備えており、この
演算回路を用いることによってホスト装置からの演算処
理要求に応じたソートや関係代数演算等を高速に実行す
る。

【０００３】このような制御を高速に行うためには、各
処理単位を並列に実行することが必要になる。そのため
全体を制御するプロセッサはマルチスレッド環境を提供
し、各処理単位に応じたスレッドを生成することにな
る。従来、このスレッドの生成には演算処理の過程が考
慮されておらず、このため、互いに別のスレッドのデー
タ結果を初期情報として受け取るまで実際の処理を開始
できないといった不具合があった。この場合、初期情報
を受信するまではスレッド管理のオーバヘッドが増加す
るだけで、実際の並行処理の効果は得られないことにな
る。

【０００４】

【発明が解決しようとする課題】従来では、初期情報が
伝達されるまでスレッド管理の無駄が生じており、これ
によってＣＰＵ資源の浪費、実行効率の悪化を招く欠点
があった。この発明はこのような点に鑑みてなされたも
ので、十分に効率の良い並行処理を実現することができ
るデータ処理装置を提供することを目的とする。

【０００５】

【課題を解決するための手段および作用】この発明は、
ホスト装置と、演算対象のファイルデータが格納される
２次記憶装置と、前記２次記憶装置を直接アクセスする
ためのパスを有し、前記ホスト装置からの要求に応じて
前記演算対象のファイルデータに対して所定の演算処理
を実行する演算処理装置とを備えたデータ処理装置にお
いて、前記演算処理装置は、演算対象のファイルデータ
を前記パスを介して前記２次記憶装置から入力する入力
手段と、入力された演算対象のファイルデータに対して
ソートまたは関係代数演算を実行する演算手段と、前記
演算対象のファイルデータおよび前記演算手段による演
算結果データが格納される内部メモリと、前記演算結果
データを前記２次記憶装置に出力する出力手段と、前記
ホスト装置からの演算要求に従って前記演算処理装置に
よる演算処理を制御する制御手段とを具備し、前記制御
手段は、前記ホスト装置から要求された演算処理を互い
に並行動作可能な複数の処理に分割し、それら処理毎に
スレッドを割り当てることによって前記演算処理をマル
チスレッド環境によって並行処理させることを第１の特
徴とする。

【０００６】このデータ処理装置においては、演算処理
が互いに並行動作可能な複数の処理に分割され、それら
処理毎にスレッドが割り当てられるので、各スレッドは
他のスレッドの結果等を待つこと無く、生成されると同
時に処理を開始することができる。したがって、演算処
理装置の並行処理効率を大幅に向上させることが可能と
なる。

【０００７】また、この発明は、データベース演算処理
装置に第１乃至第３のプロセッサから構成されるマルチ
プロセッサ構成を採用し、データベース演算処理装置と
２次記憶装置間のデータ入出力を第１のプロセッサに、
演算回路を用いた演算処理を第２のプロセッサに、そし
て、全体の制御を第３のプロセッサにそれぞれ機能分散
すると共に、ホスト装置からの演算処理とマルチスレッ
ドによる演算制御の並列処理とを第３のプロセッサによ
って実行させるように構成したことを第２の特徴とす
る。

【０００８】この構成においては、第１乃至第３のプロ
セッサによって効率よく負荷分散が図れ、しかも第１の
プロセッサによるデータ入出力と、第２のプロセッサに
よる演算処理との並行動作が可能となり、それら並行動
作とそれを実現するスレッドを効率的に生成することを
第３のプロセッサが実行制御することにより、データベ
ース演算処理装置の動作性能を十分に向上させることが
できる。

【０００９】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。

【００１０】図１にはこの発明の一実施例に係わるデー
タ処理装置の全体のシステム構成が示されている。この
データ処理装置は、ホストコンピュータ１０と、データ
ベース演算処理装置（データベースエンジン；ＤＢＥ）
１６と、磁気ディスク装置１７とによって構成されてい
る。ホストコンピュータ１０は、ＣＰＵ１１、主記憶装
置１２、第１および第２のチャンネル装置１４、１５に
よって構成されており、これらＣＰＵ１１、主記憶装置
１２、およびチャンネル装置１４、１５はシステムバス
１３を介して相互接続されている。

【００１１】ホストコンピュータ１０とデータベース演
算処理装置１６はチャンネル装置１４によって接続さ
れ、またホストコンピュータ１０と磁気ディスク装置１
７はチャンネル装置１５によって接続されている。さら
に、データベース演算処理装置１６と磁気ディスク１７
は専用のアクセスパス１８を介して接続されている。

【００１２】ＣＰＵ１１は、ホストコンピュータ１０全
体の制御を司るものであり、データベース演算処理装置
１６に対してソート処理や関係代数演算等の各種演算処
理の実行を依頼する。主記憶装置１２には、データベー
ス演算処理装置１６に演算対象ファイルや演算内容を指
示するためのコマンドが格納される。

【００１３】データベース演算処理装置（ＤＢＥ）１６
は、ＣＰＵ１１からのコマンドに基づいて演算対象ファ
イルのデータに対して演算処理を実行するものであり、
演算対象ファイルの入力および演算結果の出力のため
に、パス１８を介して磁気ディスク装置１７を直接的に
アクセスする。

【００１４】このデータベース演算処理装置（ＤＢＥ）
１６は、エンジンインターフェースプロセッサ（ＥＩ
Ｐ）１６１、エンジン制御プロセッサ（ＥＣＰ）１６
２、大容量メモリ（ＥＢＤＭ）１６３、ハードウェアソ
ータ制御プロセッサ（ＥＣＡＭ）１６４、並列ソーティ
ングモジュール（ＰＳＯＭ）１６５、および並列関係代
数演算モジュール（ＰＲＡＭ）１６６によって構成され
ている。

【００１５】エンジンインターフェースプロセッサ（Ｅ
ＩＰ）１６１、エンジン制御プロセッサ（ＥＣＰ）１６
２、およびハードウェアソータ制御プロセッサ（ＥＣＡ
Ｍ）１６４の３台のプロセッサは内部バス１６７によっ
て相互接続されており、大容量メモリ（ＥＢＤＭ）１６
３を共有メモリとする密結合のマルチプロセッサを構成
している。大容量メモリ（ＥＢＤＭ）１６３は、３台の
各プロセッサの共通のアドレス空間上に配置されてい
る。また、これら３台の各プロセッサ、つまり、エンジ
ンインターフェースプロセッサ（ＥＩＰ）１６１、エン
ジン制御プロセッサ（ＥＣＰ）１６２、およびハードウ
ェアソータ制御プロセッサ（ＥＣＡＭ）１６４には機能
分散がなされている。この場合、それぞれの固有の役割
を効率よく実行するために、これらの各プロセッサは、
密結合ながらそれぞれに適した独立のモニタによって動
作制御されるように構成されている。

【００１６】エンジンインターフェースプロセッサ（Ｅ
ＩＰ）１６１、エンジン制御プロセッサ（ＥＣＰ）１６
２、およびハードウェアソータ制御プロセッサ（ＥＣＡ
Ｍ）１６４機能分散は、次のようになされている。

【００１７】すなわち、エンジンインターフェースプロ
セッサ（ＥＩＰ）１６１は、ホストコンピュータ１０と
データベース演算処理装置１６間の通信を行うと共に、
磁気ディスク装置１７のディスクコントローラにもパス
１８を介して接続されており、磁気ディスク装置１７と
の間でのデータ入出力を制御する。また、エンジンイン
ターフェースプロセッサ（ＥＩＰ）１６１は、磁気ディ
スク装置１７にデータを出力する際、出力ファイルの再
構成処理も行う。

【００１８】ホストコンピュータ１０との通信において
は、エンジンインターフェースプロセッサ（ＥＩＰ）１
６１は、第１のチャンネル装置１４を介してＣＰＵ１１
から送られてくるコマンドを受信し、それをエンジン制
御プロセッサ（ＥＣＰ）１６２に送信する。また、エン
ジンインターフェースプロセッサ（ＥＩＰ）１６１は、
エンジン制御プロセッサ（ＥＣＰ）１６２から送られて
くるコマンド結果としてステータスを受信し、それを第
１のチャンネル装置１４を介してＣＰＵ１１に返信す
る。

【００１９】磁気ディスク装置１７との間のデータ入出
力においては、エンジンインターフェースプロセッサ
（ＥＩＰ）１６１は、エンジン制御プロセッサ（ＥＣ
Ｐ）１６２からの入出力要求を受け付け、大容量メモリ
（ＥＢＤＭ）１６３と磁気ディスク装置１７との間でデ
ータ転送を行う。その際、エンジン制御プロセッサ（Ｅ
ＣＰ）１６２からの要求に従い出力ファイルデータの再
構成処理も行う。

【００２０】エンジン制御プロセッサ（ＥＣＰ）１６２
は、エンジンインターフェースプロセッサ（ＥＩＰ）１
６１、大容量メモリ（ＥＢＤＭ）１６３、およびハード
ウェアソータ制御プロセッサ（ＥＣＡＭ）１６４を内部
バス１６７を介して制御するものであり、ＣＰＵ１１か
らのコマンドが、ソートや関係代数演算などの演算処理
コマンドであった場合には、それに対応する各種コマン
ド処理プロセスを生成・実行したり、最小の処理単位で
あるスレッドをその初期情報を与えると共に生成・実行
する。

【００２１】大容量メモリ（ＥＢＤＭ）１６３は、磁気
ディスク装置１７から読み出された演算対象のファイル
データ、ＣＰＵ１１から送られてくる各種演算処理コマ
ンド、ハードウェアソータ制御プロセッサ（ＥＣＡＭ）
１６４、並列ソーティングモジュール（ＰＳＯＭ）１６
５、および並列関係代数演算モジュール（ＰＲＡＭ）１
６６による演算処理結果、さらには、エンジン制御プロ
セッサ（ＥＣＰ）１６２による演算結果の統合結果等を
格納する共有メモリである。演算対象ファイルデータは
大容量メモリ（ＥＢＤＭ）１６３内の入力バッファ部に
格納され、演算処理結果は大容量メモリ（ＥＢＤＭ）１
６３内の出力バッファ部に格納される。

【００２２】ハードウェアソータ制御プロセッサ（ＥＣ
ＡＭ）１６４は、エンジン制御プロセッサ（ＥＣＰ）１
６２からの指令に基づいて、並列ソーティングモジュー
ル（ＰＳＯＭ）１６５および並列関係代数演算モジュー
ル（ＰＲＡＭ）１６６による演算を制御する。

【００２３】この場合、ハードウェアソータ制御プロセ
ッサ（ＥＣＡＭ）１６４は、大容量メモリ（ＥＢＤＭ）
１６３上のデータを並列ソーティングモジュール（ＰＳ
ＯＭ）１６５に入力し、並列関係代数演算モジュール
（ＰＲＡＭ）１６６から出力された演算結果を大容量メ
モリ（ＥＢＤＭ）１６３上に格納するが、並列ソーティ
ングモジュール（ＰＳＯＭ）１６５へのデータ入力に際
しては、まず、キー切り出し処理を実行する。このキー
切り出し処理においては、ハードウェアソータ制御プロ
セッサ（ＥＣＡＭ）１６４は、演算対象の各レコードか
ら演算に必要な演算対象キーフィールドのみを切り出
し、それにレコード識別番号（大容量メモリ（ＥＢＤ
Ｍ）１６３上におけるレコードの先頭アドレス）を付加
して並列ソーティングモジュール（ＰＳＯＭ）１６５へ
送出する。

【００２４】並列ソーティングモジュール（ＰＳＯＭ）
１６５は、大容量メモリ（ＥＢＤＭ）１６３によって駆
動され、ソートを並列に実行する専用のハードウェア回
路であり、並列関係代数演算モジュール（ＰＲＡＭ）１
６６に接続されている。この並列ソーティングモジュー
ル（ＰＳＯＭ）１６５は、パイプラインマージソータと
称されるものであり、２−ウェイマージを行う複数のソ
ートセルをカスケード接続してなる。

【００２５】並列関係代数演算モジュール（ＰＲＡＭ）
１６６は、関係データベースにおけるＪＯＩＮ（結合）
やＲＥＳＴＲＩＣＴ（制約）といった関係代数演算を並
列に実行する専用のハードウェア回路であり、並列ソー
ティングモジュール（ＰＳＯＭ）１６５からソートされ
たデータを入力し、演算結果をハードウェアソータ制御
プロセッサ（ＥＣＡＭ）１６４に出力する。ソート処理
だけを実行する場合には、並列関係代数演算モジュール
（ＰＲＡＭ）１６６は、最終段のソートセルとして機能
する。

【００２６】このように、エンジンインターフェースプ
ロセッサ（ＥＩＰ）１６１は、エンジン制御プロセッサ
（ＥＣＰ）１６２、およびハードウェアソータ制御プロ
セッサ（ＥＣＡＭ）１６４にはそれぞれ各種演算処理、
例えばソート処理やセレクト処理を実行するための機能
が分散されている。この場合、これらプロセッサは、大
容量メモリ（ＥＢＤＭ）１６３上のバッファのやりとり
を除けば非同期に動作し、平行して各機能を実行する。
すなわち、ソートやセレクト等の処理は、通常、入力処
理、演算処理、および出力処理から構成されるが、ハー
ドウェアソータ制御プロセッサ（ＥＣＡＭ）１６４の制
御により演算処理は、エンジンインターフェースプロセ
ッサ（ＥＩＰ）１６１による演算対象データの入力処理
と並行して実行される。また、ハードウェアソータ制御
プロセッサ（ＥＣＡＭ）１６４からの演算結果をエンジ
ン制御プロセッサ（ＥＣＰ）１６２によって統合処理す
る必要がある場合には、その統合処理とエンジンインタ
ーフェースプロセッサ（ＥＩＰ）１６１による出力処理
も並行して実行される。次に、図２を参照して、演算処
理に対するスレッドの割り当て手法を説明する。

【００２７】例えば、データベース演算処理装置１６が
ソート処理を行う場合、そのソート処理は、大容量メモ
リ（ＥＢＤＭ）１６３上のソート対象データをハードウ
ェアソータ制御プロセッサ（ＥＣＡＭ）１６４に渡す処
理（処理１）と、ハードウェアソータ制御プロセッサ
（ＥＣＡＭ）１６４からソート結果を受け取る処理（処
理２）とに分割される。これら処理は、互いに並行処理
可能な独立した処理であり、それぞれスレッドとして割
り当てられる。さらに、大容量メモリ（ＥＢＤＭ）１６
３に２つの入力バッファを設けて、それらの一方のバッ
ファのデータをハードウェアソータ制御プロセッサ（Ｅ
ＣＡＭ）１６４に渡している時に他方のバッファにデー
タを用意するといったいわゆるダブルバッファ処理を行
うことにより、処理１は２つの独立した処理に分割され
る。１つは、第１の入力バッファにデータを用意してそ
れをハードウェアソータ制御プロセッサ（ＥＣＡＭ）１
６４に渡す処理（処理１１）であり、もう一つは、第２
の入力バッファにデータを用意してそれをハードウェア
ソータ制御プロセッサ（ＥＣＡＭ）１６４に渡す処理
（処理１２）である。これら処理に対しても、処理１に
対応するスレッドから生成される新たなスレッドがそれ
ぞれ割り当てられる。同様に、大容量メモリ（ＥＢＤ
Ｍ）１６３に２つの出力バッファを設けて、それらの一
方のバッファのデータをマージ等を行う次の演算処理ス
レッドに渡している間に他方のバッファにハードウェア
ソータ制御プロセッサ（ＥＣＡＭ）１６４から出力され
るデータを格納することによって、処理２についても、
２つの独立した処理に分割できる。１つは、第１の出力
バッファにデータを用意してそれを次の演算処理スレッ
ドに渡す処理（処理２１）であり、もう一つは、第２の
入力バッファにデータを用意してそれを次の演算処理ス
レッドに渡す処理（処理２２）である。これら処理に対
しても、処理２に対応するスレッドから生成される新た
なスレッドがそれぞれ割り当てられる。

【００２８】このようにして、ソート処理は並行動作可
能な４つの処理に分割され、これらそれぞれにスレッド
が割り当てられる。これらスレッドは、それぞれ他のス
レッドの結果等を待つこと無く独立して処理を進められ
るので、生成されると同時に処理を開始することができ
る。次に、図３のフローチャートを参照して、スレッド
生成時の処理を説明する。

【００２９】スレッドは生成されるとスレッドを管理す
るためのテーブルに登録され、実行開始待ちキューにつ
ながれる（ステップＳ２１）。これは一般にはエンジン
制御プロセッサ（ＥＣＰ）１６２内のＯＳの機能として
提供される。従来であれば、生成されたスレッドは処理
を開始するための初期情報を獲得するまで待ち状態に入
る。しかし、これは機能的にはスレッドの初期設定にお
ける一部にほかならず、この実施例ではもともと並行し
て動作可能な処理にスレッドを割り当てているので、ス
レッド生成時におけるシステムコールの一部として実現
される。よって、スレッドは生成されるとともに処理開
始可能な状態になっており（ステップＳ２１１、Ｓ２１
２）、改めて初期情報を受け取る必要はない。

【００３０】また、このようにして生成されたスレッド
が更に他のスレッドを生成する場合も同様である。新し
いスレッドを生成することが必要であれば（ステップＳ
２２）、システムコールを用いることによって（ステッ
プ２３）、スレッド生成に伴う初期設定を行い（ステッ
プＳ２３１）、付随して処理開始の為の初期情報を与え
る（ステップ２３２）ことになる。こうして、スレッド
を生成した後は自スレッドの処理を継続し（ステップＳ
２４）、自スレッドの処理を終えるまで（ステップＳ２
５）までスレッドは存続する。

【００３１】以上のように、この実施例においては、エ
ンジン制御プロセッサ（ＥＣＰ）１６２の制御によっ
て、演算処理が互いに並行動作可能な複数の処理に分割
され、それら処理毎にスレッドが割り当てられるので、
各スレッドは他のスレッドの結果等を待つこと無く、生
成されると同時に処理を開始することができる。また、
並行動作可能な複数の処理それぞれについても、それら
各処理が内包している並行動作可能な複数の処理に細分
化され、それら処理がスレッドとして生成されるので、
並行処理効率を大幅に向上させることが可能となる。

【００３２】

【発明の効果】以上のようにこの発明によれば、スレッ
ドを生成と共にその実行が可能になり、効率の良いマル
チスレッド環境の実現によってシステム全体として効率
のよいデータ処理を実現できる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わる全体のシステム構
成を示すブロック図。

【図２】図１のシステムにおける演算処理に対するスレ
ッドの割り当ての一例を示す図。

【図３】図１のシステムにおけるスレッド生成動作を説
明するためのフローチャート。

【符号の説明】

１０…ホストコンピュータ、１３…システムバス、１４
…チャンネル、１６…データベース演算処理装置、１７
…磁気ディスク装置、１６１，１６２，１６４…プロセ
ッサ、１６３…大容量メモリ、１６５…並列ソーテング
モジュール、１６６…並列関係代数演算モジュール。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ホスト装置と、演算対象のファイルデー
   タが格納される２次記憶装置と、前記２次記憶装置を直
   接アクセスするためのパスを有し、前記ホスト装置から
   の要求に応じて前記演算対象のファイルデータに対して
   所定の演算処理を実行する演算処理装置とを備えたデー
   タ処理装置において、 前記演算処理装置は、演算対象のファイルデータを前記
   パスを介して前記２次記憶装置から入力する入力手段
   と、入力された演算対象のファイルデータに対してソー
   トまたは関係代数演算を実行する演算手段と、前記演算
   対象のファイルデータおよび前記演算手段による演算結
   果データが格納される内部メモリと、前記演算結果デー
   タを前記２次記憶装置に出力する出力手段と、前記ホス
   ト装置からの演算要求に従って前記演算処理装置による
   演算処理を制御する制御手段とを具備し、 前記制御手段は、前記ホスト装置から要求された演算処
   理を互いに並行動作可能な複数の処理に分割し、それら
   処理毎にスレッドを割り当てることによって前記演算処
   理をマルチスレッド環境によって並行処理させることを
   特徴とするデータ処理装置。
2. 【請求項２】 ホスト装置と、演算対象のファイルデー
   タが格納される２次記憶装置と、前記２次記憶装置を直
   接アクセスするためのパスを有し、前記ホスト装置から
   の要求に応じて前記演算対象のファイルデータに対して
   所定の演算処理を実行する演算処理装置とを備えたデー
   タ処理装置において、 前記演算処理装置は、前記ホスト装置との間の通信、お
   よび前記２次記憶装置との間のデータ入出力を実行する
   第１のプロセッサと、ソートまたは関係代数演算を行う
   演算回路と、この演算回路による演算を実行制御する第
   ２のプロセッサと、前記第１のプロセッサによって入力
   される演算対象のファイルデータおよび前記演算回路に
   よる演算結果が格納される内部メモリと、前記第１のプ
   ロセッサを介して供給される前記ホスト装置からの指示
   に基づき、前記第１および第２のプロセッサを動作制御
   する第３のプロセッサとを具備し、 前記第３のプロセッサは、前記ホスト装置から要求され
   た演算処理を互いに独立した複数の処理に分割し、それ
   ら処理毎にスレッドを割り当てることによって前記演算
   処理をマルチスレッド環境によって並行処理させること
   を特徴とするデータ処理装置。