JPH05324431A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】内部メモリの空き領域の断片化を最小に抑え、
メモリ管理の効率化を図る。 【構成】エンジン制御プロセッサ（ＥＣＰ）１６２は、
エンジンインターフェースプロセッサ（ＥＩＰ）１６
１、エンジン制御プロセッサ（ＥＣＰ）１６２およびハ
ードウェアソータ制御プロセッサ（ＥＣＡＭ）１６４に
よって共有メモリとして利用される大容量メモリ（ＥＢ
ＤＭ）１６３を一括管理し、ホストコンピュータ１０か
らの要求や、エンジンインターフェースプロセッサ（Ｅ
ＩＰ）１６１およびハードウェアソータ制御プロセッサ
（ＥＣＡＭ）１６４それぞれからの要求に対してデータ
領域とパラメタ領域とを区別してメモリ領域の配当を行
う。このため、データ領域とパラメタ領域を二極（高位
アドレスと低位アドレス）に分化でき、メモリの断片化
を最小に抑えることが可能になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ホスト装置からの要
求に応じて演算対象のファイルデータに対してソートま
たは関係代数演算等の演算処理を実行する演算処理装置
を備えたデータ処理装置に関する。

【０００２】

【従来の技術】一般に、コンピュータシステムにおいて
は、ソート処理や関係データベースの検索系処理等を高
速に実行するために専用のデータベース演算処理装置が
設けられている。このデータベース演算処理装置はハー
ドウェアソータと称される演算回路を備えており、この
演算回路を用いることによってホスト装置からの演算処
理要求に応じたソートや関係代数演算等を高速に実行す
る。

【０００３】このようなデータベース演算処理装置にお
いては、演算の中間結果データのメモリ格納などが伴
い、メモリの獲得、解放が複数回発生する。また、メモ
リに格納するものには、実際の処理データとその処理の
ために必要なパラメタの２種類があり、それらは必要と
するメモリ容量、獲得から解放までの寿命の点で大きな
隔たりがある。このため、内部メモリ上でデータ領域と
パラメタ領域が混在する可能性が大きく、空きメモリの
断片化を引き起こす原因となっていた。

【０００４】

【発明が解決しようとする課題】従来では、長期的なも
のと一時的なもの、また大きなものと小さなものの区別
なしにメモリ領域の獲得を行っていたので、空きメモリ
の断片化が引き起こされていた。

【０００５】この発明はこのような点に鑑みてなされた
もので、演算処理の対象あるいは結果となるデータと、
その演算処理の制御を行うパラメタを格納する領域を分
けられるようにし、内部メモリの空き領域の断片化を最
小に抑えることにより効率的なメモリ管理を行うことが
できるデータ処理装置を提供することを目的とする。

【０００６】

【課題を解決するための手段および作用】この発明は、
ホスト装置と、演算対象のファイルデータが格納される
２次記憶装置と、前記２次記憶装置を直接アクセスする
ためのパスを有し、前記ホスト装置からの要求に応じて
前記演算対象のファイルデータに対して所定の演算処理
を実行する演算処理装置とを備えたデータ処理装置にお
いて、前記演算処理装置は、前記ホスト装置からの演算
要求に従って演算対象のファイルデータを前記パスを介
して前記２次記憶装置から入力する入力手段と、入力さ
れた演算対象のファイルデータに対してソートまたは関
係代数演算を実行する演算処理手段と、前記演算対象の
ファイルデータおよび前記演算処理手段による演算結果
データが格納される内部メモリと、前記演算結果データ
を前記２次記憶装置に出力する出力手段と、前記演算対
象または演算結果のデータを格納するための記憶領域と
その演算を制御するためのパラメタを格納するための記
憶領域とが前記内部メモリの高位または低位の異なるメ
モリアドレス側からそれぞれ獲得されるように前記内部
メモリの割り当てを制御するメモリ制御手段とを具備す
ることを第１の特徴とする

【０００７】このデータ処理装置の内部メモリにおいて
は、データを格納するための領域とパラメタを格納する
ための領域を二極（高位アドレスと低位アドレス）に分
化させることにより、大きさ、寿命等の性格が異なるメ
モリ領域の混在を回避している。大きさの観点からは、
それぞれ同程度の大きさによりメモリ領域の獲得が行わ
れるので、メモリの解放、獲得を繰り返してもメモリの
断片化は最小に抑えられている。また、寿命の観点から
考えても、異なるメモリ領域の混在を許せば、寿命の短
い方のメモリ領域は長い方のメモリ領域の間で解放、獲
得を繰り返さなければならず、この観点からも二極化に
よりメモリの断片化を抑えられる。

【０００８】また、この発明は、データベース演算処理
装置に第１乃至第３のプロセッサから構成されるマルチ
プロセッサ構成を採用し、データベース演算処理装置と
２次記憶装置間のデータ入出力を第１のプロセッサに、
演算回路を用いた演算処理を第２のプロセッサに、そし
て、全体の制御を第３のプロセッサにそれぞれ機能分散
すると共に、データを格納するための領域とパラメタを
格納するための領域を二極に分化させる内部メモリの割
り当てを第３のプロセッサによって制御させるように構
成したことを第２の特徴とする。

【０００９】この構成においては、第１乃至第３のプロ
セッサによって効率よく負荷分散が図れ、しかも第１の
プロセッサによるデータ入出力と、第２のプロセッサに
よる演算処理との並行動作が可能となり、それら並行動
作とメモリの効率的な運用とを第３のプロセッサが実行
制御することにより、データベース演算処理装置の動作
性能を十分に向上させることができる。

【００１０】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。

【００１１】図１にはこの発明の一実施例に係わるデー
タ処理装置の全体のシステム構成が示されている。この
データ処理装置は、ホストコンピュータ１０と、データ
ベース演算処理装置（データベースエンジン；ＤＢＥ）
１６と、磁気ディスク装置１７とによって構成されてい
る。ホストコンピュータ１０は、ＣＰＵ１１、主記憶装
置１２、第１および第２のチャンネル装置１４、１５に
よって構成されており、これらＣＰＵ１１、主記憶装置
１２、およびチャンネル装置１４、１５はシステムバス
１３を介して相互接続されている。

【００１２】ホストコンピュータ１０とデータベース演
算処理装置１６はチャンネル装置１４によって接続さ
れ、またホストコンピュータ１０と磁気ディスク装置１
７はチャンネル装置１５によって接続されている。さら
に、データベース演算処理装置１６と磁気ディスク１７
は専用のアクセスパス１８を介して接続されている。

【００１３】ＣＰＵ１１は、ホストコンピュータ１０全
体の制御を司るものであり、データベース演算処理装置
１６に対してソート処理や関係代数演算等の各種演算処
理の実行を依頼する。主記憶装置１２には、データベー
ス演算処理装置１６に演算対象ファイルや演算内容を指
示するためのコマンドが格納される。

【００１４】データベース演算処理装置（ＤＢＥ）１６
は、ＣＰＵ１１からのコマンドに基づいて演算対象ファ
イルのデータに対して演算処理を実行するものであり、
演算対象ファイルの入力および演算結果の出力のため
に、パス１８を介して磁気ディスク装置１７を直接的に
アクセスする。

【００１５】このデータベース演算処理装置（ＤＢＥ）
１６は、エンジンインターフェースプロセッサ（ＥＩ
Ｐ）１６１、エンジン制御プロセッサ（ＥＣＰ）１６
２、大容量メモリ（ＥＢＤＭ）１６３、ハードウェアソ
ータ制御プロセッサ（ＥＣＡＭ）１６４、並列ソーティ
ングモジュール（ＰＳＯＭ）１６５、および並列関係代
数演算モジュール（ＰＲＡＭ）１６６によって構成され
ている。

【００１６】エンジンインターフェースプロセッサ（Ｅ
ＩＰ）１６１、エンジン制御プロセッサ（ＥＣＰ）１６
２、およびハードウェアソータ制御プロセッサ（ＥＣＡ
Ｍ）１６４の３台のプロセッサは、内部バス１６７によ
って相互接続されており、大容量メモリ（ＥＢＤＭ）１
６３を共有メモリとする密結合のマルチプロセッサを構
成している。大容量メモリ（ＥＢＤＭ）１６３は、３台
の各プロセッサの共通のアドレス空間上に配置されてい
る。また、これら３台の各プロセッサ、つまり、エンジ
ンインターフェースプロセッサ（ＥＩＰ）１６１、、お
よびハードウェアソータ制御プロセッサ（ＥＣＡＭ）１
６４には機能分散がなされている。この場合、それぞれ
の固有の役割を効率よく実行するために、これらの各プ
ロセッサは、密結合ながらそれぞれに適した独立のモニ
タによって動作制御されるように構成されている。

【００１７】エンジンインターフェースプロセッサ（Ｅ
ＩＰ）１６１、エンジン制御プロセッサ（ＥＣＰ）１６
２、およびハードウェアソータ制御プロセッサ（ＥＣＡ
Ｍ）１６４機能分散は、次のようになされている。

【００１８】すなわち、エンジンインターフェースプロ
セッサ（ＥＩＰ）１６１は、ホストコンピュータ１０と
データベース演算処理装置１６間の通信を行うと共に、
磁気ディスク装置１７のディスクコントローラにもパス
１８を介して接続されており、磁気ディスク装置１７と
の間でのデータ入出力を制御する。また、エンジンイン
ターフェースプロセッサ（ＥＩＰ）１６１は、磁気ディ
スク装置１７にデータを出力する際、出力ファイルの再
構成処理も行う。

【００１９】ホストコンピュータ１０との通信において
は、エンジンインターフェースプロセッサ（ＥＩＰ）１
６１は、第１のチャンネル装置１４を介してＣＰＵ１１
から送られてくるコマンドを受信し、それをエンジン制
御プロセッサ（ＥＣＰ）１６２に送信する。また、エン
ジンインターフェースプロセッサ（ＥＩＰ）１６１は、
エンジン制御プロセッサ（ＥＣＰ）１６２から送られて
くるコマンド結果としてステータスを受信し、それを第
１のチャンネル装置１４を介してＣＰＵ１１に返信す
る。

【００２０】磁気ディスク装置１７との間のデータ入出
力においては、エンジンインターフェースプロセッサ
（ＥＩＰ）１６１は、エンジン制御プロセッサ（ＥＣ
Ｐ）１６２からの入出力要求を受け付け、大容量メモリ
（ＥＢＤＭ）１６３と磁気ディスク装置１７との間でデ
ータ転送を行う。その際、エンジン制御プロセッサ（Ｅ
ＣＰ）１６２からの要求に従い出力ファイルデータの再
構成処理も行う。

【００２１】エンジン制御プロセッサ（ＥＣＰ）１６２
は、エンジンインターフェースプロセッサ（ＥＩＰ）１
６１、大容量メモリ（ＥＢＤＭ）１６３、およびハード
ウェアソータ制御プロセッサ（ＥＣＡＭ）１６４を内部
パス１６７を介して制御するものであり、ＣＰＵ１１か
らのコマンドが、ソートや関係代数演算などの演算処理
コマンドであった場合には、それに対応する各種コマン
ド処理プロセスを生成・実行したり、大容量メモリ（Ｅ
ＢＤＭ）１６３の割当、配当を行う。

【００２２】大容量メモリ（ＥＢＤＭ）１６３は、磁気
ディスク装置１７から読み出された演算対象のファイル
データ、ＣＰＵ１１から送られてくる各種演算処理コマ
ンド、ハードウェアソータ制御プロセッサ（ＥＣＡＭ）
１６４、並列ソーティングモジュール（ＰＳＯＭ）１６
５、および並列関係代数演算モジュール（ＰＲＡＭ）１
６６による演算処理結果、さらには、エンジン制御プロ
セッサ（ＥＣＰ）１６２による演算結果の統合結果等を
格納する共有メモリである。演算対象ファイルデータは
大容量メモリ（ＥＢＤＭ）１６３内の入力バッファ部に
格納され、演算処理結果は大容量メモリ（ＥＢＤＭ）１
６３内の出力バッファ部に格納される。

【００２３】ハードウェアソータ制御プロセッサ（ＥＣ
ＡＭ）１６４は、エンジン制御プロセッサ（ＥＣＰ）１
６２からの指令に基づいて、並列ソーティングモジュー
ル（ＰＳＯＭ）１６５および並列関係代数演算モジュー
ル（ＰＲＡＭ）１６６による演算を制御する。

【００２４】この場合、ハードウェアソータ制御プロセ
ッサ（ＥＣＡＭ）１６４は、大容量メモリ（ＥＢＤＭ）
１６３上のデータを並列ソーティングモジュール（ＰＳ
ＯＭ）１６５に入力し、並列関係代数演算モジュール
（ＰＲＡＭ）１６６から出力された演算結果を大容量メ
モリ（ＥＢＤＭ）１６３上に格納するが、並列ソーティ
ングモジュール（ＰＳＯＭ）１６５へのデータ入力に際
しては、まず、キー切り出し処理を実行する。このキー
切り出し処理においては、ハードウェアソータ制御プロ
セッサ（ＥＣＡＭ）１６４は、演算対象の各レコードか
ら演算に必要な演算対象キーフィールドのみを切り出
し、それにレコード識別番号（大容量メモリ（ＥＢＤ
Ｍ）１６３上におけるレコードの先頭アドレス）を付加
して並列ソーティングモジュール（ＰＳＯＭ）１６５へ
送出する。

【００２５】並列ソーティングモジュール（ＰＳＯＭ）
１６５は、大容量メモリ（ＥＢＤＭ）１６３によって駆
動され、ソートを並列に実行する専用のハードウェア回
路であり、並列関係代数演算モジュール（ＰＲＡＭ）１
６６に接続されている。この並列ソーティングモジュー
ル（ＰＳＯＭ）１６５は、パイプラインマージソータと
称されるものであり、２−ウェイマージを行う複数のソ
ートセルをカスケード接続してなる。

【００２６】並列関係代数演算モジュール（ＰＲＡＭ）
１６６は、関係データベースにおけるＪＯＩＮ（結合）
やＲＥＳＴＲＩＣＴ（制約）といった関係代数演算を並
列に実行する専用のハードウェア回路であり、並列ソー
ティングモジュール（ＰＳＯＭ）１６５からソートされ
たデータを入力し、演算結果をハードウェアソータ制御
プロセッサ（ＥＣＡＭ）１６４に出力する。ソート処理
だけを実行する場合には、並列関係代数演算モジュール
（ＰＲＡＭ）１６６は、最終段のソートセルとして機能
する。

【００２７】このように、エンジンインターフェースプ
ロセッサ（ＥＩＰ）１６１は、エンジン制御プロセッサ
（ＥＣＰ）１６２、およびハードウェアソータ制御プロ
セッサ（ＥＣＡＭ）１６４にはそれぞれ各種演算処理、
例えばソート処理やセレクト処理を実行するための機能
が分散されている。この場合、これらプロセッサは、大
容量メモリ（ＥＢＤＭ）１６３上のソートやセレクトな
どの処理は、通常、入力処理、演算処理、および出力処
理から構成されるが、ハードウェアソータ制御プロセッ
サ（ＥＣＡＭ）１６４の制御により演算処理は、エンジ
ンインターフェースプロセッサ（ＥＩＰ）１６１による
演算対象データの入力処理と並行して実行される。ま
た、ハードウェアソータ制御プロセッサ（ＥＣＡＭ）１
６４からの演算結果をエンジン制御プロセッサ（ＥＣ
Ｐ）１６２によって統合処理する必要がある場合には、
その統合処理とエンジンインターフェースプロセッサ
（ＥＩＰ）１６１による出力処理も並行して実行され
る。次に、図２乃至図６を参照して一連の関連を処理に
ついて説明する。

【００２８】まず、図２（ａ）にメモリの空き領域管理
状態を示す。図中における点線の矢印は、それぞれ次の
空き領域を探査するための管理情報として記録されてい
る。この矢印でつながれた空き領域を下記では空き領域
鎖と呼ぶことにする。それぞれの空き領域鎖は高位、低
位のアドレスから順につながっている。また便宜上、図
における左側をデータ領域、右側をパラメタ領域とす
る。左側からの矢印と右側からの矢印は、それぞれのデ
ータ領域の空き領域鎖およびパラメタ領域の空き領域鎖
を示す。データ領域とパラメタ領域に挟まれた空き領域
のみ両方の空き領域鎖につながっている。空き領域２５
に新たなデータ領域２５−１が確保されると、図２
（ｂ）に示されているように、データ領域の空き領域鎖
の終点は領域２５から領域２５−２に変化される。同様
に、パラメタ領域の空き領域鎖の終点も領域２５から領
域２５−２に変化される。

【００２９】図３にファーストフィットと呼ばれるメモ
リ獲得手法のフローチャートを示す。まず、エンジン制
御プロセッサ（ＥＣＰ）１６２は、空き領域鎖の先頭に
ある空き領域を取り出し（ステップＳ３０１）、それが
必要とされる大きさを充足しているかどうかの判定を行
う（ステップＳ３０２）。このとき、十分な大きさがな
ければ、当然そこからメモリを獲得することはできな
い。よって、次の領域を検索することになる。この検索
は図２における矢印をたどって行われる。ここで、もし
次の空き領域が存在していないとすると（ステップＳ３
０３）、メモリ獲得に失敗したことになる（ステップＳ
３０５）。この場合、データ領域とパラメタ領域の混在
を許してメモリ獲得を行うか、あるいは要求するメモリ
容量を小さくして獲得し直すか、または使用領域の整理
を行った後に獲得し直すか、等の方法が必要とされる。
次の空き領域が存在した場合（ステップＳ３０３）に
は、その領域を取り出し（ステップ３０４）、以上と同
様の処理を繰り返す。その結果、十分な空き領域が見つ
かると（ステップＳ３０２）、その領域からメモリの獲
得を行うことになる。この領域では空き領域鎖からは切
り離され（ステップＳ３０６）、使用可能となる（ステ
ップＳ３０７）。しかし、ここで獲得された領域が必要
とされる領域よりも余裕がある場合（ステップＳ３０
８）は、不要分は空き領域鎖に再度組み込まれる（ステ
ップＳ３０９）。

【００３０】図４にベストフィットと呼ばれるメモリ獲
得手法のフローチャートを示す。前半部分（ステップＳ
４０１〜４０５）はファーストフィットと同様である。
その結果十分な空き領域が見つかると（ステップＳ４０
２）、それを獲得対象の候補として記憶する（ステップ
Ｓ４０６）。さらに次の空き領域があれば（ステップＳ
４０７）、その領域を取り出し（ステップＳ４０８）、
それが必要とされる領域を充足しているかどうかの判断
を行う（ステップＳ４０９）。不足していれば、また次
の領域の有無を確認し（ステップＳ４０７）、同様の処
理を繰り返す。ここで、十分な空き領域が見つかると、
既に記憶している候補の領域と大きさを比較する（ステ
ップＳ４１０）。候補領域よりも小さいならば、その領
域を新たに候補として記憶し（ステップＳ４１１）、ま
た次の領域の有無を確認して（ステップＳ４０７）、同
様の処理を繰り返す。空き領域がなくなれば、それまで
の最終的な候補領域を空き領域鎖から切り離し（ステッ
プＳ４１２）、使用可能とする（ステップＳ４１３）。
大きさに余裕がある場合（ステップＳ４１４）には、不
要分は空き領域鎖に再度組み込まれる（ステップＳ４１
５）。

【００３１】図５にデータ領域とパラメタ領域を区別す
る動作のフローチャートを示す。まず、エンジン制御プ
ロセッサ（ＥＣＰ）１６２は、獲得すべき領域がデータ
領域かパラメータ領域かの判定を行う（ステップＳ５０
１）。この判定結果に基づき、データ領域ならば空きデ
ータ領域鎖、パラメタ領域ならば空きパラメタ領域鎖か
らメモリを獲得する（ステップＳ５０２、Ｓ５０３）。
ここで、メモリ獲得のアルゴリズムとしてファーストフ
ィットを用いるかベストフィットを用いるかは、諸々の
要素により異なってくる。

【００３２】図６にメモリ解放のフローチャートを示
す。まず、空き領域鎖をたどることにより、エンジン制
御プロセッサ（ＥＣＰ）１６２は、解放される領域の空
き領域鎖への組み込み位置を獲得する（ステップＳ６０
１）。次に、その前後に連続した空き領域が存在してい
るかどうかの判定を行う（ステップＳ６０２）。なけれ
ば、その空き領域鎖のその位置に解放する領域を組み込
む（ステップＳ６０５）。存在していれば、それらの領
域を空き領域から切り離し（ステップＳ６０３）、まと
めてひとつの領域として（ステップＳ６０４）、空き領
域鎖の中に組み込む（ステップＳ６０５）。

【００３３】以上にように、エンジン制御プロセッサ
（ＥＣＰ）１６２は、エンジンインターフェースプロセ
ッサ（ＥＩＰ）１６１、エンジン制御プロセッサ（ＥＣ
Ｐ）１６２およびハードウェアソータ制御プロセッサ
（ＥＣＡＭ）１６４によって共有メモリとして利用され
る大容量メモリ（ＥＢＤＭ）１６３を一括管理し、ホス
トコンピュータ１０からの要求や、エンジンインターフ
ェースプロセッサ（ＥＩＰ）１６１およびハードウェア
ソータ制御プロセッサ（ＥＣＡＭ）１６４それぞれから
の要求に対してデータ領域とパラメタ領域とを区別して
メモリ領域の配当を行う。このため、データを格納する
ための領域とパラメタを格納するための領域を二極（高
位アドレスと低位アドレス）に分化されせることによ
り、大きさ、寿命等の性格が異なるメモリ領域の混在を
回避できる。したがって、演算処理中にメモリの解放、
獲得を繰り返してもメモリの断片化は最小に抑えられ
る。また、寿命の観点から考えても、異なるメモリ領域
の混在を許せば、寿命の短い方のメモリ領域は長い方の
メモリ領域の間で解放、獲得を繰り返さなければなら
ず、この観点からも二極化によりメモリの断片化を効果
的に抑えられる。

【００３４】

【発明の効果】以上説明したように、この発明によれ
ば、データベース演算処理装置の内部メモリを使用する
ときに性格の異なるメモリ領域を分化してメモリの断片
化を抑制することができるようになり、ホスト装置の負
荷、データベース演算処理装置の負荷、さらには内部メ
モリの断片化を削減することができ、システム全体とし
て効率のよいデータ処理を実現できる。

【図面の簡単な説明】

【図１】この発明の一実施例に係わる全体のシステム構
成を示すブロック図。

【図２】図１のシステムにおけるメモリの空き領域管理
状態を示す図。

【図３】図１のシステムにおけるファーストフィットに
よるメモリ獲得動作を示す図。

【図４】図１のシステムにおけるベストフィットによる
メモリ獲得動作を示す図。

【図５】図１のシステムにおけるデータ領域とパラメタ
領域それぞれのメモリ領域の獲得を説明するためのフロ
ーチャート。

【図６】図１のシステムにおけるメモリ領域の解放を説
明するためのフローチャート。

【符号の説明】

１０…ホストコンピュータ、１３…システムバス、１
４，１５…第１および第２のチャンネル装置、１６…デ
ータベース演算処理装置、１７…磁気ディスク装置、１
６１，１６２…プロセッサ、１６３…大容量メモリ、１
６５…並列ソーテングモジュール、１６６…並列関係代
数演算モジュール、２１，２３，２４，２６，２８，２
９，２５−１…使用中メモリ、２２，２５，２７，２５
−２…空きメモリ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ホスト装置と、演算対象のファイルデー
   タが格納される２次記憶装置と、前記２次記憶装置を直
   接アクセスするためのパスを有し、前記ホスト装置から
   の要求に応じて前記演算対象のファイルデータに対して
   所定の演算処理を実行する演算処理装置とを備えたデー
   タ処理装置において、 前記演算処理装置は、前記ホスト装置からの演算要求に
   従って演算対象のファイルデータを前記パスを介して前
   記２次記憶装置から入力する入力手段と、入力された演
   算対象のファイルデータに対してソートまたは関係代数
   演算を実行する演算処理手段と、前記演算対象のファイ
   ルデータおよび前記演算処理手段による演算結果データ
   が格納される内部メモリと、前記演算結果データを前記
   ２次記憶装置に出力する出力手段と、前記演算対象また
   は演算結果のデータを格納するための記憶領域とその演
   算を制御するためのパラメタを格納するための記憶領域
   とが前記内部メモリの高位または低位の異なるメモリア
   ドレス側からそれぞれ獲得されるように前記内部メモリ
   の割り当てを制御するメモリ制御手段とを具備すること
   を特徴とするデータ処理装置。
2. 【請求項２】 ホスト装置と、演算対象のファイルデー
   タが格納される２次記憶装置と、前記２次記憶装置を直
   接アクセスするためのパスを有し、前記ホスト装置から
   の要求に応じて前記演算対象のファイルデータに対して
   所定の演算処理を実行する演算処理装置とを備えたデー
   タ処理装置において、 前記演算処理装置は、前記ホスト装置との間の通信、お
   よび前記２次記憶装置との間のデータ入出力を実行する
   第１のプロセッサと、ソートまたは関係代数演算を行う
   演算回路と、この演算回路による演算を実行制御する第
   ２のプロセッサと、前記第１のプロセッサによって入力
   される演算対象のファイルデータおよび前記演算回路に
   よる演算結果が格納される内部メモリと、前記第１のプ
   ロセッサを介して供給される前記ホスト装置からの指示
   に基づき、前記第１および第２のプロセッサを動作制御
   する第３のプロセッサとを具備し、 前記第３のプロセッサは、前記演算対象または演算結果
   のデータを格納するための記憶領域とその演算を制御す
   るためのパラメタを格納するための記憶領域とが前記内
   部メモリの高位または低位の異なるメモリアドレス側か
   らそれぞれ獲得されるように前記内部メモリの割り当て
   を制御することを特徴とするデータ処理装置。