JPH06348560A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH06348560A
JPH06348560A JP5135617A JP13561793A JPH06348560A JP H06348560 A JPH06348560 A JP H06348560A JP 5135617 A JP5135617 A JP 5135617A JP 13561793 A JP13561793 A JP 13561793A JP H06348560 A JPH06348560 A JP H06348560A
Authority
JP
Japan
Prior art keywords
input
processor
projection
data
arithmetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5135617A
Other languages
English (en)
Inventor
Kazunori Shimakawa
和典 島川
Takao Iwasaki
孝夫 岩崎
Hiroyoshi Yamada
広佳 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5135617A priority Critical patent/JPH06348560A/ja
Publication of JPH06348560A publication Critical patent/JPH06348560A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

(57)【要約】 【目的】本発明は、入力処理中に射影処理を同時並行し
て実行することにより、射影結果のみを内部メモリ上に
格納して、内部メモリの利用効率を向上させたデータ処
理装置を構築することを主な特徴とする。 【構成】演算処理装置16が、ホスト装置10からの要
求に従って、入力手段161による入力処理と射影手段
162による射影処理とを並行して実行制御することを
特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、ホスト装置からの要
求に応じて演算対象のファイルデータに対してソートま
たは関係代数演算等の演算処理を実行する演算処理装置
を備えたデータ処理装置に関する。
【0002】
【従来の技術】一般に、コンピュータシステムにおいて
は、ソート処理やリレーショナルデータベースの検索系
処理等を高速に実行するために専用のデータベース演算
処理装置が設けられている。
【0003】このデータベース演算処理装置は、ハード
ウェアソータと称される演算回路を備えており、この演
算回路を用いることによってホスト装置からの演算処理
要求に応じたソートや関係代数演算等を高速に実行する
ことができる。
【0004】ところで、上述したコンピュータシステム
において、従来、入力処理と射影処理とは互いに独立し
て行われていた。即ち、入出力処理用プロセッサはデー
タベース演算処理装置の内部メモリ上にデータを入力す
る処理と、他のプロセッサの演算処理結果データから必
要なフィールド部分のみを切り出す(射影する)処理と
は時系列的に異なった処理として実行していたものであ
る。
【0005】この処理方式の欠点は、本来は入力後の演
算処理と演算後の射影処理において一度も扱われること
のない不要フィールドまでも内部メモリに入力してお
り、結局、ファイルデータの全部を内部メモリに入力す
ることになり、不要なメモリ消費を招いていた。更に重
大な問題として、入力ファイルデータサイズと演算結果
サイズの合計が内部メモリに入りきらない場合には、特
別な処理として作業ファイルを使用する以外に処理手段
がなかった。この問題は性能向上を第一義とするデータ
ベース演算処理装置にとって致命的であった。
【0006】
【発明が解消しようとする課題】上述したように従来で
は、この種コンピュータシステムにおいて、ファイルデ
ータの全てを内部メモリに入力していたため、内部メモ
リの利用効率が著しく低下し、その結果、データベース
演算処理装置のトータルな演算処理性能も低下してい
た。
【0007】この発明は上記実情に鑑みなされたもの
で、入力処理中に射影処理を同時並行して実行すること
により、射影結果のみを内部メモリ上に格納して、内部
メモリの利用効率を向上させ、入力処理以降に接続され
る他の演算処理が必要とする内部メモリ上でのバッファ
確保を容易化して、これにより作業ファイルを使用する
処理を不要とし、最終的にデータベース演算処理装置の
トータル性能を飛躍的に向上させることを可能としたデ
ータ処理装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明は、ホスト装置
と、演算対象となるファイルデータが格納される二次記
憶装置と、二次記憶装置を直接アクセスするためのパス
を有し前記ホスト装置からの要求に応じて前記演算対象
となるファイルデータに対して所定の演算処理を実行す
る演算処理装置とを備えたデータ処理装置において、ホ
スト装置からの演算要求に従って演算対象となるファイ
ルデータを前記パスを介して前記二次記憶装置から入力
する入力手段と、入力された演算対象のファイルデータ
に対し所定の算術論理演算操作を実行する演算処理手段
と、前記演算対象となるファイルデータおよび前記演算
処理手段による演算結果データが格納される内部メモリ
と、前記演算結果データを前記二次記憶装置に出力する
出力手段と、前記ホスト装置より与えられる射影指定に
従って射影し、その結果を前記内部メモリに出力する操
作を前記入力手段による二次記憶装置からのファイルデ
ータの入力操作と並行して実行する射影手段とを具備す
ることを特徴とする。この際、演算処理装置は、内部メ
モリに少なくとも2個の入力バッファを用意し、入力手
段を介して入力されたファイルデータをホスト装置から
得られる射影条件により射影手段を介して射影し、その
射影結果を指定された入力バッファに出力する。
【0009】また、前記演算処理装置は、前記ホスト装
置との間の通信、および前記二次記憶装置との間のデー
タ入出力を実行する第1のプロセッサと、ソートまたは
関係代数演算等算術論理演算を行なう演算回路と、この
演算回路による演算を実行制御する第2のプロセッサ
と、前記第1のプロセッサによって入力される演算対象
のファイルデータおよび前記演算回路による演算結果が
格納される内部メモリと、前記第1のプロセッサを介し
て供給される前記ホスト装置からの指示に基づき前記第
1および第2のプロセッサを動作制御する第3のプロセ
ッサとを具備し、前記第3のプロセッサは、前記演算処
理装置が前記ホスト装置からの要求に従って、前記第1
のプロセッサが前記ファイルデータの入力処理と前記ホ
スト装置により与えられた射影指定による射影処理を並
行して実行するように指示し、それを受けた前記第1の
プロセッサは入力操作と射影操作を並行して実行するこ
とを特徴とする。この際、第1のプロセッサは、ホスト
装置からの指示に従い射影条件を入力バッファアドレス
と共に第1のプロセッサに伝えて入力開始を指示し、前
記第1のプロセッサは、射影結果データを前記入力バッ
ファに出力する動作を入力データが終了するまで繰り返
す。
【0010】
【作用】この発明は、演算処理装置がホスト装置からの
要求に従って、入力手段による入力と射影手段による射
影処理とを並行していて実行することを特徴とする。入
力手段による入力処理中に射影手段による前記射影処理
を同時並行して実行することにより、射影結果のみを内
部メモリ上に格納して、内部メモリの利用効率を向上さ
せ、入力処理以降に接続される他の演算処理が必要とす
る内部メモリ上でのバッファ確保を容易とし、これによ
り作業ファイルを使用する処理を不要とし、最終的にデ
ータベース演算処理装置のトータル性能を飛躍的に向上
することが可能となる。
【0011】また、この発明は、データベース演算処理
装置に、第1乃至第3のプロセッサから構成されるマル
チプロセッサ構成を採用し、データベース演算処理装置
と二次記憶装置のデータ入出力及び入力処理と並行した
射影処理を第1のプロセッサに、演算回路を用いた演算
処理を第2のプロセッサに、そして、全体の制御を第3
のプロセッサにそれぞれ機能分散するとともに、ホスト
装置からの演算処理を第3のプロセッサによって実行さ
せることを第2の特徴とする。このような機能構成とす
ることにより、第1乃至第3のプロセッサによって効率
のよい負荷分散が図れ、しかも第1のプロセッサによる
データ入出力と並行した射影処理と、第2のプロセッサ
による演算処理との並行動作が可能となり、それら並行
動作を第3のプロセッサが実行制御することにより、デ
ータベース演算処理装置の動作性能を十分に向上させる
ことができる。
【0012】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は本発明の実施例に於ける装置の構成を示す
ブロック図である。本発明のデータ処理装置は、ホスト
コンピュータ10と、データベース演算処理装置(デー
タベースエンジン;DBE)16と、磁気ディスク装置
17とにより構成される。
【0013】ホストコンピュータ10は、CPU11、
主記憶装置12、第1および第2のチヤネル装置14,
15により構成される。これらCPU11、主記憶装置
12、およびチェネル装置14,15はシステムバス1
3を介して相互接続される。
【0014】ホストコンピュータ10とデータベース演
算処理装置16はチャネル装置14によって接続され、
またホストコンピュータ10と磁気ディスク装置17は
チャネル装置15によって接続されている。更に、デー
タベース演算処理装置16と磁気ディスク17は専用の
アクセスパス18を介して接続されている。
【0015】CPU11は、ホストコンピュータ10全
体の制御を司るものであり、データベース演算処理装置
16に対してソート処理や関係代数演算等の各種演算処
理の実行を委任する。
【0016】主記憶装置12には、データベース演算処
理装置16に供給すべき演算対象ファイルや演算内容を
指示するためのコマンドが格納される。データベース演
算処理装置(DBE)16は、CPU11から発行され
るコマンドに基づいて演算対象ファイルのデータに対し
て演算処理を実行するもので、演算対象ファイルの入力
および演算結果の出力のために、パス18を介して磁気
ディスク装置17を直接的にアクセスする。
【0017】このデータベース演算処理装置16は、エ
ンジンインタフェースプロセッサ(EIP)161、エ
ンジン制御プロセッサ(ECP)162、大容量メモリ
(EBDM)163、ハードウェアソータ制御プロセッ
サ(ECAM)164、並列ソーティングモジュール
(PSOM)165、および並列関係代数演算モジュー
ル(PRAM)166等によって構成される。
【0018】エンジンインタフェースプロセッサ16
1、エンジン制御プロセッサ162、およびハードウェ
アソータ制御プロセッサ164の3台のプロセッサは、
内部バス167によって相互接続されており、大容量メ
モリ163を共有メモリとする密結合のマルチプルセッ
サを構成している。
【0019】大容量メモリ163は、上記3台の各プロ
セッサの共通のアドレス空間上に配置されている。ま
た、これら3台のプロセッサ、つまり、エンジンインタ
フェースプロセッサ161、エンジン制御プロセッサ1
62、およびハードウェアソータ制御プロセッサ154
には機能分散がなされている。この場合、それぞれの固
有の役割を効率よく実行するために、これら各プロセッ
サは、密結合ながらそれぞれに適した独立のモニタによ
って動作制御されるように構成されている。
【0020】エンジンインタフェースプロセッサ16
1、エンジン制御プロセッサ162、およびハードウェ
アソータ制御プロセッサ164の機能分散は、次のよう
になされている。
【0021】即ち、エンジンインタフェースプロセッサ
161は、ホストコンピュータ10とデータベース演算
処理装置16間の通信を行なうとともに、磁気ディスク
装置17のディスクコントローラにもパス18を介して
接続されており、磁気ディスク装置17との間でのデー
タ入出力を制御する。また、エンジンインタフェースプ
ロセッサ161は、磁気ディスク装置17にデータを出
力する際、出力ファイルの再構成処理も行なう。
【0022】ホストコンピュータ10との通信におい
て、エンジンインタフェースプロセッサ161は、第1
のチャネル装置14を介してCPU11から送られてく
るコマンドを受信し、それをエンジン制御プロセッサ1
62に送信する。
【0023】また、エンジンインタフェースプロセッサ
161は、エンジン制御プロセッサ162から送られて
くるコマンドの結果としてステータスを受信し、それを
第1のチャネル装置14を介してCPU11に返信す
る。
【0024】磁気ディスク装置17との間のデータ入出
力において、エンジンインタフェースプロセッサ161
は、エンジン制御プロセッサ162からの入出力要求を
受け付け、大容量メモリ163と磁気ディスク装置17
との間でデータ転送を行なう。その際、エンジン制御プ
ロセッサ162からの要求に従って、入力時には入力処
理と並行して条件による射影処理を行ない、出力時には
出力ファイルデータの再構成処理も行なう。
【0025】エンジン制御プロセッサ162は、エンジ
ンインタフェースプロセッサ161、大容量メモリ16
3、およびハードウェアソータ制御プロセッサ164を
内部バス167を介して制御するもので、CPU11か
らのコマンドが、ソートや関係代数演算などの演算処理
コマンドであった場合には、それに対応する各種コマン
ド処理プロセスを生成し実行する。また、射影入力コマ
ンドの場合には射影指定をエンジンインタフェースプロ
セッサ161に送信し、入力と射影処理とを並行して実
行するための制御を司る。
【0026】大容量メモリ163は、磁気ディスク装置
17から読み出された演算対象のファイルデータ、CP
U11から送られてくる各種演算処理コマンド、ハード
ウェアソータ制御プロセッサ164、並列ソーティング
モジュール165、および並列関係代数演算モジュール
166による演算処理結果、更には、エンジン制御プロ
セッサ162による演算結果の統合結果等を格納する共
有メモリである。演算対象のファイルデータは大容量メ
モリ163に割り付けられた出力バッファ部に格納され
る。
【0027】ハードウェアソータ制御プロセッサ164
は、エンジン制御プロセッサ162からの指令に基づい
て、並列ソーティングモジュール165、および並列関
係代数演算モジュール166による演算を制御する。
【0028】この場合、ハードウェアソータ制御プロセ
ッサ164は、大容量メモリ163上のデータを並列ソ
ーティングモジュール165に入力し、並列関係代数演
算モジュール166から出力された演算結果を大容量メ
モリ163上に格納するが、並列ソーティングモジュー
ル165へのデータ入力に際し、まず、キー切り出し処
理を実行する。
【0029】このキー切り出し処理においては、ハード
ウェアソータ制御プロセッサ164は、演算対象の各レ
コードから演算に必要な演算対象キーフィールドのみを
切り出し、それにレコード識別番号(大容量メモリ16
3上におけるレコードの先頭アドレス)を付加して並列
ソーティングモジュール165へ送出する。
【0030】並列ソーティングモジュール165は、ハ
ードウェアソータ制御プロセッサ164の制御の下に駆
動されてソートを並列に実行する専用のハードウェア回
路であり、並列関係代数演算モジュール166に接続さ
れている。この並列ソーティングモジュール165は、
パイプラインマージソータと称されるものであり、2ウ
ェイマージを行なう複数のソートセルをカスケード接続
して構成される。
【0031】並列関係代数演算モジュール166は、関
係データベースにおけるJOIN(結合)やRESTR
ICT(制約)といった関係代数演算を並列に実行する
専用のハードウェア回路であり、並列ソーティングモー
ジュール165からソートされたデータを入力し、演算
結果をハードウェアソータ制御プロセッサ164に出力
する。ソート処理だけを実行する場合には、並列関係代
数演算モジュール166は、最終段のソートセルとして
機能する。
【0032】このように、エンジンインタフェースプロ
セッサ161、エンジン制御プロセッサ162、および
ハードウェアソータ制御プロセッサ164には、それぞ
れ各種演算処理、例えばソート処理やセレクト処理を実
行するための機能が分散されている。
【0033】この場合、これらプロセッサは、大容量メ
モリ163上のバッファのやりとりを除けば非同期に動
作し、並行して各機能を実行する。即ち、ソートやセレ
クト等の処理は、通常、射影入力処理、演算処理、およ
び出力処理から構成されるが、ハードウェアソータ制御
プロセッサ164の制御による演算処理は、エンジンイ
ンタフェースプロセッサ161による演算対象データの
射影入力処理と並行して実行される。
【0034】また、ハードウェアソータ制御プロセッサ
164からの演算結果をエンジン制御プロセッサ162
によって統合処理する必要がある場合には、その統合処
理とエンジンインタフェースプロセッサ161による出
力処理も並行して実行される。
【0035】図2乃至図5はそれぞれ本発明の実施例に
於ける動作を説明するためのもので、図2は射影入力処
理手順を示すフローチャート、図3は入力開始指示の処
理手順を示すフローチャート、図4及び図5は入力処理
の動作処理手順を示すフローチャートである。
【0036】以下、図2乃至図5を参照しながら図1に
示す本発明の実施例に於けるデータ処理装置の動作につ
いて説明する。まず、エンジン制御プロセッサ162が
ホストコンピュータ10から射影入力コマンドを受信す
る(図2ステップ21)。
【0037】エンジン制御プロセッサ162は、射影入
力コマンドから射影指定部分のみを取り出して、共有メ
モリ163内の入力バッファアドレスとともにエンジン
インタフェースプロセッサ161に入力開始指示として
送信する(図2ステップ22)。
【0038】そして、エンジンインタフェースプロセッ
サ161からの射影結果データを共有メモリ163内の
入力バッファ内に受け取り(図2ステップ23)、エン
ジンインタフェースプロセッサ161が入力データ終了
を検出したか否かの検査を行ない(図2ステップ2
4)、終了していなかったら再びエンジンインタフェー
スプロセッサ161からの射影結果データを入力バッフ
ァ内に受け取る処理を繰り返す(図2ステップ25,2
3,…)。
【0039】また、入力が終了していれば、その時点で
エンジン制御プロセッサ162は射影入力処理を完了す
る(図2ステップ25)。ここで、エンジンインタフェ
ータプロセッサ161の動作を説明する。
【0040】まず、エンジン制御プロセッサ162から
の入力開始指示の処理として、入力開始状態であること
を示すために入力開始スイッチを“1”に設定し(図3
ステップ301)、エンジン制御プロセッサ162から
の射影指定を内部テーブルに格納する(図3ステップ3
02)。更に入力バッファとして、A、Bの2つを用意
し(図3ステップ303)、入力開始指示を終了する。
【0041】次に、実際のエンジンインタフェースプロ
セッサ161での入力処理動作を説明する。先ず、入力
開始スイッチが“1”であるか否かを検査する(図4ス
テップ401)。
【0042】ここでは最初であるため“1”であり、以
降は最初でないことを示すために入力開始スイッチを
“2”に設定する(図4ステップ402)。そしてバッ
ファAに有効データが存在することを示すためにバッフ
ァ切り替えスイッチを“1”に設定し(図4ステップ4
03)、バッファAにデータを入力する(図4ステップ
404)。
【0043】更に入力データが終わりであるか否かを検
査し(図4ステップ405)、終りでなければ、バッフ
ァ切り替えスイッチが“1”であるか否かを検査する
(図4ステップ406)。
【0044】最初は“1”となっており、バッファBを
有効とするためにバッファ切り替えスイッチを“2”に
設定し(図4ステップ407)、バッファBにデータを
入力する(図4ステップ408)。
【0045】バッファAのデータを入力開始指定の処理
で予め格納しておいたエンジン制御プロセッサ162か
らの射影指定により射影し、射影結果をエンジン制御プ
ロセッサ162の指示した共有メモリ163上の入力バ
ッファに出力して入力処理を終了する(図4ステップ4
09)。
【0046】また、上記ステップ406の処理におい
て、バッファ切り替えスイッチが“1”でないならば、
再びバッファAを有効とするために、バッファ切り替え
スイッチを“1”に設定し(図4ステップ410)、バ
ッファAにデータを入力する(図4ステップ411)。
【0047】そして上記ステップ408で入力したバッ
ファBのデータを入力開始指示の処理で予め格納してお
いたエンジン制御プロセッサ162からの射影指定によ
り射影し、射影結果をエンジン制御プロセッサ162の
指示した共有メモリ上の入力バッファに出力して入力処
理を終了する(図4ステップ412)。
【0048】また、上記ステップ405の処理において
入力データが終わりの場合には、入力完了をエンジン制
御プロセッサ162に通知して入力処理を終了する(図
5ステップ413)。
【0049】上述したように、エンジン制御プロセッサ
162とエンジンインタフェースプロセッサ161との
連携により、エンジンインタフェースプロセッサ161
における入力処理と射影処理とをバッファリング技術の
利用により並行して処理することができる。
【0050】
【発明の効果】以上説明のように本発明によれば、ホス
ト装置がデータ演算処理装置でエンジンインタフェース
プロセッサによる入力処理と並行して射影処理をするこ
とができ、これにより、ホスト装置は勿論のことデータ
ベース演算処理装置の負荷も軽減され、更には共有利用
により作業ファイルの使用が不要となり、システム全体
として効率のよいデータ処理を実行できる。
【図面の簡単な説明】
【図1】本発明の実施例に於ける装置の構成を示すブロ
ック図。
【図2】上記実施例に於けるエンジン制御プロセッサに
よるエンジンインタフェースプロセッサとの間の射影入
力処理を説明するためのフローチヤート。
【図3】上記実施例に於けるエンジンインタフェースプ
ロセッサによる入力処理とそれに並行した射影処理の開
始処理を説明するためのフローチャート。
【図4】上記実施例に於けるエンジンインタフェースプ
ロセッサによる入力処理とそれに並行した射影処理を説
明するためのフローチャート。
【図5】上記実施例に於けるエンジンインタフェースプ
ロセッサによる入力処理とそれに並行した射影処理を説
明するためのフローチャート。
【符号の説明】
10…ホストコンピュータ、13…システムバス、1
4,15…チャネル、16…データベース演算処理装
置、17…磁気ディスク装置、161,162,164
…プロセッサ、163…大容量メモリ、165…並列ソ
ーティングモジュール、166…並列関係代数演算モジ
ュール。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 ホスト装置と、演算対象となるファイル
    データが格納される二次記憶装置と、この二次記憶装置
    を直接アクセスするためのパスを有し前記ホスト装置か
    らの要求に応じて前記演算対象となるファイルデータに
    対して所定の演算処理を実行する演算処理装置とを備え
    たデータ処理装置において、 前記ホスト装置からの演算要求に従って演算対象となる
    ファイルデータを前記パスを介して前記二次記憶装置か
    ら入力する入力手段と、入力された演算対象のファイル
    データに対し所定の算術論理演算操作を実行する演算処
    理手段と、前記演算対象となるファイルデータおよび前
    記演算処理手段による演算結果データが格納される内部
    メモリと、前記演算結果データを前記二次記憶装置に出
    力する出力手段と、前記ホスト装置より与えられる射影
    指定に従って射影し、その結果を前記内部メモリに出力
    する操作を前記入力手段による前記二次記憶装置からの
    ファイルデータの入力操作と並行して実行する射影手段
    とを具備することを特徴とするデータ処理装置。
  2. 【請求項2】演算処理装置は、内部メモリに少なくとも
    2個の入力バッファを用意し、入力手段を介して入力さ
    れたファイルデータをホスト装置から得られる射影条件
    により射影手段を介して射影し、その射影結果を指定さ
    れた入力バッファに出力することを特徴とする請求項1
    記載のデータ処理装置。
  3. 【請求項3】 ホスト装置と、演算対象となるファイル
    データが格納される二次記憶装置と、この二次記憶装置
    を直接アクセスするためのパスを有し前記ホスト装置か
    らの要求に応じて前記演算対象となるファイルデータに
    対して所定の演算処理を実行する演算処理装置とを備え
    たデータ処理装置において、 前記演算処理装置は、前記ホスト装置との間の通信、お
    よび前記二次記憶装置との間のデータ入出力を実行する
    第1のプロセッサと、ソートまたは関係代数演算等算術
    論理演算を行なう演算回路と、この演算回路による演算
    を実行制御する第2のプロセッサと、前記第1のプロセ
    ッサによって入力される演算対象のファイルデータおよ
    び前記演算回路による演算結果が格納される内部メモリ
    と、前記第1のプロセッサを介して供給される前記ホス
    ト装置からの指示に基づき、前記第1および第2のプロ
    セッサを動作制御する第3のプロセッサとを具備し、 前記第3のプロセッサは、前記演算処理装置が前記ホス
    ト装置からの要求に従って、前記第1のプロセッサが前
    記ファイルデータの入力処理と前記ホスト装置により与
    えられた射影指定による射影処理を並行して実行するよ
    うに指示し、それを受けた前記第1のプロセッサは入力
    操作と射影操作を並行して実行することを特徴とするデ
    ータ処理装置。
  4. 【請求項4】 第1のプロセッサは、ホスト装置からの
    指示に従い射影条件を入力バッファアドレスとともに第
    1のプロセッサに伝えて入力開始を指示し、前記第1の
    プロセッサは、射影結果データを前記入力バッファに出
    力する動作を入力データが終了するまで繰り返すことを
    特徴とする請求項3記載のデータ処理装置。
JP5135617A 1993-06-07 1993-06-07 データ処理装置 Pending JPH06348560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5135617A JPH06348560A (ja) 1993-06-07 1993-06-07 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5135617A JPH06348560A (ja) 1993-06-07 1993-06-07 データ処理装置

Publications (1)

Publication Number Publication Date
JPH06348560A true JPH06348560A (ja) 1994-12-22

Family

ID=15156001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5135617A Pending JPH06348560A (ja) 1993-06-07 1993-06-07 データ処理装置

Country Status (1)

Country Link
JP (1) JPH06348560A (ja)

Similar Documents

Publication Publication Date Title
JPS6258341A (ja) 入出力割込処理方式
CA2012420C (en) Extended memory address control system
JPH06348560A (ja) データ処理装置
JPH06348561A (ja) データ処理装置
JP3004102B2 (ja) データベース演算処理装置
JPH05324430A (ja) データ処理装置
JPH06348554A (ja) データ処理装置
JPH06176074A (ja) データ処理装置
JPH0581342A (ja) データ処理装置
JPH05101110A (ja) データベース演算処理装置
JPH0580977A (ja) データ処理装置
JP3002041B2 (ja) データベース演算処理装置
JPH05324431A (ja) データ処理装置
JPH06176075A (ja) データ処理装置
JP2983352B2 (ja) データベース演算処理装置
JPH05324580A (ja) データ処理装置
JPH05324432A (ja) データ処理装置
JPH05324428A (ja) データ処理装置
JPH06348558A (ja) データ処理装置
JPH06110745A (ja) データ処理装置
JPH0581339A (ja) データ処理装置
JPH0580976A (ja) データ処理装置
JPH05120242A (ja) データ処理装置
JPH06176076A (ja) データ処理装置
JPH05101112A (ja) データベース演算処理装置