JPH06348561A - データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】本発明はホスト装置からの要求に応じて演算対
象のファイルデータに対しソートまたは関係代数演算等
の演算処理を実行する演算処理装置を備えたデータ処理
装置において、入力処理中に選択処理を同時並行して実
行することにより、選択結果のみを内部メモリ上に格納
し、入力処理以降に継続される他の演算処理が必要とす
る内部メモリ上でのバッファ確保を容易にすることを特
徴とする。 【構成】ホスト装置１０から与えられた選択条件に従っ
て入力手段１６１が二次記憶装置１７からファイルデー
タを入力しつつ選択する選択手段１６２を備え、演算処
理装置１６がホスト装置１０からの要求に従って、入力
手段による入力と選択手段による選択処理とを並行して
実行することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ホスト装置からの要
求に応じて演算対象のファイルデータに対してソートま
たは関係代数演算等の演算処理を実行する演算処理装置
を備えたデータ処理装置に関する。

【０００２】

【従来の技術】一般に、コンピュータシステムにおいて
は、ソート処理やリレーショナルデータベースの検索系
処理等を高速に実行するために専用のデータベース演算
処理装置が設けられている。

【０００３】このデータベース演算処理装置はハードウ
ェアソータと称される演算回路を備えており、この演算
回路を用いることによってホスト装置からの演算処理要
求に応じたソートや関係代数演算等を高速に実行する。

【０００４】上述したコンピュータシステムにおいて、
従来、入力処理と選択処理とは異なるプロセッサが行な
っていた。即ち、入出力処理用プロセッサがデータベー
ス演算処理装置の内部メモリ上に入力したファイルデー
タを別の演算処理用プロセッサが選択し処理していた。

【０００５】この従来の方式の欠点は、本来は選択結果
のみが必要であるにもかかわらず、ファイルデータを全
部内部メモリに入力することになり、不要なメモリ消費
を招いていた。更に重大な問題として、ファイルデータ
サイズと選択結果サイズの合計が内部メモリに入りきら
ない場合には、特別な処理として作業ファイルを使用す
る以外に処理手段がなかった。この問題は性能向上を第
一義とするデータベース演算処理装置にとって致命的な
問題であった。

【０００６】

【発明が解決しようとする課題】上述したように、この
種コンピュータシステムでは、従来、ファイルデータ全
部を内部メモリに入力していたため、内部メモリの利用
効率が著しく低下し、その結果、データベース演算処理
装置のトータルな演算処理性能も低下していた。

【０００７】この発明は上記事情に鑑みてなされたもの
で、入力処理中に選択処理を同時並行して実行できる構
成として、選択結果のみを内部メモリ上に格納し、内部
メモリの利用効率を向上させて、入力処理以降に継続さ
れる他の演算処理が必要とする内部メモリ上でのバッフ
ァ確保を容易化したもので、これにより作業ファイルを
使用する処理を不要にして、最終的にデータベース演算
処理装置のトータル性能を飛躍的に向上させることので
きるデータ処理装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明は、ホスト装置
と、演算対象となるファイルデータが格納される二次記
憶装置と、二次記憶装置を直接アクセスするためのパス
を有し上記ホスト装置からの要求に応じて上記演算対象
のファイルデータに対して所定の演算処理を実行する演
算処理装置とを備えたデータ処理装置において、ホスト
装置からの演算要求に従って演算対象となるファイルデ
ータを上記パスを介して二次記憶装置から入力する入力
手段と、入力された演算対象のファイルデータに対して
所定の演算操作を実行する演算処理手段と、選択手段を
介して選択される演算対象となるファイルデータおよび
上記演算手段による演算結果データが格納される内部メ
モリと、演算結果データを上記二次記憶装置に出力する
出力手段と、上記ホスト装置から与えられる選択条件に
従ってファイルデータを選択する処理を、上記入力手段
による二次記憶装置からの入力処理と並行して実行する
選択手段とを具備することを特徴とする。上記演算処理
装置は、内部メモリにバッファを少なくとも２個用意
し、入力手段を介して入力されたファイルデータをホス
ト装置から得られる選択条件により選択手段を介して選
択し、その選択結果を指定された入力バッファに出力す
る。

【０００９】また、上記演算処理装置は、ホスト装置と
の間の通信、および二次記憶装置との間のデータ入出力
を行なう第１のプロセッサと、ソートあるいは関係代数
演算等の算術論理演算を行なう演算回路と、この演算回
路による演算を実行制御する第２のプロセッサと、第１
のプロセッサによって入力される演算対象となるファイ
ルデータが格納される入力バッファが割り付けられると
ともに上記演算回路による演算結果が格納される内部メ
モリと、上記第１のプロセッサを介して供給されるホス
ト装置からの指示に基づき、上記第１及び第２のプロセ
ッサを制御する第３のプロセッサとを具備し、この第３
のプロセッサは、ホスト装置からの要求に従がい上記第
１のプロセッサに対しファイルデータの入力処理と上記
ホスト装置より与えられた選択条件による選択処理を並
行して実行する旨指示し、第１のプロセッサはこれを受
け、入力処理と選択処理を並行して実行することを特徴
とする。第３のプロセッサは、ホスト装置からの指示に
従い選択条件を入力バッファアドレスとともに第１のプ
ロセッサに伝えて入力開始を指示し、上記第１のプロセ
ッサは、選択結果データを入力バッファに受信する動作
を入力データが終了するまで繰り返す。

【００１０】

【作用】この発明は、演算処理装置が、ホスト装置から
の要求に従って、入力処理と選択処理とを並行して実行
制御することを特徴とする。入力手段による入力処理中
に選択手段による選択処理を同時並行して実行し、選択
結果のみを内部メモリ上に格納することにより、内部メ
モリの利用効率を向上させ、入力処理以降に実行される
他の演算処理が必要とする内部メモリ上でのバッファ確
保を容易とし、これにより作業ファイルを使用する処理
を不要とし、最終的にデーターベース演算処理装置のト
ータル性能を飛躍的に向上することが可能となる。

【００１１】また、この発明は、データベース演算処理
装置に第１乃至第３のプロセッサから構成されるマルチ
プロセッサ構成を採用し、データベース演算処理装置と
２次記憶装置間のデータ入力、及び入力処理と並行して
指定条件による選択処理を第１のプロセッサに、演算回
路を用いた演算処理を第２のプロセッサに、そして、全
体の制御を第３のプロセッサにそれぞれ機能分散すると
ともに、ホスト装置からの演算処理を第３のプロセッサ
によって実行させるようにしたことを第２の特徴とす
る。このような処理機能をもつことにより、第１乃至第
３のプロセッサによって効率のよい負荷分散が図れ、し
かも第１のプロセッサによるデータ入出力、及び入力と
並行した選択処理と、第２のプロセッサによる演算処理
との並行動作が可能となり、それら並行動作を第３のプ
ロセッサが実行制御することにより、データベース演算
処理装置の動作性能を十分に向上させることができる。

【００１２】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１は本発明の実施例によるデータ処理装置の
構成を示すブロック図である。本発明のデータ処理装置
は、ホストコンピュータ１０と、データベース演算処理
装置（データベースエンジン；ＤＢＥ）１６と、磁気デ
ィスク装置１７とにより構成される。

【００１３】ホストコンピュータ１０は、ＣＰＵ１１、
主記憶装置装置１２、第１および第２のチャネル装置１
４，１５等によって構成されている。これら、ＣＰＵ１
１、主記憶装置１２、およびチャネル装置１４，１５は
それぞれシステムバス１３を介して相互接続されてい
る。

【００１４】ホストコンピュータ１０とデータベース演
算処理装置１６はチャネル装置１４によって接続され、
またホストコンピュータ１０と磁気ディスク装置１７は
チャネル装置１５によって接続されている。

【００１５】更に、データベース演算処理装置１６と磁
気ディスク１７は専用のアクセスパス１８を介して接続
されている。ＣＰＵ１１は、ホストコンピュータ１０の
全体の制御を司るものであり、データベース演算処理装
置１６に対してソート処理や関係代数演算等の各種演算
処理の実行を委任する。

【００１６】主記憶装置１２には、データベース演算処
理装置１６に演算対象ファイルや演算内容を指示するた
めのコマンドが格納される。データベース演算処理装置
１６は、ＣＰＵ１１から発行されるコマンドに基づいて
演算対象ファイルのデータに対し演算処理を実行するも
ので、演算対象ファイルの入力および演算結果の出力の
ために、パス１８を介して磁気ディスク装置１７を直接
的にアクセスする。

【００１７】このデータベース演算処理装置１６は、エ
ンジンインタフェースプロセッサ（ＥＩＰ）１６１、エ
ンジン制御プロセッサ（ＥＣＰ）１６２、大容量メモリ
（ＥＢＤＭ）１６３、ハードウェアソータ制御プロセッ
サ（ＥＣＡＭ）１６４、並行ソーティングモジュール
（ＰＳＯＭ）１６５、および並列関係代数演算モジュー
ル（ＰＲＡＭ）１６６等によって構成される。

【００１８】エンジンインタフェースプロセッサ１６
１、エンジン制御プロセッサ１６２、およびハードウェ
アソータ制御プロセッサ１６４の３台のプロセッサは、
内部バス１６７によって相互接続されており、大容量メ
モリ１６３を共有メモリとする蜜結合のマルチプロセッ
サを構成を採用している。

【００１９】大容量メモリ１６３は、３台の各プロセッ
サ１６４〜１６６の共通のアドレス空間上に配置されて
いる。また、これら３台のプロセッサ、つまりエンジン
インタフェースプロセッサ１６１、エンジン制御プロセ
ッサ１６２、およびハードウェアソータ制御プロセッサ
１６４には機能分散がなされている。この場合、それぞ
れの固有の役割を効率よく実行するために、これら各プ
ロセッサは、蜜結合ながらそれぞれに適した独立のモニ
タによって動作制御されるように構成される。

【００２０】エンジンインタフェースプロセッサ（ＥＩ
Ｐ）１６１、エンジン制御プロセッサ（ＥＣＰ）１６
２、およびハードウェアソータ制御プロセッサ（ＥＣＡ
Ｍ）１６４の機能分散は次のようになされている。

【００２１】即ち、エンジンインタフェースプロセッサ
１６１は、ホストコンピュータ１０とデータベース演算
処理装置１６間の通信を行なうとともに、磁気ディスク
装置１７のディスクコントローラにもパス１８を介して
接続されており、磁気ディスク装置１７との間でのデー
タ入出力を制御する。また、エンジンインタフェースプ
ロセッサ１６１は、磁気ディスク装置１７にデータを出
力する際、出力ファイルの再構成処理も行なう。

【００２２】ホストコンピュータ１０との通信におい
て、エンジンインタフェースプロセッサ１６１は、第１
のチャネル装置１４を介してＣＰＵ１１から送られてく
るコマンドを受信し、それをエンジン制御プロセッサ１
６２に送信する。

【００２３】また、エンジンインタフェースプロセッサ
１６１は、エンジン制御プロセッサ１６２から送られて
くるコマンドの結果としてステータスを受信し、それを
第１のチャネル装置１４を介してＣＰＵ１１に返信す
る。

【００２４】磁気ディスク装置１７との間のデータ入出
力において、エンジンインタフェースプロセッサ１６１
は、エンジン制御プロセッサ１６２からの入出力要求を
受け付け、大容量メモリ１６３と磁気ディスク装置１７
との間でデータ転送を行なう。その際、エンジン制御プ
ロセッサ１６２からの要求に従って、入力時には入力処
理と並行して条件による選択処理を行ない、出力時には
出力ファイルデータの再構成処理も行なう。

【００２５】エンジン制御プロセッサ１６２は、エンジ
ンインタフェースプロセッサ１６１、大容量メモリ１６
３、およびハードウェアソータ制御プロセッサ１６４を
内部バス１６７を介して制御するもので、ＣＰＵ１１か
らのコマンドが、ソートや関係代数演算などの演算処理
コマンドであった場合には、それに対応する各種コマン
ド処理プロセスを生成し実行する。また、選択入力コマ
ンドの場合には選択条件をエンジンインタフェースプロ
セッサ１６１に送信し、入力と選択処理とを並行して実
行するための制御を司る。

【００２６】大容量メモリ１６３は、磁気ディスク装置
１７から読み出された演算対象のファイルデータ、ＣＰ
Ｕ１１から送られてくる各種演算処理コマンド、ハード
ウェアソータ制御プロセッサ１６４、並行ソーティング
モジュール１６５、および並行関係代数演算モジュール
１６６による演算処理結果、更には、エンジン制御プロ
セッサ１６２による演算結果の統合結果等を格納する共
有メモリである。演算対象のファイルデータは大容量メ
モリ１６３内の入力バッファ部に格納され、演算処理結
果は大容量メモリ１６３内の出力バッファ部に格納され
る。

【００２７】ハードウェアソータ制御プロセッサ１６４
は、エンジン制御プロセッサ１６２からの指令に基づい
て、並列ソーティングモジュール１６５および並列関係
代数演算モジュール１６６による演算を制御する。この
場合、ハードウェアソータ制御プロセッサ１６４は、大
容量メモリ１６３上のデータを並列ソーティングモジュ
ール１６５に入力し、並列関係代数演算モジュール１６
６から出力された演算結果を大容量メモリ１６３上に格
納するが、並列ソーティングモジュール１６５へのデー
タ入力に際しては、まず、キーの切り出し処理を実行す
る。このキー切り出し処理において、ハードウェアーソ
ータ制御プロセッサ１６４は、演算対象の各レコードか
ら演算に必要な演算対象キーフィールドのみを切り出
し、それにレコード識別番号（大容量メモリ１６３上に
おけるレコードの先頭アドレス）を付加して並列ソーテ
ィングモジュール１６５へ送出する。

【００２８】並列ソーティングモジュール１６５は、ハ
ードウェアーソータ制御プロセッサ１６４によって駆動
されソートを並列に実行する専用のハードウェア回路で
あり、並列関係代数演算モジュール１６６に接続されて
いる。この並列ソーティングモジュール１６５は、パイ
プラインマージソータと称されるものであり、２ウェイ
マージを行なう複数のソートセルをカスケード接続して
構成される。

【００２９】並列関係代数演算モジュール１６６は、リ
レーショナルデータベースにおけるＪＯＩＮ（結合）や
ＲＥＳＴＩＣＴ（制約）といった関係代数演算を並列に
実行する専用のハードウェア回路であり、並列ソーティ
ングモジュール１６５からソートされたデータを入力
し、演算結果をハードウェアソータ制御プロセッサ１６
４に出力する。ソート処理だけを実行する場合には、並
列関係演算モジュール１６６は、最終段のソートセルと
して機能する。

【００３０】上述したように、エンジンインタフェース
プロセッサ１６１、エンジン制御プロセッサ１６２、お
よびハードウェアソータ制御プロセッサ１６４には、そ
れぞれ各種演算処理、例えば、ソート処理やセレクト処
理を実行するための機能が分散されている。

【００３１】この場合、これらプロセッサは、大容量メ
モリ１６３上のバッファのやりとりを除けば非同期に動
作し、並行して各機能を実行する。即ち、ソートやセレ
クト等の処理は、通常、選択入力処理、演算処理、およ
び出力処理から構成されるが、ハードウェアソータ制御
プロセッサ１６４の制御による演算処理は、エンジンイ
ンタフェースプロセッサ１６１による演算対象データの
選択入力処理と並行して実行される。

【００３２】また、ハードウェアソータ制御プロセッサ
１６４からの演算結果をエンジン制御プロセッサ１６２
によって統合処理する必要がある場合には、その統合処
理とエンジンインタフェースプロセッサ１６１による出
力処理も並列して実行される。

【００３３】図２乃至図５はそれぞれ本発明の実施例に
於ける動作を説明するためのもので、図２は選択入出力
処理手順を示すフローチャート、図３は入力開始指示の
処理手順を示すフローチャート、図４及び図５は入力処
理のための動作手順を示すフローチャートである。

【００３４】以下、図２乃至図４を参照しながら図１に
示す本発明の実施例による装置の動作を説明する。ま
ず、エンジン制御プロセッサ１６２がホストコンピュー
タ１０から発行される選択入力コマンドを受信する（図
２ステップ２１）。

【００３５】このコマンド受信により、エンジン制御プ
ロセッサ１６２は、選択入力コマンドから選択条件部分
のみを取り出し、共有メモリ１６３の内の入力バッファ
アドレスとともにエンジンインタフェースプロセッサ１
６１に入力開始指示を発行する（図２ステップ２２）。

【００３６】そして、エンジンインタフェースプロセッ
サ１６１からの選択結果データを共有メモリ１６３に割
り付けられた入力バッファ内に受け取り（図２ステップ
２３）、エンジンインタフェースプロセッサ１６１が入
力データ終了を検出したか否かの検査を行なう（図２ス
テップ２４）。

【００３７】ここで終了していなかったら再びエンジン
インタフェースプロセッサ１６１からの選択結果データ
を入力バッファ内に受け取る処理を繰り返し（図２ステ
ップ２５，２３，…）、入力が終了していればその時点
でエンジン制御プロセッサ１６２は選択入力処理を完了
する（図２ステップ２５）。

【００３８】次にエンジンインタフェースプロセッサ１
６１の動作を説明する。まず、エンジン制御プロセッサ
１６２からの入力開始指示の処理として、入力開始状態
であることを示すために、入力開始スイッチを“１”に
設定する（図３ステップ３０１）。

【００３９】そして、エンジン制御プロセッサ１６２か
ら得られる選択条件を内部テーブルに格納し（図３ステ
ップ３０２）、入力バッファをＡ、Ｂ２つ用意し（図３
ステップ３０３）、入力開始指示の処理を終了する。

【００４０】次に、実際のエンジンインタフェースプロ
セッサ１６１での入力処理として、入力開始スイッチが
“１”であるか否かを検査する（図４ステップ４０
１）。ここでは処理の最初であるため“１”となってお
り、以降は最初でないことを示すために入力開始スイッ
チを“２”に設定する（図４ステップ４０２）。

【００４１】そして、バッファＡに有効データが存在す
ることを示すためにバッファ切り替えスイッチを“１”
に設定し（図４ステップ４０３）、バッファＡにデータ
を入力する（図４ステップ４０４）。

【００４２】次に入力データが終わりか否かを検査し
（図４ステップ４０５）、終りであれば入力完了通知を
発行し、入力完了をエンジン制御プロセッサ１６２に通
知して入力処理を終了する（図５ステップ４１３）。

【００４３】また、終りでなければ更にバッファ切り替
えスイッチが“１”であるか否かを検査する（図４ステ
ップ４０６）。最初は“１”に設定されてあるため、バ
ッファＢを有効とし、バッファ切り替えスイッチを
“２”に設定し（図４ステップ４０７）、バッファＢに
データを入力する（図４ステップ４０８）。

【００４４】そして、バッファＡのデータを入力開始指
示の処理で予め格納しておいたエンジン制御プロセッサ
１６２からの条件により選択し、選択結果をエンジン制
御プロセッサ１６２の指示した共有メモリ１６３上の入
力バッファに出力して入力処理を終了する（図４ステッ
プ４０９）。

【００４５】また、上記ステップ４０６の処理におい
て、バッファ切り替えスイッチが“１”でないときは、
再びバッファＡを有効とするために、バッファ切り替え
スイッチを“１”に設定し（図４ステップ４１０）、バ
ッファＡにデータを入力し（図４ステップ４１１）、上
記ステップ４０８にて入力したバッファＢのデータを入
力開始指示の処理で予め格納しておいたエンジン制御プ
ロセッサ１６２からの条件により選択し、選択結果をエ
ンジン制御プロセッサ１６２の指示した共有メモリ１６
３上の入力バッファに出力して入力処理を終了する（図
４ステップ４１２）。

【００４６】上述したエンジン制御プロセッサ１６２と
エンジンインターフェースプロセッサ１１６１との連携
により、エンジンインタフェースプロセッサ１６１にお
ける入力処理と選択処理とをバッファリング技術の利用
により並行処理することができる。

【００４７】

【発明の効果】以上説明したように、この発明によれ
ば、ホスト装置がデータベース演算処理装置内のエンジ
ンインタフェースプロセッサ１６１による入力処理と並
行して選択処理を実行することができるようになり、ホ
スト装置は勿論のことデータベース演算処理装置の負荷
も軽減され、更には共有利用により作業ファイルの使用
が不要となり、システム全体として効率のよいデータ処
理を実現できる。

【図面の簡単な説明】

【図１】本発明の実施例による装置の構成を示すブロッ
ク図。

【図２】上記実施例に於けるエンジン制御プロセッサの
選択入力処理を説明するフローチャート。

【図３】上記実施例に於けるエンジンインタフェースプ
ロセッサの入力処理とそれに並行して処理される選択処
理の開始処理を説明するフローチャート。

【図４】上記実施例に於けるエンジンインタフェースプ
ロセッサの入力処理とそれに並行して処理される選択処
理を説明するフローチャート。

【図５】上記実施例に於けるエンジンインタフェースプ
ロセッサの入力処理とそれに並行して処理される選択処
理を説明するフローチャート。

【符号の説明】

１０…ホストコンピュータ、１３…システムバス、１４
…チャネル、１６…データベース演算処理装置、１７…
磁気ディスク装置、１６１、１６２、１６４…プロセッ
サ、１６３…大容量メモリ、１６５…並列ソーティング
モジュール、１６６…並列関係代数演算モジュール。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 ホスト装置と、演算対象となるファイル
   データが格納される二次記憶装置と、この二次記憶装置
   を直接アクセスするためのパスを有し上記ホスト装置か
   らの要求に応じて上記演算対象のファイルデータに対し
   て所定の演算処理を実行する演算処理装置とを備えたデ
   ータ処理装置において、 ホスト装置からの演算要求に従って演算対象となるファ
   イルデータを上記パスを介して上記二次記憶装置から入
   力する入力手段と、入力された演算対象のファイルデー
   タに対して所定の演算操作を実行する演算処理手段と、
   選択手段を介して選択される演算対象となるファイルデ
   ータおよび上記演算手段による演算結果データが格納さ
   れる内部メモリと、演算結果データを上記二次記憶装置
   に出力する出力手段と、上記ホスト装置から与えられる
   選択条件に従ってファイルデータを選択する処理を、上
   記入力手段による二次記憶装置からの入力処理と並行し
   て実行する選択手段とを具備してなることを特徴とする
   データ処理装置。
2. 【請求項２】 演算処理装置は、内部メモリにバッファ
   を少なくとも２個用意し、入力手段を介して入力された
   ファイルデータをホスト装置から得られる選択条件によ
   り選択手段を介して選択し、その選択結果を指定された
   入力バッファに出力することを特徴とする請求項１記載
   のデータ処理装置。
3. 【請求項３】 ホスト装置と、演算対象となるファイル
   データが格納される二次記憶装置と、この二次記憶装置
   を直接アクセスするためのパスを有し上記ホスト装置か
   らの要求に応じて上記演算対象のファイルデータに対し
   て所定の演算処理を実行する演算処理装置とを備えたデ
   ータ処理装置において、 上記演算処理装置は、ホスト装置との間の通信、および
   二次記憶装置との間のデータ入出力を行なう第１のプロ
   セッサと、ソートあるいは関係代数演算等の算術論理演
   算を行なう演算回路と、この演算回路による演算を実行
   制御する第２のプロセッサと、上記第１のプロセッサに
   よって入力される演算対象となるファイルデータが格納
   される入力バッファが割り付けられるとともに上記演算
   回路による演算結果が格納される内部メモリと、上記第
   １のプロセッサを介して供給されるホスト装置からの指
   示に基づき、上記第１及び第２のプロセッサを制御する
   第３のプロセッサとを具備し、 上記第３のプロセッサは、ホスト装置からの要求に従い
   上記第１のプロセッサに対しファイルデータの入力処理
   と上記ホスト装置より与えられた選択条件による選択処
   理を並行して実行する旨指示し、第１のプロセッサはこ
   れを受け、入力処理と選択処理を並行して実行すること
   を特徴とするデータ処理装置。
4. 【請求項４】 第３のプロセッサは、ホスト装置からの
   指示に従い選択条件を入力バッファアドレスとともに第
   １のプロセッサに伝えて入力開始を指示し、上記第１の
   プロセッサは、選択結果データを入力バッファに受信す
   る動作を入力データが終了するまで繰り返すことを特徴
   とする請求項３記載のデータ処理装置。