JPS6255749A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS6255749A JPS6255749A JP19455985A JP19455985A JPS6255749A JP S6255749 A JPS6255749 A JP S6255749A JP 19455985 A JP19455985 A JP 19455985A JP 19455985 A JP19455985 A JP 19455985A JP S6255749 A JPS6255749 A JP S6255749A
- Authority
- JP
- Japan
- Prior art keywords
- input
- control
- data
- data buffering
- output devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は情報処理装置の入出力制御装置く関し、特に、
ＤＭＡ転送用のデータバッファ構成に関する。
ＤＭＡ転送用のデータバッファ構成に関する。
従来の技術
従来、この種の入出力制御装置は、入出力装置と主記憶
装置ｃ以下ＭＫＭと略記する）との間でＤＭＡ転送によ
りデータ転送を行い、データ転送系路にデータバッファ
を設け、ＣＰＵ又は複数入出力制御装置からの東Ｍアク
セス競合知よるＭＥＭアクセス待ち時間の吸収又は入出
力制御装置に接続する入出力装置の同時動作によるＭＥ
Ｍアクセス競合待ち時間の吸収又はマイクロプロセッサ
処理時間遅れの吸収等を行い、データ転送に於けるオー
バラン、アングランの防止を行なっている。
装置ｃ以下ＭＫＭと略記する）との間でＤＭＡ転送によ
りデータ転送を行い、データ転送系路にデータバッファ
を設け、ＣＰＵ又は複数入出力制御装置からの東Ｍアク
セス競合知よるＭＥＭアクセス待ち時間の吸収又は入出
力制御装置に接続する入出力装置の同時動作によるＭＥ
Ｍアクセス競合待ち時間の吸収又はマイクロプロセッサ
処理時間遅れの吸収等を行い、データ転送に於けるオー
バラン、アングランの防止を行なっている。
発明が解決しようとする問題点
上述した従来の入出力制御装置は、データ転送系路に接
続する入出力装置の転送速度に応じたデータバッファ長
又は将来、接続する予定の高速入出力装置を想定した余
裕のあるデータバッファ長を有していたので、システム
構成により変化する多種類の入出力装置を接続する場合
に制限を設けるとか、金物量が大きくなるという欠点が
ある。
続する入出力装置の転送速度に応じたデータバッファ長
又は将来、接続する予定の高速入出力装置を想定した余
裕のあるデータバッファ長を有していたので、システム
構成により変化する多種類の入出力装置を接続する場合
に制限を設けるとか、金物量が大きくなるという欠点が
ある。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係る入出力制御装置
は、主記憶装置と入出力装置間にあり、主記憶装置と入
出力装置間のデータ転送をＤＭＡで行なう入出力制御装
置に於いて、複数の入出力装置アダプタと、該入出力装
置アダプタに対応するデータ転送系路毎の複数個のデー
タバッファリング手段と、該複数個のデータバッファリ
ング手段の一部又は全部の結合指示を行うデータバッフ
ァリング構成切換手段と、該データバッファリング構成
切換手段にデータバッファリング構成情報を植付けるデ
ータバッファリング構成情報植付手段と、データバッフ
ァリング結合時のデータバッファリング制御を行う結合
データバッファリング制御手段とを具備して構成される
。
は、主記憶装置と入出力装置間にあり、主記憶装置と入
出力装置間のデータ転送をＤＭＡで行なう入出力制御装
置に於いて、複数の入出力装置アダプタと、該入出力装
置アダプタに対応するデータ転送系路毎の複数個のデー
タバッファリング手段と、該複数個のデータバッファリ
ング手段の一部又は全部の結合指示を行うデータバッフ
ァリング構成切換手段と、該データバッファリング構成
切換手段にデータバッファリング構成情報を植付けるデ
ータバッファリング構成情報植付手段と、データバッフ
ァリング結合時のデータバッファリング制御を行う結合
データバッファリング制御手段とを具備して構成される
。
即ち本楯明の入出力制御装置は、入出力装置アダプタに
接続する入出力装置の構成に従い、データバッファリン
グ構成情報植付手段によりデータバッファリング構成切
換手段にデータバッファリング構成情報を書込みデータ
バッファリング手段の結合／分離を行える構成にされて
いる。
接続する入出力装置の構成に従い、データバッファリン
グ構成情報植付手段によりデータバッファリング構成切
換手段にデータバッファリング構成情報を書込みデータ
バッファリング手段の結合／分離を行える構成にされて
いる。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示すブロック構成図である
。ｆＪ／図に２いて、本発明に係る入出力制御装置は、
マイクロプロセッサ部６コとＤＭＡ転送制御部６ｊから
構成され、ＤＭＡ転送制御部６Ｓは、ＭＥＭアクセス制
御部ｌＯθと、バッファｌ−ダ及びデータバッファリン
グ制御部６／と、データバッファリング構成切換部６０
の主な機能から構成されている。
。ｆＪ／図に２いて、本発明に係る入出力制御装置は、
マイクロプロセッサ部６コとＤＭＡ転送制御部６ｊから
構成され、ＤＭＡ転送制御部６Ｓは、ＭＥＭアクセス制
御部ｌＯθと、バッファｌ−ダ及びデータバッファリン
グ制御部６／と、データバッファリング構成切換部６０
の主な機能から構成されている。
バックァｌ−ダはそれぞれ入出力装置Ａ−ＤとＭＥＭの
ＤＭＡ転送時のデータバッファリング機能を有し、ＭＥ
Ｍアクセス制御部１００はバッファｌ−弘ならびにマイ
クロプロセッサ部６コからのアクセス競合制御並びにＭ
ＥＭアクセス制御を行なっている。データバッファリン
グ構成切換部６θは、システム監視装置（ＳＶＰ ）か
らスキャンインによりデータバッファ構成情報及び入出
力装置の接続有無情報を植付けられ、セレクタ／／ −
／＄の切換並びにドライバコｌ〜評の制御を行なってい
る。データバッファリング制御部６／はバッファｌ−弘
及びドライバ３ノ〜３ダの制御を行なっている。
ＤＭＡ転送時のデータバッファリング機能を有し、ＭＥ
Ｍアクセス制御部１００はバッファｌ−弘ならびにマイ
クロプロセッサ部６コからのアクセス競合制御並びにＭ
ＥＭアクセス制御を行なっている。データバッファリン
グ構成切換部６θは、システム監視装置（ＳＶＰ ）か
らスキャンインによりデータバッファ構成情報及び入出
力装置の接続有無情報を植付けられ、セレクタ／／ −
／＄の切換並びにドライバコｌ〜評の制御を行なってい
る。データバッファリング制御部６／はバッファｌ−弘
及びドライバ３ノ〜３ダの制御を行なっている。
ここで、データバッファリング構成変更を行なってＤＭ
Ａ転送を行う場合の一例を示す。バックァｌ〜コを結合
し、入出力装置ＡとＭＥＭとでＤＭＡ転送を行う例を示
す。システム監視装置（ＳＶＰ ）からデータバッファ
リング構成切換部６Ｑに対してパック７７〜コの結合指
示及び入出力装置Ａ接続指示を入力する。ＭＥＭから入
出力袋＃Ａへの０ＵＴＰＵＴ転送時忙はセレクタ／／に
データ線１３コを選択させセレクタ１２にバス／１０を
選択させる。入出力装置ＡからＭＥＭへのＩＮＰＵＴ転
送時にはセレクタｌ／にデータ線／４ｍ／を選択させ、
セレクタ／コにデータ線／３／を選択させる。
Ａ転送を行う場合の一例を示す。バックァｌ〜コを結合
し、入出力装置ＡとＭＥＭとでＤＭＡ転送を行う例を示
す。システム監視装置（ＳＶＰ ）からデータバッファ
リング構成切換部６Ｑに対してパック７７〜コの結合指
示及び入出力装置Ａ接続指示を入力する。ＭＥＭから入
出力袋＃Ａへの０ＵＴＰＵＴ転送時忙はセレクタ／／に
データ線１３コを選択させセレクタ１２にバス／１０を
選択させる。入出力装置ＡからＭＥＭへのＩＮＰＵＴ転
送時にはセレクタｌ／にデータ線／４ｍ／を選択させ、
セレクタ／コにデータ線／３／を選択させる。
以上の構成にすることにより、バッファｌとバッフアコ
が入出力装置Ａの１個のバッファとじて利用することが
出来る。バッファリング制御部６１はＭＥＭから入出力
装置Ａへの０ＵＴＰＵＴ 転送ではＭＥＭアクセス制御
部１００からの転送データをパス／１０を介してバッフ
アコに取込み、データ線／３コを介してバッファ／に取
込み、バッファｌの転送データをドライバ３１を介して
入出力装置間へデータを送出する。さらに、入出力装置
ＡからＭＫＭへの゛ＩＮＰＵＴ転送ではレシーバダ／の
出力データをバッファ／に取込み、さらにデータ線／３
／を介してバッフアコに取込み、データ線／Ｊコを介し
てＭＥＭアクセス制御部１００にバッフアコのデータな
送出要求する。
が入出力装置Ａの１個のバッファとじて利用することが
出来る。バッファリング制御部６１はＭＥＭから入出力
装置Ａへの０ＵＴＰＵＴ 転送ではＭＥＭアクセス制御
部１００からの転送データをパス／１０を介してバッフ
アコに取込み、データ線／３コを介してバッファ／に取
込み、バッファｌの転送データをドライバ３１を介して
入出力装置間へデータを送出する。さらに、入出力装置
ＡからＭＫＭへの゛ＩＮＰＵＴ転送ではレシーバダ／の
出力データをバッファ／に取込み、さらにデータ線／３
／を介してバッフアコに取込み、データ線／Ｊコを介し
てＭＥＭアクセス制御部１００にバッフアコのデータな
送出要求する。
なお、本実施例では１個のバッファの結合例を示したが
、３個以上のバッファ結合方式も同様に実現出来ること
は明白であ）、本実施例で示したデータバッファリング
構成切換部へのデータバッファ構成情報及び入出力装置
接続有無情報の植付けをマイクロ命令又はＤＩＰ ＳＷ
等り目実現出来ることも同様に明白である。
、３個以上のバッファ結合方式も同様に実現出来ること
は明白であ）、本実施例で示したデータバッファリング
構成切換部へのデータバッファ構成情報及び入出力装置
接続有無情報の植付けをマイクロ命令又はＤＩＰ ＳＷ
等り目実現出来ることも同様に明白である。
発明の効果
以上説明したように１本発明によれば、バッファを結合
／分離させられる構成忙することにより。
／分離させられる構成忙することにより。
少数の高速入出力装置の制御あるいは多数の低速入出力
装置の制御等、システム構成によシ変化する多種類の入
出力装置を制御出来る少い金物量の入出力制御装置を提
供できる効果が得られる。
装置の制御等、システム構成によシ変化する多種類の入
出力装置を制御出来る少い金物量の入出力制御装置を提
供できる効果が得られる。
第１図は本発明の一実施例を示すブロック構成図である
。
。
Claims (1)
- 主記憶装置と入出力装置間にあり、主記憶装置と入出力
装置間のデータ転送をＤＭＡで行なう入出力制御装置に
於いて、複数の入出力装置アダプタと、該入出力装置ア
ダプタに対応するデータ転送系路毎の複数個のデータバ
ッファリング手段と、該複数個のデータバッファリング
手段の一部又は全部の結合指示を行うデータバッファリ
ング構成切換手段と、該データバッファリング構成切換
手段にデータバッファリング構成情報を植付けるデータ
バッファリング構成情報植付手段と、データバッファリ
ング結合時のデータバッファリング制御を行う結合デー
タバッファリング制御手段とを具備することを特徴とし
た入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19455985A JPS6255749A (ja) | 1985-09-03 | 1985-09-03 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19455985A JPS6255749A (ja) | 1985-09-03 | 1985-09-03 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6255749A true JPS6255749A (ja) | 1987-03-11 |
Family
ID=16326544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19455985A Pending JPS6255749A (ja) | 1985-09-03 | 1985-09-03 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6255749A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008500496A (ja) * | 2004-05-28 | 2008-01-10 | エイヴイ・インターナショナル・コーポレイション | ダンパー装置 |
-
1985
- 1985-09-03 JP JP19455985A patent/JPS6255749A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008500496A (ja) * | 2004-05-28 | 2008-01-10 | エイヴイ・インターナショナル・コーポレイション | ダンパー装置 |
| JP4944017B2 (ja) * | 2004-05-28 | 2012-05-30 | エイヴイ・インターナショナル・コーポレイション | ダンパー装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2770603B2 (ja) | 並列計算機 | |
| EP2116938B1 (en) | Operation apparatus and control method | |
| JPS629948B2 (ja) | ||
| US20060010260A1 (en) | Direct memory access (DMA) controller and bus structure in a master/slave system | |
| JPS6255749A (ja) | 入出力制御装置 | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JPS6368957A (ja) | 情報処理装置におけるデ−タ転送方式 | |
| JPS61226861A (ja) | メモリ装置の駆動方法および装置 | |
| JPH01191967A (ja) | データ通信処理方式 | |
| JP3268347B2 (ja) | バス接続制御システム | |
| JPH09114776A (ja) | データ伝送方式 | |
| JPH01293049A (ja) | 分散処理型パケット交換機における受信制御方式 | |
| JPH09261226A (ja) | プログラマブル・コントローラ | |
| JPH03116350A (ja) | データ転送のバス構造 | |
| JP4231633B2 (ja) | 外部記憶システム | |
| JPH0276054A (ja) | バス制御方法 | |
| JPS62181551A (ja) | ゲ−トウエイ装置 | |
| KR100250474B1 (ko) | 크로스바 라우팅 스위치의 전역 제어 장치 및 그 방법 | |
| JPH04101260A (ja) | バス制御方式 | |
| JP2881234B2 (ja) | 疎結合マルチプロセッサシステム | |
| JPS635455A (ja) | バス接続方式 | |
| JPH02278361A (ja) | 切り換え式マルチチャネルｄｍａコントローラ | |
| JPH0235844A (ja) | 制御システム | |
| JPH0294940A (ja) | 通信制御装置 | |
| JPH0427243A (ja) | Ａｔｍセル集線方式 |