JPH0276054A - バス制御方法 - Google Patents
バス制御方法Info
- Publication number
- JPH0276054A JPH0276054A JP22920388A JP22920388A JPH0276054A JP H0276054 A JPH0276054 A JP H0276054A JP 22920388 A JP22920388 A JP 22920388A JP 22920388 A JP22920388 A JP 22920388A JP H0276054 A JPH0276054 A JP H0276054A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- address
- transfer
- transferring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 7
- 239000000872 buffer Substances 0.000 abstract description 19
- 101100524347 Xenopus laevis req-b gene Proteins 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002715 modification method Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、プロセッサとメモリ間のデータ転送を行う
バス・コントロールシステムに関するものである。
バス・コントロールシステムに関するものである。
コンピュータ相互間、またはコンピュータと端末その他
の機器間でデータを伝送する場合の、形式や修正方式な
どに関する約束事をプロトコル（通信規約）という。こ
れまでに様々なプロトコルが発表されている。同様に、
コンピュータ内部のプロセッサとメモリ間のデータ転送
を行う方法にもいくつかのものが知られている。
の機器間でデータを伝送する場合の、形式や修正方式な
どに関する約束事をプロトコル（通信規約）という。こ
れまでに様々なプロトコルが発表されている。同様に、
コンピュータ内部のプロセッサとメモリ間のデータ転送
を行う方法にもいくつかのものが知られている。
その１つに、アドレスバスとデータバスが分離されてお
り、プロセッサとメモリ間のデータ転送が単一転送と逐
次転送の両転送方式を行えるバス・コントロールシステ
ムがある。第３図、第４図は例えば［インテルＭＵＬＴ
ＩＢＵＳｎ バス・アーキテクチャ仕様説明書」に示
されたバス転送方法のタイミング図であり、第３図は単
一転送動作の場合を示し、第４図は逐次転送動作の場合
を示したものである。
り、プロセッサとメモリ間のデータ転送が単一転送と逐
次転送の両転送方式を行えるバス・コントロールシステ
ムがある。第３図、第４図は例えば［インテルＭＵＬＴ
ＩＢＵＳｎ バス・アーキテクチャ仕様説明書」に示
されたバス転送方法のタイミング図であり、第３図は単
一転送動作の場合を示し、第４図は逐次転送動作の場合
を示したものである。
第３図において、（１）は転送元（以下、マスクという
）がバス獲得のために出すバス要求（ＸＢＵＳＲＥＱ）
信号であり、（２）は転送先（以下、スレーブという）
がマスクに対してバス使用の許可を与えるバス承認（Ｘ
Ｂ Ｕ Ｓ Ａ ＣＫ）信号、（３）はアドレスやコ
マンドの活性化を示すアクセス要求（ＸＡＣＣＲＥＱ）
信号、（５）はデータライン（ＸＤ）信号を示し、（６
）はスレーブ側からマスク側へのリードアクセス待ちを
示すウェイト（ＸＷＡ Ｉ Ｔ）信号である。
）がバス獲得のために出すバス要求（ＸＢＵＳＲＥＱ）
信号であり、（２）は転送先（以下、スレーブという）
がマスクに対してバス使用の許可を与えるバス承認（Ｘ
Ｂ Ｕ Ｓ Ａ ＣＫ）信号、（３）はアドレスやコ
マンドの活性化を示すアクセス要求（ＸＡＣＣＲＥＱ）
信号、（５）はデータライン（ＸＤ）信号を示し、（６
）はスレーブ側からマスク側へのリードアクセス待ちを
示すウェイト（ＸＷＡ Ｉ Ｔ）信号である。
また、第４図の（１）〜（６）は第３図と同様の信号で
あり、（７）はブロック転送を示すブロック転送制御（
ＸＢＴＣＴＬ）信号である。
あり、（７）はブロック転送を示すブロック転送制御（
ＸＢＴＣＴＬ）信号である。
次に動作について説明する。
まず、第３図に示す単一転送時の動作について説明する
。マスク側はバス転送時にバス獲得を行うためにＸＢＵ
ＳＲＥＱ信号（１）を活性化する。
。マスク側はバス転送時にバス獲得を行うためにＸＢＵ
ＳＲＥＱ信号（１）を活性化する。
スレーブは、マスクの要求を受は入れられる状態になれ
ばＸＢＵＳＡＣＫ信号（２）を活性化し、アクセス許可
をマスクに返す。マスタはＸＢＵＳＡＣＫ信号（２）の
活性化を見て、アドレスやコマンド信号（３）を出力し
、スレーブに対しアクセス開始を知らせるＸＡＣＣＲＥ
Ｑ信号（４）を活性化し、リードまたはライト動作を行
う。
ばＸＢＵＳＡＣＫ信号（２）を活性化し、アクセス許可
をマスクに返す。マスタはＸＢＵＳＡＣＫ信号（２）の
活性化を見て、アドレスやコマンド信号（３）を出力し
、スレーブに対しアクセス開始を知らせるＸＡＣＣＲＥ
Ｑ信号（４）を活性化し、リードまたはライト動作を行
う。
次に、第４図に基づき逐次転送動作を説明する。
図において、（１）〜（４）の動作は第３図と同様であ
るが、逐次転送を示すＸＢＴＣＴＬ信号（７）が活性化
されている間、バス上にデータが連続的に表われ、ＸＷ
Ａ Ｉ Ｔ信号（６）とＸＢＴＣＴＬ信号（７）により
転送が行われる。
るが、逐次転送を示すＸＢＴＣＴＬ信号（７）が活性化
されている間、バス上にデータが連続的に表われ、ＸＷ
Ａ Ｉ Ｔ信号（６）とＸＢＴＣＴＬ信号（７）により
転送が行われる。
［発明が解決しようとする課ｆｆｉ］
従来のアドレス／データバス分離方式のバス・コントロ
ールシステムは以上のようなプロトコルで動作しており
、アドレス／データ多重方式に比べ、アドレスラインが
逐次転送に使われず、信号線の使用効率が低く、データ
の転送速度が小さいという問題点があった。従って、上
記問題点を解消しなければならないという課題がある。
ールシステムは以上のようなプロトコルで動作しており
、アドレス／データ多重方式に比べ、アドレスラインが
逐次転送に使われず、信号線の使用効率が低く、データ
の転送速度が小さいという問題点があった。従って、上
記問題点を解消しなければならないという課題がある。
この発明は、上記課題を解決するためになされたもので
、バス上の信号ラインを有効に使い、データ転送のスル
ーブツトをほぼ倍増できるバス・コントロールシステム
を得ることを目的とする。
、バス上の信号ラインを有効に使い、データ転送のスル
ーブツトをほぼ倍増できるバス・コントロールシステム
を得ることを目的とする。
［課題を解決するための手段］
この発明に係るバス・コントロールシステムは、アドレ
スバスとデータバスが分離されており、プロセッサとメ
モリ間のデータ転送が単一転送と逐次転送の両転過方式
で行えるバス・コントロールシステムであって、前記ア
ドレスバスとデータバスを切り換え可能に形成し、単一
転送時にはアドレスとデータを同時に転送し、逐次転送
時にはアドレスバスをデータバスに切り換えてアドレス
バスにもデータを流すことにより、データの転送速度を
増大させるようにしたものである。
スバスとデータバスが分離されており、プロセッサとメ
モリ間のデータ転送が単一転送と逐次転送の両転過方式
で行えるバス・コントロールシステムであって、前記ア
ドレスバスとデータバスを切り換え可能に形成し、単一
転送時にはアドレスとデータを同時に転送し、逐次転送
時にはアドレスバスをデータバスに切り換えてアドレス
バスにもデータを流すことにより、データの転送速度を
増大させるようにしたものである。
［作用］
この発明に係るバス・コントロールシステムは前述した
手段を有するので、アドレスバスとデータバスの切り換
えによりアドレスラインをデータラインとして扱え、ア
ドレスとデータのビットが同じ場合逐次転送時のバス転
送能力をほぼ倍増するものである。
手段を有するので、アドレスバスとデータバスの切り換
えによりアドレスラインをデータラインとして扱え、ア
ドレスとデータのビットが同じ場合逐次転送時のバス転
送能力をほぼ倍増するものである。
［実施例］
以下、この発明の一実施例を図に基づいて説明する。第
１図はこの発明の一実施例であるバス・コントロールシ
ステムのブロック図である。
１図はこの発明の一実施例であるバス・コントロールシ
ステムのブロック図である。
同図において、（１０）はマスク側のアドレスバッファ
、（１１）はアドレスバッファ（１ｏ）を制御するアド
レスコントロール信号線、（１２）、 （１３）は各
々、マスク側、スレーブ側の上位データバッファ、（１
４） 、 （１５）は各々、マスク側、スレーブ側の
下位データバッファ、（１６）はマスタ／スレーブのデ
ータ出力コントロール信号線、（１７）はマスタ／スレ
ーブのデータ方向コントロール信号線、（１８）はスレ
ーブ側のアドレスカウンタである。
、（１１）はアドレスバッファ（１ｏ）を制御するアド
レスコントロール信号線、（１２）、 （１３）は各
々、マスク側、スレーブ側の上位データバッファ、（１
４） 、 （１５）は各々、マスク側、スレーブ側の
下位データバッファ、（１６）はマスタ／スレーブのデ
ータ出力コントロール信号線、（１７）はマスタ／スレ
ーブのデータ方向コントロール信号線、（１８）はスレ
ーブ側のアドレスカウンタである。
次に、上記実施例の動作を、第２図に示すタイミング図
を参照して説明する。図中（１）、 （２）、 （
４）、（６）、（７）は、第４図に示す従来技術と同様
である。（８）は、逐次転送でアドレスとデータの上位
ビットを多重化したバス信号（ＸＤＨ）を示し、（９）
はデータの下位ビットを転送するバス信号（ＸＤＬ）を
示す。
を参照して説明する。図中（１）、 （２）、 （
４）、（６）、（７）は、第４図に示す従来技術と同様
である。（８）は、逐次転送でアドレスとデータの上位
ビットを多重化したバス信号（ＸＤＨ）を示し、（９）
はデータの下位ビットを転送するバス信号（ＸＤＬ）を
示す。
単一転送動作は従来技術と同様なので説明を省略するが
、この単一転送動作時には第１図の下位データバッファ
（１４） 、 （１５）のみがデータ転送に用いられ
、上位データバッファ（１２）。
、この単一転送動作時には第１図の下位データバッファ
（１４） 、 （１５）のみがデータ転送に用いられ
、上位データバッファ（１２）。
（１３）は不使用状態におかれる。
以下、逐次転送動作の場合について説明する。
マスク側はバス転送時にバス獲得を行うためにＸＢＵＳ
ＲＥＱ信号（１）を活性化する。スレーブは、マスク側
が要求を受は入れられる状態になればＸＢＵＳＡＣＫ信
号（２）を活性化し、アクセス許可をマスクに返す。マ
スタはＸＢＵＳＡＣＫ信号（２）の活性化を見て、アド
レスやコマンド信号（８）を出力し、スレーブに対しア
クセス開始を知らせるＸＡＣＣＲＥＱ信号（４）を活性
化し、リードまたはライト動作を行う。逐次転送を指令
するＸＢＴＣＴＬ信号（７）が活性化されている間、バ
ス上にデータが連続的に表れ、ＸＷＡＩＴ信号（６）と
ＸＢＴＣＴＬ信号（７）により転送が制御される。
ＲＥＱ信号（１）を活性化する。スレーブは、マスク側
が要求を受は入れられる状態になればＸＢＵＳＡＣＫ信
号（２）を活性化し、アクセス許可をマスクに返す。マ
スタはＸＢＵＳＡＣＫ信号（２）の活性化を見て、アド
レスやコマンド信号（８）を出力し、スレーブに対しア
クセス開始を知らせるＸＡＣＣＲＥＱ信号（４）を活性
化し、リードまたはライト動作を行う。逐次転送を指令
するＸＢＴＣＴＬ信号（７）が活性化されている間、バ
ス上にデータが連続的に表れ、ＸＷＡＩＴ信号（６）と
ＸＢＴＣＴＬ信号（７）により転送が制御される。
バスを獲得すると、マスクは、第１図のアドレスバッフ
ァ（１０）のアドレスコントロール信号線（１１）を活
性化し、スレーブにアドレス（ＸＡ）をＲＥＱ２として
出力する。このとき、データバッファ（１２）〜（１５
）に接続されたデータ出力コントロール信号線（１６）
は未だ不活性であり、データ転送は開始されていない。
ァ（１０）のアドレスコントロール信号線（１１）を活
性化し、スレーブにアドレス（ＸＡ）をＲＥＱ２として
出力する。このとき、データバッファ（１２）〜（１５
）に接続されたデータ出力コントロール信号線（１６）
は未だ不活性であり、データ転送は開始されていない。
次に、スレーブはマスタのＸＡＣＣＲＥＱ信号（４）に
よってアドレスカウンタ（１８）にアドレスをロードす
る。マスク側は、ＸＢＴＣＴＬ信号（７）によって逐次
転送であることを示し、ＸＷＡＩＴ（６）によってデー
タを逐次転送していく。
よってアドレスカウンタ（１８）にアドレスをロードす
る。マスク側は、ＸＢＴＣＴＬ信号（７）によって逐次
転送であることを示し、ＸＷＡＩＴ（６）によってデー
タを逐次転送していく。
本発明において、特徴的なことは、通常のデータバスに
加えてアドレスバスもデータ転送に用いられることであ
り、第１図の上位データバッファ（１２） 、 （１
３）がアドレスバスを使ってデータ転送を行う。
加えてアドレスバスもデータ転送に用いられることであ
り、第１図の上位データバッファ（１２） 、 （１
３）がアドレスバスを使ってデータ転送を行う。
このとき、アドレスコントロール信号線（１１）は不活
性であり、前記ＲＥＱ２のアドレス転送後アドレスバッ
ファ（１０）はアドレスバスにアドレスを送ることはな
くアドレスバスをデータ転送に空ける。
性であり、前記ＲＥＱ２のアドレス転送後アドレスバッ
ファ（１０）はアドレスバスにアドレスを送ることはな
くアドレスバスをデータ転送に空ける。
一方、マスタ／スレーブ双方の上位、下位データバッフ
ァ（１２）〜（１５）はデータ出力コントロール信号（
１６）によって活性化され、更に、リード／ライト動作
によってデータ方向コントロール信号（１７）が切り換
えられる。これにより、逐次データ転送時、アドレスラ
インにもデータが流され、第２図（８）、（９）に示さ
れるように、データ転送のスループットが約２倍に増大
する。
ァ（１２）〜（１５）はデータ出力コントロール信号（
１６）によって活性化され、更に、リード／ライト動作
によってデータ方向コントロール信号（１７）が切り換
えられる。これにより、逐次データ転送時、アドレスラ
インにもデータが流され、第２図（８）、（９）に示さ
れるように、データ転送のスループットが約２倍に増大
する。
すなわち、図において、下位データバッファ（１４）
、 （１５）は従来と同様に、データバスを用いてＤ
ＡＴＡ （１）、 （３）、 （５）を転送し、同
時に上位データバッファ（１２）、 （１３）は従来
遊んでいたアドレスバスを用いてＤＡＴＡ（２）、（４
）、（６）を転送する。
、 （１５）は従来と同様に、データバスを用いてＤ
ＡＴＡ （１）、 （３）、 （５）を転送し、同
時に上位データバッファ（１２）、 （１３）は従来
遊んでいたアドレスバスを用いてＤＡＴＡ（２）、（４
）、（６）を転送する。
なお、上記実施例では逐次転送のみの動作について述べ
たが、単一転送でもこれまでのデータ幅の２倍の転送が
一度できるので、アドレス／データ多重方式に比べ、転
送のスルーブツトをほぼ倍増することができる。
たが、単一転送でもこれまでのデータ幅の２倍の転送が
一度できるので、アドレス／データ多重方式に比べ、転
送のスルーブツトをほぼ倍増することができる。
〔発明の効果コ
この発明は以上説明した通り、逐次転送時のアドレスラ
インをデータラインとしても使えるようにした構成によ
り、従来のアドレス／データ分離型のデータ転送に比べ
約２倍のスルーブツトが得られ、データ転送速度をほぼ
倍増することができる。
インをデータラインとしても使えるようにした構成によ
り、従来のアドレス／データ分離型のデータ転送に比べ
約２倍のスルーブツトが得られ、データ転送速度をほぼ
倍増することができる。
第１図はこの発明になるバス・コントロールシステムの
一実施例のブロック図、第２図は第１図システムの動作
を示すためのタイミング図、第３図及び第４図はそれぞ
れ従来のアドレス／データ分離方式のバス・コントロー
ルシステムの単一転送動作、逐次転送動作を示すタイミ
ング図である。 図中（１０）はマスク側のアドレスバッファ、（１１）
はアドレスコントロール信号線、（１２）、（１４）は
マスク側の上位、下位データバッファ、（１３） 、
（１５）はスレーブ側の上位、下位データバッファ、
（１６）はデータ出力コントロール信号線、（１７）は
データ方向コントロール信号線、（１８）は逐次転送時
のアドレスをカウントするスレーブ側のアドレスカウン
タである。 なお、図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 （外２名） コントロール コントロール この発明のバス・フットロールシステムの１０ツク閏ｇ
＋ｚのシステム０勤ｆ乍１示すクィミソグｍＩ！２
図 １１３７−ｅｏｔｃス・コントロールシステムの単一ｌ
云１ｔｔＪ作を示すり代シγ 第３図
一実施例のブロック図、第２図は第１図システムの動作
を示すためのタイミング図、第３図及び第４図はそれぞ
れ従来のアドレス／データ分離方式のバス・コントロー
ルシステムの単一転送動作、逐次転送動作を示すタイミ
ング図である。 図中（１０）はマスク側のアドレスバッファ、（１１）
はアドレスコントロール信号線、（１２）、（１４）は
マスク側の上位、下位データバッファ、（１３） 、
（１５）はスレーブ側の上位、下位データバッファ、
（１６）はデータ出力コントロール信号線、（１７）は
データ方向コントロール信号線、（１８）は逐次転送時
のアドレスをカウントするスレーブ側のアドレスカウン
タである。 なお、図中同一符号は同一または相当部分を示す。 代理人 弁理士 大 岩 増 雄 （外２名） コントロール コントロール この発明のバス・フットロールシステムの１０ツク閏ｇ
＋ｚのシステム０勤ｆ乍１示すクィミソグｍＩ！２
図 １１３７−ｅｏｔｃス・コントロールシステムの単一ｌ
云１ｔｔＪ作を示すり代シγ 第３図
Claims (1)
- アドレスバスとデータバスが分離されており、プロセッ
サとメモリ間のデータ転送が単一転送と逐次転送の両転
送方式で行えるバス・コントロールシステムにおいて、
前記アドレスバスとデータバスを切り換え可能に形成し
、単一転送時にはアドレスとデータを同時に転送し、逐
次転送時にはアドレスバスをデータバスに切り換えてア
ドレスバスにもデータを流すことにより、データの転送
速度を増大させることができるようにしたことを特徴と
するバス・コントロールシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229203A JP2583586B2 (ja) | 1988-09-13 | 1988-09-13 | バス制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229203A JP2583586B2 (ja) | 1988-09-13 | 1988-09-13 | バス制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0276054A true JPH0276054A (ja) | 1990-03-15 |
| JP2583586B2 JP2583586B2 (ja) | 1997-02-19 |
Family
ID=16888436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229203A Expired - Fee Related JP2583586B2 (ja) | 1988-09-13 | 1988-09-13 | バス制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583586B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325913A (ja) * | 1994-05-31 | 1995-12-12 | Nec Corp | 情報処理システム |
| JP2012118855A (ja) * | 2010-12-02 | 2012-06-21 | Mitsubishi Electric Corp | バスマスタ装置及びアドレス／データ設定装置及びバス制御システム及びアドレスとデータの設定方法及びデータ転送要求情報送信方法及びプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133456A (ja) * | 1984-11-30 | 1986-06-20 | Sony Corp | マイクロプロセツサの出力信号伝送装置 |
| JPS62231365A (ja) * | 1986-04-01 | 1987-10-09 | Mitsubishi Electric Corp | 情報処理方式 |
-
1988
- 1988-09-13 JP JP63229203A patent/JP2583586B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133456A (ja) * | 1984-11-30 | 1986-06-20 | Sony Corp | マイクロプロセツサの出力信号伝送装置 |
| JPS62231365A (ja) * | 1986-04-01 | 1987-10-09 | Mitsubishi Electric Corp | 情報処理方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07325913A (ja) * | 1994-05-31 | 1995-12-12 | Nec Corp | 情報処理システム |
| JP2012118855A (ja) * | 2010-12-02 | 2012-06-21 | Mitsubishi Electric Corp | バスマスタ装置及びアドレス／データ設定装置及びバス制御システム及びアドレスとデータの設定方法及びデータ転送要求情報送信方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2583586B2 (ja) | 1997-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4744078A (en) | Multiple path multiplexed host to network data communication system | |
| CA2036688C (en) | Multiple cluster signal processor | |
| JPH0276054A (ja) | バス制御方法 | |
| JP3466728B2 (ja) | 情報処理システム及びその方法 | |
| JPH06149725A (ja) | プロセッサ応用装置 | |
| JPS61250758A (ja) | 通信制御装置 | |
| JPH0227405A (ja) | プログラマブルコントローラ | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPS61267161A (ja) | 多重系デ−タの転送装置 | |
| JPS59216267A (ja) | デ−タ転送方法 | |
| JPS63206854A (ja) | デ−タ転送方式 | |
| JPS63146148A (ja) | バス方式 | |
| JPH0734189B2 (ja) | 多重データ入出力制御回路 | |
| JPH03253960A (ja) | バス接続形式の制御システム | |
| JPH05143561A (ja) | 複合計算機システム | |
| JPH08137738A (ja) | Ｃｐｕ調停回路 | |
| JPS59115646A (ja) | 呼連続形蓄積交換機 | |
| JPS62192845A (ja) | バス制御方式 | |
| JPH01111252A (ja) | データ転送制御方式 | |
| JPS63279359A (ja) | マルチｃｐｕのデ−タ受け渡し装置 | |
| JPS63163952A (ja) | デ−タ転送方式 | |
| JPH07295949A (ja) | ２本のシステムバスを具備するマルチｃｐｕ処理システム | |
| JPS62262170A (ja) | デ−タ転送方式 | |
| JPS59201153A (ja) | スタンドアロン型画像処理システムのホスト接続方式 | |
| JPS59223871A (ja) | デ−タ転送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |