JPH01145730A - データ行先き制御方式 - Google Patents

データ行先き制御方式

Info

Publication number
JPH01145730A
JPH01145730A JP30513987A JP30513987A JPH01145730A JP H01145730 A JPH01145730 A JP H01145730A JP 30513987 A JP30513987 A JP 30513987A JP 30513987 A JP30513987 A JP 30513987A JP H01145730 A JPH01145730 A JP H01145730A
Authority
JP
Japan
Prior art keywords
data
output
input
destination
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30513987A
Other languages
English (en)
Inventor
Hitoshi Nomi
仁 能美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30513987A priority Critical patent/JPH01145730A/ja
Publication of JPH01145730A publication Critical patent/JPH01145730A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ行先き制御方式、特にデータフロー計算
機の演算処理において、データの行先きを制御する方式
に関する。
〔従来の技術〕
従来のこの種のデータ行先き制御方式は、第6図に、デ
ータフロー型計算機のソフトウェア記述形式で示した分
岐モジュールのように、入力データ(例えば演算結果デ
ータ)601を制御回路60がアドレスデータ602に
変換し、このアドレスデータ602によって行先格納テ
ーブル61から読出された行先データ603と入力デー
タ601とが合流して出力データ604となるように動
作するものであった。
〔発明が解決しようとする問題点〕
上述した従来方式では、1つの入力データ601によっ
て、この入力データの行先きを求めているため、出力デ
ータ604の行先と出力データ604の値が全く無関係
とはならず、分岐を含む処理プログラムを作成するのが
非常に困難であった。
〔問題点を解決するための手段〕
本発明の方式は、変数名を表わす符号を含む2つの入力
データを入力し、変数名により予め決められている一方
の入力データを制御データ、他の入力データを被制御デ
ータとしてそれぞれ出力する制御回路と、 制御データおよび被制御データの変数名を表わす符号部
を入力して被制御データの次の行き先および新しい変数
名を生成する行先格納テーブルを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例を示す分岐モジュールのブロ
ック図であり、制御回路1と行先格納テーブル2とから
成る。
制御回路1は2つの入力データ101.102の変数名
を表わす符号ビット部を検査して制御データと被制御デ
ータを識別し、被制御データは制御回路出力データ10
5として出力し、また変数名を表わす符号ビットは出力
データ103、制御データは出力データ104として行
先格納テーブル2に出力する。出力データ103と出力
データ104は共に行先格納テーブル2をアクセスする
ため1つのアドレスデータとして用いられる。
行先格納テーブル出力106は、次の行先を示す符号ビ
ットと新しい変数名を表わす符号を含んでおり、制御回
路出力データ105と合成され条件分岐モジュール出力
107となる。
第2図は第1図に示した分岐モジュール20をデータフ
ロー型計算機に組込んだ例であり、待合せ回路21とバ
スインタフェース22とを介してリングバス23に結合
されている。
リングバス23上を転送されているデータは、バスイン
タフェース22において、データのうちの行先を示す符
号ビットがあらかじめ定められている符号ビットと一致
した場合に、リングバス23から待合せ回路21に入力
される。この待合せ回路21はバスインタフェース23
からの入力データ200を待合せることによって入力デ
ータ201と202を同時に分岐モジュール20に入力
する。
分岐モジュール20からの条件分岐モジュール出力20
7は、新しい変数名と行先符号ビットを含み、再びバス
インタフェース22を経由してリングバス23に出力さ
れる。
第3図はこの第1図に示した分岐モジュール30をデー
タフロー計算機のソフトウェアの記述形式で表わした図
である。入力301が被制御入力、302が制御入力で
あり、入力302の値により入力301が出力303又
は304に分岐されることを示している。
第4図は、2つのこのような分岐モジュール40.41
を使用して処理Aと処理Bを行なわせるようにした応用
例である。
処理A、処理Bは共にデータフロー計算機で実行される
処理部分で、その実行開始には2つの入力データが必要
である。被制御入力である入力402.403は、制御
入力である401の値によって、それぞれ出力404と
406.出力405と407に切替えられ、出力404
又は406は処理Aを起動し、出力405又は407は
処理Bを起動する。
第5図は第1図に示した分岐モジュール50と2つの同
期モジュール51.52を組合わせて、マルチプレクサ
のような入力選択機能を実現した応用例である。すなわ
ち、入力5QOの値により、同期モジュール51.52
への被同期人力501又は502を選択し、同期モジュ
ール出力505又は506とする。
分岐モジュール50の(被制御)入力507には最初の
状態でデータが1語セットされており、このデータは、
最初の(制御)入力500に応答して出力503又は5
04に現われる。
同期モジュール51.52の被同期人力501および5
02に大量のデータが到着した時、分岐モジュール50
の出力503.504に対応して、同期モジュール出力
505又は506となる。
同期モジュール出力505又は506のコピーは、再び
分岐モジュール50への入力507となり、次の入力5
00の被制御入力となる。
このように入力500の値に応じて被同期入力501,
502の出力を選択することができる。
〔発明の効果〕
本発明は、以上に説明したような構成とすることにより
、データフロー計算機での条件分岐処理を実現すること
ができ、また、本発明の分岐モジュールは単独で、又は
他のモジュールと組合わせることによりデータフロー計
算機のソフトウェアの柔軟性を著しく高める効果がある
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図は本実施例
をデータフロー型計算機に組込んだ図、第3図は本実施
例をデータフロー型計算機のソフトウェア記述形式で表
わした図、第4図と第5図は本発明の2つの応用例を示
す図、第6図は従来例を示す図である。 1.60・・・制御回路、2.61・・・行先格納テー
ブル、20.30.40.41.50・・・分岐モジュ
ール、21・・・待合せ回路、22・・・パスインタフ
ェース、23・・・リングバス、51.52・・・同期
モジュール。

Claims (1)

  1. 【特許請求の範囲】 変数名を表わす符号を含む2つの入力データを入力し、
    前記変数名により予め決められている一方の前記入力デ
    ータを制御データ、他の前記入力データを被制御データ
    としてそれぞれ出力する制御回路と、 前記制御データおよび前記被制御データの変数名を表わ
    す符号部を入力して前記被制御データの次の行き先およ
    び新しい変数名を生成する行先格納テーブルを有するこ
    とを特徴とするデータフロー計算機におけるデータ行先
    き制御方式。
JP30513987A 1987-12-01 1987-12-01 データ行先き制御方式 Pending JPH01145730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30513987A JPH01145730A (ja) 1987-12-01 1987-12-01 データ行先き制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30513987A JPH01145730A (ja) 1987-12-01 1987-12-01 データ行先き制御方式

Publications (1)

Publication Number Publication Date
JPH01145730A true JPH01145730A (ja) 1989-06-07

Family

ID=17941552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30513987A Pending JPH01145730A (ja) 1987-12-01 1987-12-01 データ行先き制御方式

Country Status (1)

Country Link
JP (1) JPH01145730A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007153217A (ja) * 2005-12-07 2007-06-21 Mazda Motor Corp 車両のシート配設構造
JP2007153218A (ja) * 2005-12-07 2007-06-21 Mazda Motor Corp 車両のシート配設構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007153217A (ja) * 2005-12-07 2007-06-21 Mazda Motor Corp 車両のシート配設構造
JP2007153218A (ja) * 2005-12-07 2007-06-21 Mazda Motor Corp 車両のシート配設構造

Similar Documents

Publication Publication Date Title
JP2664666B2 (ja) プロセッサ
JPH08235130A (ja) 並列プロセッサ
JPH04245324A (ja) 演算装置
JPH06162228A (ja) データフロープロセッサ装置
JPH0457003B2 (ja)
JPH01145730A (ja) データ行先き制御方式
JPH05282473A (ja) データ処理装置
JP2897049B2 (ja) 分岐命令方式
JPH0319578B2 (ja)
JPH0269826A (ja) 条件付命令制御方式
JPH023822A (ja) データ処理装置
JPH01145731A (ja) データ同期方式
JPS59226956A (ja) デ−タ制御システム
JPH0668055A (ja) ディジタル信号処理装置
JPS60246439A (ja) 情報処理装置
JPH08171488A (ja) データアドレス制御回路
JPH01112347A (ja) ディジタル信号処理プロセッサのアドレス制御回路
JPH0635692A (ja) データ処理装置
JPH0241522A (ja) 関数演算処理装置
JPS619728A (ja) マイクロプログラム制御装置
JPH02139652A (ja) マイクロ・コンピューター
JPH02205987A (ja) 演算処理システム
JPS6344235A (ja) デ−タ処理装置
JPH0468459A (ja) ディジタル信号処理装置
JPH0812600B2 (ja) 並列データ処理制御方法