JPH01145731A - データ同期方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ同期方式、特にデータフロー型計算機に
おいて一つのデータの処理に同期して他のデータを出力
するデータ同期方式に関する。

〔従来の技術〕

従来のこの種のデータ同期方式の例を第３図に基づき説
明する。

第３図の（１）に示す方式は、加算と乗算を組み合わせ
、等価的に同期を行なうものである。すなわち、先ず同
期データ３０１に“０″を乗じた後、加算モジールで非
同期データ３０２と加算して出力データ３０３を得、ま
た第３図の（２）に示す方式は、先ず同期データを何ら
かの方法（図示省略）で１”′にして、乗算モジュール
で被同期データ３０４と乗算して出力データ３０５とす
る。

〔発明が解決しようとする問題点〕

上述した従来方式は、第３図（１）のように乗算モジュ
ールと加算モジュールの組合わせで構成されるか、又は
（２）のように同期データの値が“１パでなければなら
ないという制約があった。

従って、乗算モジュールと、加算モジュール３１を使用
するためソフトウェアが複雑になったり、全体の演算量
が増加するため処理時間が長くなるという欠点、又は同
期データが“１°”のとき以外は使えないため同期モジ
ュールとしての利用価値はほとんどないという欠点をそ
れぞれが有している。

〔問題点を解決するための手段〕

本発明のデータ同期方式は、データフロー型計算機にお
けるデータ同期方式であって、変数名をあらわす符号を
伴う２つのデータを入力し、変数名により予め決められ
ている一方のデータおよびこのデータの変数名を表わす
符号を出力する制御回路と、 この変数名を入力し上記のデータの次の行き先と新しい
変数名を表わす符号ビットを生成する行き先格納テーブ
ルを有し、 非同期に入力する上記の２つのデータのうちの一方の処
理に同期して他方のデータを出力するようにしたことを
特徴とする。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図であり、リング
バス５にバスインターフェース１を介して接続された待
合せ回路２と、制御回路３と、行き先格納テーブル４と
から成る。待ち合せ回路２、制御回路３および行き先格
納テーブル４は、他のバスインターフェースを介してリ
ングバスラに接続されている演算モジュール（図示省略
）と同様に、データフロー型計算機のうちの一モジュー
ル（同期モジュール）を構成する。

バスインターフェース１は、リングバスラ上３転送され
ているデータの内の行き先を示す符号が、予め設定され
たものと合致した場合にのみそのデータを待合せ回路２
に入力し、そうでないときにはリングバスラ上を通過さ
せる。

待合せ回路２は、予め設定された２つのデータの入力を
待合せたうえで、入力データ１０１゜１０２として同時
に出力する。

制御回路３は、入力データ１０１，１０２のうちの変数
名を表わす符号ビット部を検査し、同期データの被同期
データを識別して被同期データを制御回路出力データ１
０４として出力する。入力データ１０１，１０３のいず
れかが、予め指定されることにより、制御回路出力デー
タ１０４となり得る。また、制御回路出力データ１０４
の変数名部は行き先格納テーブル４をアスセスするアド
レスデータ１０３に変換され出力される。

行き先格納テーブルの出力１０５は、次の行き先を示す
符号と変数名を表わす符号ビットを含んでおり、制御回
路出力１０４と組合わされて出力データ１０６となる。

出力データ１０６は、再びバスインターフェース１を経
由してリングバス５に出力される。

第２図は、第１図に示した同期モジュール２個（１０お
よび２０）と演算モジュール３０とで、入力データ２０
１と２０２の、同期を行なうようにした処理フローをデ
ータフロー型計算機のソフトウェア記述形式で示す。バ
スインターフェースを介して非同期に入力する入力デー
タ２０１゜２０２は、それぞれ同期モジュール１０．２
０内の待合せ回路に蓄積される。同期モジュール２０は
入力データ２０１を同期データ、入力データ２０２を被
同期データとしており、入力データ２０１の入力に同期
して入力データ２０２を出力データ２０４として出力す
る。一方、同期モジュール１０は、出力データ２０４を
同期データ、入力データ２０１を非同期データしており
、出力データ２０４の入力に同期して入力データ２０１
を出力データ２０３として出力する。この結果、入力デ
ータ２０１が先に到着している場合には、入力データ２
０２の到着に同期して、出力データ２０３と２０４がほ
ぼ同時に演算モジュール３０に入力することになる。

このような応用例は、演算モジュール３ｏが１つのＬＳ
Ｉで実現されていて、内蔵する待合せ回路の容量が、入
力データ２０１．２０２の量に比較して小さいときに有
効である。

〔発明の効果〕

本発明は、以上に説明したように構成を採用することに
より、データフロー型計算機内で処理の同期を容易に実
現することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は本実施例
の応用例を示す図、第３図は従来例を示す図である。 １・・・バスインターフェース、２・・・待合せ回路、
３・・・制御回路、４・・・行き先格納テーブル、５・
・・リングバス、１０．２０・・・同期モジュール、３
０・・・演算モジュール。

Claims (1)

1. 【特許請求の範囲】 変数名をあらわす符号を伴う２つのデータを入力し、前
   記変数名により予め決められている一方のデータおよび
   該データの変数名を表わす符号を出力する制御回路と、 該変数名を入力し前記データの次の行き先と新しい変数
   名を表わす符号ビットを生成する行き先格納テーブルを
   有し、 非同期に入力する前記２つのデータのうちの一方の処理
   に同期して他方のデータを出力するようにしたことを特
   徴とするデータフロー型計算機におけるデータ同期方式
   。