JPH05108748A - 論理回路シミユレーシヨン方式 - Google Patents

Abstract

(57)【要約】 【目的】ネットリストとハードウェア記述言語が混在す
る場合の論理回路シミュレーション方式において、シミ
ュレーション用データに無駄な領域を必要とせず、お互
いのデータ構造変更、論理値の違いに依存しないシミュ
レーション方式を得る。 【構成】シミュレーションのスケジューリングを行う上
で、ネットリスト部分とハードウェア記述言語部分間の
信号伝搬を行うために、ハードウェア記述言語部分のデ
ータからネットリスト部分のスケジューリング部に対し
てアクセスするネットリスト部分アクセス手段１４と、
ネットリスト部分のデータからハードウェア記述言語部
分のスケジュール部にアクセスするハードウェア記述言
語部分アクセス手段１３と、ネットリストとハードウェ
ア記述言語で異なる論理値を扱えるための論理値変換手
段８２を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は論理回路シミュレーショ
ン方式、特に、ＬＳＩやコンピュータを構成するボード
等の論理回路シミュレーション方式に関する。

【０００２】

【従来の技術】従来の論理回路シミュレーション方式に
ついて図面を参照して詳細に説明する。図８は、従来の
一例を示すブロック図である。図８に示す論理回路シミ
ュレーション方式は、シミュレーション対象としてネッ
トリストとハードウェア記述言語が混在して入力された
場合、ネットリストとハードウェア記述言語をそれぞれ
同一形式のデータ構造を持つシミュレーション用データ
に変換し、変換したシミュレーション用データと変換し
たデータのスケジューリング手段を用いて論理回路シミ
ュレーションを行っていた。

【０００３】

【発明が解決しようとする課題】上述した従来の論理回
路シミュレーション方式は、ネットリストとハードウェ
ア記述言語が混在して入力された場合、シミュレーショ
ンデータに同一形式のデータ構造を使用するため、両方
のデータを包含するデータ構造が必要となり無駄なデー
タを持つことによりデータ容量が大きくなるという問題
があった。また、シミュレーションに必要となるスケジ
ューリング手段を共用するためネットリスト用とハード
ウェア記述言語用の論理値が異なる場合、一方の論理値
に合わせる制約が必要となるという問題点があった。

【０００４】

【課題を解決するための手段】第１の発明の論理回路シ
ミュレーション方式は、論理回路シミュレーションの入
力データとして回路図から抽出した論理回路接続情報と
ハードウェア記述言語を混在して使用する場合の論理回
路シミュレーション方式において、ネットリストデータ
からネットリスト部分のシミュレーション用データに変
換するネットリストデータ変換部とハードウェア記述言
語データからハードウェア記述言語部分のシミュレーシ
ョン用データに変換するハードウェア記述言語データ変
換部を使用し、論理回路シミュレーションに必要なスケ
ジューリングを行う上で、ハードウェア記述言語部分シ
ミュレーション用データからネットリスト部分スケジュ
ーリング部に対しアクセスするネットリスト部分アクセ
ス手段とネットリスト部分シミュレーション用データか
らハードウェア記述言語部分スケジューリング部に対し
アクセスするハードウェア記述言語部分アクセス手段と
を含んで構成される。

【０００５】第２の発明の論理回路シミュレーション方
式は、ネットリストとハードウェア記述言語で使用され
る信号の論理値が異なっても論理回路シミュレーション
を行える論理値変換手段を含んで構成される。

【０００６】

【実施例】次に、本発明について図面を参照して詳細に
説明する。

【０００７】図１は、本発明の第１の実施例を示すブロ
ック図である。図１に示す論理回路シミュレーション方
式は、ネットリストデータａをネットリスト部分シミュ
レーション用データｃに変換するネットリストデータ変
換部１１と、ハードウェア記述言語データｂをハードウ
ェア記述言語部分シミュレーション用データｄを変換す
るハードウェア記述言語データ変換部１２と、ネットリ
スト部分シミュレーション用データｃとネットリストス
ケジューリング用データｅを用いて論理回路シミュレー
ションを行うネットリスト部分スケジューリング部１５
と、ハードウェア記述言語部分シミュレーション用デー
タｄとハードウェア記述言語スケジューリングデータｆ
を用いて論理回路シミュレーションを行うハードウェア
記述言語部分スケジューリング部１６と、ネットリスト
部分スケジューリング部１５とハードウェア記述言語部
分スケジューリング部１６との間でシミュレーション時
間の同期を取るための共通スケジューリング部１７と、
ネットリスト部分シミュレーション用データｃからハー
ドウェア記述言語部分スケジュリング部１６へ信号の変
化を伝搬させる処理を行うハードウェア記述言語部分ア
クセス手段１３と、ハードウェア記述言語部分シミュレ
ーション用データｄからネットリスト部分スケジューリ
ング部１５へ信号の変化を伝搬させる処理を行うネット
リストアクセス手段１４から構成される。

【０００８】例えば図２のインスタンスＧ２の出力ポー
ト３４に信号変化が生じた場合、ハードウェア記述言語
部分アクセス手段１３を使用し、ハードウェア記述言語
部分スケジューリング手段にインスタンスＧ３の入力ポ
ートｚｉに信号変化が生じたことを登録する。同様にネ
ットリスト部分アクセス手段１４はハードウェア記述言
語部分からネットリスト部分へ信号を伝搬させる場合に
使用する。共通スケジューリング部１７はシミュレーシ
ョン時間の同期処理を行う。

【０００９】図２は、シミュレーション対象回路の１例
を示すブロック図である。インスタンス３１はインスタ
ンス名がＧ２のインスタンスである。インスタンス３１
には入力ポート３３と出力ポート３４があり入力ポート
３３に信号変化が起こるとインスタンス１１を通り、出
力ポート３４へ信号が伝搬される。出力ポート３４は信
号３２を介してインスタンスＧ３の入力ポートｚｉに接
続されている。

【００１０】図３は図１の回路を示すハードウェア記述
言語の１例を示す図である。回路の中身指定情報４１中
の回路接続情報４２ではインスタンス名Ｇ１、Ｇ２、Ｇ
３のインスタンスの接続を示している。インスタンスの
中身指定情報４３では各インスタンス中の動作や接続の
情報が記述されているネットリストあるいはハードウェ
ア記述言語の指定がされている。

【００１１】図４（ａ）はネットリスト部分アクセス手
段を含んだハードウェア記述言語部分のシミュレーショ
ン用データの１例を示す図である。インスタンステーブ
ル５２に登録されているｔｏＮＥＴ５１はネットリスト
部分アクセス手段を意味している。ｔｏＮＥＴの出力先
はインスタンステーブル５２、出力値テーブル５３、出
力先テーブル５４をたどるとネットリスト部分のインス
タンステーブル５５であることが分かる。

【００１２】図４（ｂ）はハードウェア記述言語部分ア
クセス手段を含むネットリスト部分のシミュレーション
用データの１例を示す図である。インスタンステーブル
５６に登録されているｔｏＨＤＬ５２はハードウェア記
述言語部分アクセス手段を意味している。ｔｏＨＤＬの
出力先はインスタンステーブル５６、出力値テーブル５
７、出力先テーブル５８をたどるとハードウェア記述言
語部分のインスタンステーブル５２であることが分か
る。

【００１３】図５はハードウェア記述言語部分スケジュ
ーリング部６１とネットリスト部分スケジューリング部
６２を示す図である。例えば時刻ｔ１に図１のインスタ
ンスＧ１の出力ポートｘｏに信号変化が生じた場合、ハ
ードウェア記述言語部分スケジューリング部６１上の時
刻ｔ１にネット部分アクセス手段ｔｏＮＥＴが登録され
る。ｔｏＮＥＴによりネットリスト部分スケジューリン
グ部６２の時刻ｔ１にインスタンスＧ２の入力ポートｙ
ｉの信号変化が起こることを登録する。さらに入力ポー
トｙｉが変化することにより時刻ｔ２で出力ポートｙｏ
に信号変化が生じた場合、ネットリスト部分スケジュー
リング部６２上の時刻ｔ２にハードウェア記述言語部分
アクセス手段ｔｏＨＤＬが登録される。

【００１４】ｔｏＨＤＬによりハードウェア記述言語部
分スケジューリング手段にインスタンスＧ３の入力ポー
トｚｉの信号変化が起こることを登録する。

【００１５】図６はシミュレーションフローを示す図で
ある。まず入力値があるかを調べ７２、入力がある場合
は入力値を読み込み７３、出力値テーブルの信号値を読
み込んだ入力値で書き換える７４。書き換えた値の出力
先が無い場合、７２に戻る。出力先がある場合、出力先
の種類により処理が分かれる。ｔｏＨＤＬに接続されて
いる場合はハードウェア記述言語部分のスケジューリン
グ処理７７を行う。ｔｏＮＥＴに接続されている場合ネ
ットリスト部分のスケジューリング処理７８を行う。そ
の他の場合、ネットリスト部分、ハードウェア記述言語
部分それぞれ自分のスケジューリング手段を使用しスケ
ジューリング処理７９を行う。スケジューリングされた
データによりインスタンスの出力値が変化した場合イベ
ント発生とみなす７Ａ。イベントが発生した場合７４に
戻る。イベント発生が無い場合７２に戻る。入力値が無
くなると論理回路シミュレーションを終了７Ｂする。

【００１６】図７は本発明の第２の実施例を示すブロッ
ク図である。図７に示す論理回路シミュレーション方式
は、ハードウェア記述言語用の論理値からネットリスト
用の論理値に変換するハードウェア記述言語→ネットリ
スト論理値変換手段８１と、ネットリスト用論理値から
ハードウェア記述言語用論理値に変換するネットリスト
→ハードウェア記述言語論理値変換手段８２とを含んで
構成される。

【００１７】

【発明の効果】本発明の論理回路シミュレーション方式
は、（１）論理シミュレーションの入力として回路図と
ハードウェア記述言語が混在している場合、それぞれ別
々のデータ構造を持つことで不要なデータ領域を持つ必
要がなくデータ領域を削減できる。また、入力のハード
ウェア記述言語が変わっても、ハードウェア記述言語用
のシミュレーションデータ構造を変更させるだけで、回
路図用のシミュレーションデータ構造を変更することな
しに論理シミュレーションが行える、（２）ネットリス
トとハードウェア記述言語で使用している信号の論理値
が異なってもシミュレーションが行える、という効果が
ある。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示すブロック図であ
る。

【図２】シミュレーション対象回路の１例を示すブロッ
ク図である。

【図３】図１の回路を示すハードウェア記述言語の１例
を示す図である。

【図４】（ａ），（ｂ）はシミュレーション用データの
一例を示す図である。

【図５】ハードウェア記述言語部分スケジューリング部
６１とネットリスト部分スケジューリング部６２を示す
図である。

【図６】シミュレーションフローを示す図である。

【図７】本発明の第２の実施例を示すブロック図であ
る。

【図８】従来の一例を示すブロック図である。

【符号の説明】

１１ ネットリストデータ変換部 １２ ハードウェア記述言語データ変換部 １３ ハードウェア記述言語部分アクセス手段 １４ ネットリスト部分アクセス手段 １５ ネットリスト部分スケジューリング部 １６ ハードウェア記述言語部分スケジュール部 １７ 共通スケジューリング部 ３１ インスタンス ３２ 信号 ３３ 入力ポート ３４ 出力ポート ４１ 回路の中身指定情報 ４２ 回路接続情報 ４３ インスタンスの中身指定情報 ５１ ネットリスト部分アクセス手段 ５２ インスタンステーブル ５３ 出力値テーブル ５４ 出力先テーブル ５５ ハードウェア記述言語部分アクセス手段 ５６ インスタンステーブル ５７ 出力値テーブル ５８ 出力先テーブル ８１ ハードウェア記述言語→ネットリスト論理値変
換手段 ８２ ネットリスト→ハードウェア記述言語変換手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】論理回路シミュレーションの入力データと
   して回路図から抽出した論理回路接続情報（以降ネット
   リスト）とハードウェア記述言語を混在して使用する場
   合の論理回路シミュレーション方式において、ネットリ
   ストデータからネットリスト部分のシミュレーション用
   データに変換するネットリストデータ変換部とハードウ
   ェア記述言語データからハードウェア記述言語部分のシ
   ミュレーション用データに変換するハードウェア記述言
   語データ変換部を使用し、論理回路シミュレーションに
   必要なスケジューリングを行う上で、ハードウェア記述
   言語部分シミュレーション用データからネットリスト部
   分スケジューリング部に対しアクセスするネットリスト
   部分アクセス手段とネットリスト部分シミュレーション
   用データからハードウェア記述言語部分スケジューリン
   グ部に対しアクセスするハードウェア記述言語部分アク
   セス手段とを有することを特徴とする論理回路シミュレ
   ーション方式。
2. 【請求項２】ネットリストとハードウェア記述言語で使
   用される信号の論理値が異なっても論理回路シミュレー
   ションを行える論理値変換手段を持つ請求項１記載のシ
   ミュレーション方式。