JPH11102385A - レイアウト設計を考慮したlsi論理設計支援システム - Google Patents

レイアウト設計を考慮したlsi論理設計支援システム

Info

Publication number
JPH11102385A
JPH11102385A JP9279533A JP27953397A JPH11102385A JP H11102385 A JPH11102385 A JP H11102385A JP 9279533 A JP9279533 A JP 9279533A JP 27953397 A JP27953397 A JP 27953397A JP H11102385 A JPH11102385 A JP H11102385A
Authority
JP
Japan
Prior art keywords
macro
description
logic
input
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9279533A
Other languages
English (en)
Other versions
JP2962292B2 (ja
Inventor
Hisato Tanishita
久斗 谷下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9279533A priority Critical patent/JP2962292B2/ja
Publication of JPH11102385A publication Critical patent/JPH11102385A/ja
Application granted granted Critical
Publication of JP2962292B2 publication Critical patent/JP2962292B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】論理設計の設計単位である論理マクロから、レ
イアウト設計の設計単位である物理マクロへの変換作業
を自動化することによって、大規模で高性能なLSIを
効率よく設計可能とするLSI論理設計支援システムの
提供。 【解決手段】レジスタトランスファーレベルのハードウ
ェア記述言語(「RTL言語」という)で記述された論
理設計の単位である論理マクロを分割する場合、前記論
理マクロの前記記述中に分割専用記述を付与し、前記分
割専用記述を解析して前記論理マクロをレイアウト設計
の単位となる物理マクロに自動的に分割する手段(図1
の102)、分割された中間マクロについて統合を必要
とするものを統合する手段(図1の105)と、マクロ
の入出力信号を自動的に定義する手段(図1の107)
と、を備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSIの論理回路
設計方式に関し、特に高性能LSIの階層的化計手法を
用いた論理設計方式に関する。
【0002】
【従来の技術】通常、LSIの設計は、論理設計段階か
らレイアウト設計段階という手順(設計工程)を踏んで
行われる。
【0003】論理設計工程では、機能記述または動作記
述言語によってLSIの機能仕様を記述し、機能シミュ
レーションを行い、機能の正当性を確認する。次に、レ
ジスタトランスファーレベルのハードウェア記述言語で
あるRTL言語によって論理回路の構成を記述し、論理
合成ツールまたは回路図入力ツールなどを用いて論理ネ
ットリストを作成する。
【0004】レイアウト設計工程では、論理設計工程で
作成した論理ネットリストを入力とし、配置・配線を行
って、物理ネットリストを作成する。
【0005】大規模かつ高性能なLSIを設計する場合
においては、論理設計とレイアウト設計の工程間のスム
ーズな情報伝達が重要となる。すなわち、論理設計の段
階において、レイアウト設計を考慮して設計を進める必
要がある。
【0006】レイアウト設計を考慮した論理設計の従来
技術として、例えば特開平6−83904号公報には、
レイアウト処理が容易なネットリストの生成を行う論理
合成装置が提案されている。その概要は、レイアウト容
易性を判定するために配線通過領域数という情報をマク
ロセルライブラリに持たせ、論理最適化の後処理で、ネ
ットリスト中のセルを配線通過領域数の大きいものに置
き換えることによってレイアウト処理を容易とするもの
である。
【0007】一方、近時、LSIの設計手法としては、
階層的設計手法により設計が行われている。これは、大
規模なLSIをいくつかの階層、例えば、チップ階層、
モジュール階層、サブモジュール階層等に分割して設計
を行う手法でり、同時に、複数のモジュールを複数の設
計者が並行して設計することができる。
【0008】階層的設計手法の従来技術として、例えば
特開平4−213167号公報には、機能モジュールを
マクロで定義し、定義されたマクロを用いて回路動作を
記述することによって機能モジュールを統合化するよう
にした回路設計方式が提案されている。この回路設計方
式は、予め設計の基本単位となる「マクロ」と呼ばれる
モジュール回路を作成してライブラリ化しておき、論理
合成の段階でライブラリ化されたマクロモジュールを使
うことによってLSIの階層的設計手法の効率化を図る
ものである。
【0009】
【発明が解決しようとする課題】しかしながら、上記し
た従来技術は下記記載の問題点を有している。
【0010】(1)第1の問題点は、高性能LSIの設
計用システムとしては不十分である、ということであ
る。以下、その理由を説明する。
【0011】論理設計の単位となる論理マクロと、レイ
アウト設計の単位となる物理マクロは、その大きさが異
なる場合が一般的である。
【0012】高性能LSIの設計においては、論理マク
ロは論理の見やすさ、論理検証や論理合成の行いやすさ
等を考慮して作成される。一方、物理マクロは最適なレ
イアウト設計が出来るような大きさで作成される。この
物理マクロを使ってフロアプランを決定し、その後、詳
細配置、配線を行うというのがレイアウト設計の一般的
な進め方であり、フロアプランの良し悪しで、その後の
レイアウト設計の難易度が違ってくる。
【0013】したがって、最適なレイアウト設計を行う
ためには、論理設計用の論理マクロをレイアウト設計用
の物理マクロに作り直すことが必要である。
【0014】上記特開平6−83904号公報では、論
理最適化後のネットリスト中のセルを、配線通過領域数
が大きいものに置き換えるだけでレイアウト設計が容易
になるとしているが、論理マクロと物理マクロの差違に
関して考慮がなされていず、論理マクロをそのままレイ
アウト設計に用いる設計手法をとっており、このままで
は、最適なレイアウト設計が出来るという保証がなく、
高性能LSIの設計用のシステムとしては不十分であ
る。
【0015】(2)第2の問題点は、階層設計の効率化
に問題がある、ということである。
【0016】上記特開平4−213167号公報におい
ては、理論上は、論理マクロのマクロライブラリと、物
理マクロのマクロライブラリを用意しておけば、第1の
問題点で説明した論理設計には論理マクロを、レイアウ
ト設計には物理マクロを使い分けるような設計手法を取
ることができるが、2種類のマクロライブラリの準備が
必要であり、効率的な設計手法とは言い難い。
【0017】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、論理設計の設計
単位である論理マクロから、レイアウト設計の設計単位
である物理マクロへの変換作業を自動化することによっ
て、大規模で高性能なLSIを効率よく設計可能とする
LSI論理設計支援システムを提供することにある。
【0018】
【課題を解決するための手段】前記目的を達成するた
め、本発明のレイアウト設計を考慮したLSI論理設計
支援システムは、レジスタトランスファーレベルのハー
ドウェア記述言語(「RTL言語」という)で記述され
た論理設計の単位である論理マクロを分割する場合、前
記論理マクロの前記記述中に分割専用記述を付与し、前
記分割専用記述を解析して前記論理マクロをレイアウト
設計の単位となる物理マクロに自動的に分割および統合
する手段と、マクロの入出力信号を自動的に定義する手
段と、を備えている。
【0019】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明は、その好ましい実施の形態におい
て、レジスタトランスファレベルのハードウェア記述言
語(RTL言語)で記述された論理マクロをレイアウト
設計の単位となる物理マクロに自動変換するものであ
る。
【0020】より詳細には、本発明の実施の形態は、自
動分割処理部(図1の102)と、自動統合処理部(図
1の105)と、入出力信号発生処理部(図1の10
7)と、を有する。
【0021】自動分割処理部(図1の102)は、入力
データであるRTL記述の論理マクロファイル(図1の
101)を読み込み、このRTL記述中の分割専用記述
(例えば図2の※#cut)を解析して、この分割専用
記述に従い論理マクロを中間マクロに分割し中間マクロ
ファイル(図1の103、104)として出力する。こ
のため、人手による分割作業を不要とする。
【0022】自動統合処理部(図1の105)は、統合
を必要とする、分割されたRTL記述の中間マクロファ
イル(図1の103)を読み込み、自動的にレイアウト
設計の単位となる物理マクロとして統合する。このた
め、人手による統合作業を不要とする。
【0023】入出力信号発生処理部(図1の107)
は、物理マクロの入出力信号の記述を自動的に定義す
る。このため、人手による入出力信号の定義を不要とし
ている。
【0024】なお、自動分割処理部(図1の102)、
自動統合処理部(図1の105)、及び入出力信号発生
処理部(図1の107)は、例えばコンピュータ上で実
行されるプログラム制御により実現することができる。
【0025】
【実施例】次に、上記した本発明の実施の形態について
更に詳細に説明すべく、本発明の実施例について図面を
参照して詳細に説明する。
【0026】図1は、本発明の一実施例に係るLSI論
理設計システムの処理フローを示す図である。
【0027】図1を参照すると、本実施例において、入
力データは、RTL記述の論理マクロファイル101で
ある。図2に、RTL記述の論理マクロファイルの一例
を示す。なお、図2に示す例では、RTL記述に用いら
れている言語はHDL言語(ハードウェア記述言語)の
一種であり、英小文字はこの言語のキーワードを表し、
信号の名前は英大文字および数字を使って表すものとす
る。
【0028】図3に、図2に示したRTL記述例に対応
する論理マクロのブロック図の例を示す。
【0029】以下では、レイアウト設計において、この
論理マクロ101を二分割する必要が生じたとものとし
て、図3において、破線部分、すなわち、加算器(AD
D)までの部分(この部分を「物理マクロSUB1」と
呼ぶ)と、加算器(ADD)から先の部分(「物理マク
ロSUB2」と呼ぶ)に分割する場合を例として説明す
る。
【0030】本実施例においては、RTL記述に分割専
用記述(「*#cut」文)を設け、その分割専用記述
にしたがってRTL記述を分割する。例えば図2に示す
RTL記述の例では、5行目の、 *#cut SUB1 が物理マクロSUB1を定義するための分割専用記述で
ある。ここから先の記述、つまり6行目から9行目まで
が物理マクロSUB1に対応する部分である。
【0031】さらに、10行目の、 *#cut SUB2 が物理マクロSUB2を定義するための分割専用記述で
ある。ここから先の記述、つまり11行目から15行目
までが物理マクロSUB2に対応する部分である。
【0032】さらに、16行目の *#cut SUB1 は再び物理マクロSUB1を定義している分割専用記述
である。ここから先の記述、つまり17行目からファイ
ルの終わりまでが物理マクロSUB1に追加される部分
である。
【0033】再び図1を参照すると、自動分割処理部1
02は、RTL記述の論理マクロファイル101を読み
込み、分割専用記述(*#cut文)にしたがって入力
論理マクロを分割し、分割されたRTL記述の中間マク
ロファイル103および104を出力する。ここで、中
間マクロファイル103と中間マクロファイル104の
違いは、統合処理の必要性の有無であり、中間マクロフ
ァイル103は統合処理を必要とし、中間マクロファイ
ル104は統合処理を必要としない。
【0034】図2のRTL記述の例で説明した物理マク
ロSUB1は2カ所で分割専用記述によって定義されて
いるため、後述する図1の自動統合処理部105で統合
処理をしなければならない。一方、物理マクロSUB2
は、定義箇所が1カ所であるため、統合処理をする必要
がない。
【0035】図4は、分割後の中間マクロファイルの例
を示す図である。図1の分割後の中間マクロ103に相
当するのが物理マクロSUB1である。図1の分割後の
中間マクロ104に相当するのが統合処理を必要としな
い物理マクロSUB2である。
【0036】続いて図1を参照すると、自動統合処理1
05において、分割後の中間マクロ103の統合処理を
行う。図4に示した例では、物理マクロSUB1の部分
1の後ろに部分2を加えるだけでよい。
【0037】図5に、自動統合処理105によって統合
された中間マクロ106の例を示す。図5には、図4
(A)の物理マクロSUB1の部分1の後ろに部分2を
加えたものが示されている。
【0038】このようにして作成された中間マクロは、
このままの状態では、マクロの入出力信号が定義されて
いないため不完全である。したがってマクロの入出力信
号を再定義しなければならない。
【0039】図1の入出力信号発生処理部107では、
統合された中間マクロ106および分割された中間マク
ロ104に対して、マクロの入出力信号を自動的に発生
する処理を行う。
【0040】図6、図7、図8を参照して、入出力信号
発生処理部107について説明する。図6は、入出力信
号発生処理部107の入力となるデータを示す図であ
る。図6に示す例では、「入力論理マクロの入出力文」
(図6(A))と、「中間マクロSUB1」(図6
(B)参照)と、「中間マクロSUB2」(図6(C)
参照)である。図6(A)の入力論理マクロの入出力文
は、図2の第1から第3行の内容(/DATA1、in
put、output文)である。図6(B)の「中間
マクロSUB1は、図5の統合された物理マクロSUB
1であり、図6(C)の中間マクロSUB2は、図4
(B)の分割された物理マクロSUB2である。
【0041】入出力信号発生処理部107は、これらの
入力RTL記述を解析して、信号名を抽出し、図7に示
すような信号名一覧表を作成する。
【0042】図7に示すこの信号名一覧表において、
「所属グループ」とは、その信号が所属しているマクロ
を表す。例えば、図6(B)の中間マクロSUB1に
は、 RA(0:4),CLK,D0(0:4),RB(0:4),D1(0:4),RC(0:2),D2(0:
2),SA(0:5),SEL(0:2) の、9種類の信号が存在している。
【0043】「グループ内定義信号」とは、RTL記述
の式の左辺に出現している信号のことである。例えば、
図6(B)の中間マクロSUB1では、 RA(0:4),RB(0:4),RC(0:2),SA(0:4) の4種類の信号が式の左辺で定義されている。このと
き、信号名一覧表の「グループ内定義信号」をONにす
る。
【0044】なお、入力論理マクロの入出力文に関して
は、input文で定義している信号を「グループ内定
義信号」とする。
【0045】図6(A)に示す例では、 D0(0:4),D1(0:4),D2(0:2),SEL(0:2),CLK の5種類の信号が「グループ内定義信号」に該当する。
【0046】「グループ内参照信号」とは、RTL記述
の式の右辺に出現している信号のことである。例えば、
図6(B)の中間マクロSUB1では、 RA(0:4),CLK,D0(0:4),RB(0:4),D1(0:4),D2(0:2),SEL(0:
2) の7種類の信号が式の右辺で参照されている。このと
き、信号名一覧表の「グループ内参照信号」をONにす
る。
【0047】なお、入力論理マクロの入出力文に関して
は、output文で定義している信号を「グループ内
参照信号」とする。図6(A)の例では、 RX(0:5),RQ(0:5) の2種類の信号が「グループ内参照信号」に該当する。
【0048】「グループ外定義信号」とは、他のグルー
プで「グループ内定義」されている信号のことである。
図7に示す信号名一覧表の例では、中間マクロSUB1
中の信号CLKは、入力論理マクロにおいて定義されて
いる。
【0049】また、図6(C)の中間マクロSUB2中
の信号SA(0:4)は、中間マクロSUB1において
定義されている。このとき、信号名一覧表の「グループ
外定義信号」をONにする。
【0050】「グループ外参照信号」とは、他のグルー
プで「グループ内参照」されている信号のことである。
【0051】図7に示す信号名一覧表の例では、中間マ
クロSUB1中の信号RC(0:2)は、中間マクロS
UB2において参照されている。また、中間マクロSU
B2中の信号RZ(0:5)は、入力論理マクロにおい
てoutput文で参照されている。このとき、信号名
一覧表の「グループ外参照信号」をONにする。
【0052】このようにして、入力データに含まれるす
べての信号について、信号名一覧表の「グループ内定義
信号」、「グループ内参照信号」、「グループ外定義信
号」、「グループ外参照信号」に該当するかどうかをチ
ェックする。
【0053】上記のチェックが終了したら、図8に示す
マクロの入出力信号決定ルールに従って、各信号がマク
ロの入力信号および出力信号にあたるかどうかをチェッ
クする。
【0054】図7に示す例では、中間マクロSUB1中
の信号CLKは、グループ「中間マクロSUB1」でグ
ループ内参照信号、かつグループ「入力論理マクロ」で
グループ外定義信号であり、これは「ルール2」に該当
するため、中間マクロSUB1の入力信号となる。
【0055】同様に、中間マクロSUB1中の信号RC
(0:2)は、グループ「中間マクロSUB1」でグル
ープ内定義信号、かつグループ「中間マクロSUB2」
でグループ外参照信号であり、これは「ルール1」に該
当するため、中間マクロSUB1の出力信号となる。中
間マクロSUB1中の信号RA(0:4)のように、ル
ール1およびルール2に該当しない信号は、そのマクロ
の内部信号となる。
【0056】以上の処理によって入出力信号の定義が完
成し、図1のRTL記述の物理マクロ108が作成され
る。図9(A)、図9(B)に、自動作成された物理マ
クロSUB1、SUB2の例をそれぞれ示す。物理マク
ロSUB1、SUB2には、それぞれ入出力文(inp
ut、output)が自動的に定義生成されている。
【0057】ここから先は、論理合成システム109に
よって、物理マクロのネットリスト110が合成され、
レイアウトシステム111によってレイアウト処理が行
われる。
【0058】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
【0059】本発明の第1の効果は、高性能なLSIの
設計を容易化する、ということである。その理由は、本
発明においては、論理設計の段階でレイアウト設計が行
いやすいような物理マクロの作成を考慮出来るようにし
たためである。
【0060】本発明の第2の効果は、処理時間を短縮し
て作業工数を縮減し、且つ人手による変換エラー等の混
入を回避し、生産性、及び信頼性を向上する、という効
果を奏する。その理由は、本発明においては、人手で作
業することなく論理マクロから物理マクロに自動的に変
換出来るように構成したことによる。
【図面の簡単な説明】
【図1】本発明の一実施例の処理フローを示す図であ
る。
【図2】本発明の一実施例を説明するための図であり、
RTL記述の論理マクロファイルの一例を示す図であ
る。
【図3】本発明の一実施例を説明するための図であり、
図2のRTL記述に相当するブロック図である。
【図4】本発明の一実施例を説明するための図であり、
分割された中間マクロの一例を示す図である。
【図5】本発明の一実施例を説明するための図であり、
統合された中間マクロの例を示す図である。
【図6】本発明の一実施例を説明するための図であり、
入出力信号発生部107の入力となるデータの一例を示
す図である。
【図7】本発明の一実施例を説明するための図であり、
入出力信号発生部107で作成する信号名一覧表の一例
を示す図である。
【図8】本発明の一実施例を説明するための図であり、
入出力信号を決定するためのルールの一例を示す図であ
る。
【図9】本発明の一実施例を説明するための図であり、
自動作成された物理マクロの例を示す図である。
【符号の説明】
101 RTL記述の論理マクロ 102 自動分割処理部 103、104 分割された中間マクロ 105 自動統合処理部 106 統合された中間マクロ 107 入出力信号発生処理部 108 RTL記述物理マクロ 109 論理合成部 110 物理マクロのネットリスト 111 レイアウト

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】レジスタトランスファーレベルのハードウ
    ェア記述言語(「RTL言語」という)で記述された論
    理設計の単位である論理マクロを分割する場合、前記論
    理マクロの前記記述中に分割専用記述を付与し、 前記分割専用記述を解析して前記論理マクロをレイアウ
    ト設計の単位となる物理マクロに自動的に分割および統
    合する手段と、 前記分割及び統合された物理マクロの入出力信号を自動
    的に定義する手段と、を備え、 レイアウト設計を考慮した論理設計を行うことを特徴と
    するLSI論理設計支援システム。
  2. 【請求項2】ハードウェア記述言語により記述された論
    理マクロを入力し前記論理マクロ記述を解析して前記論
    理マクロ記述中に予め定められた所定の分割指定専用記
    述を検出した際に、前記論理マクロを分割の指定に従い
    前記論理マクロを複数の中間マクロに分割する分割手段
    と、 前記自動分割処理手段で複数に分割された中間マクロに
    ついて統合を必要とする中間マクロを自動的にレイアウ
    ト設計の単位となる物理マクロとして統合する統合手段
    と、 分割された中間マクロ及び統合された中間マクロに対し
    て、前記論理マクロの記述における入出力論理マクロ及
    び前記中間マクロで扱う信号情報から前記中間マクロに
    対して入出力信号記述を定義・生成して該中間マクロの
    物理マクロとして出力する入出力信号発生手段と、 を備え、 前記生成された物理マクロに基づき論理合成し、前記物
    理マクロのネットリスストからレイアウトを行う、こと
    を特徴とするLSI論理設計支援システム。
  3. 【請求項3】(a)ハードウェア記述言語により記述さ
    れた論理マクロを入力し前記論理マクロ記述を解析し該
    論理マクロ記述中に予め定められた所定の分割指定専用
    記述を検出した際に、前記論理マクロを、分割の指定に
    従い前記論理マクロを複数の中間マクロに分割する分割
    手段、 (b)前記自動分割処理手段で複数に分割された中間マ
    クロについて統合を必要とする中間マクロを自動的にレ
    イアウト設計の単位となる物理マクロとして統合する統
    合手段、及び、 (c)分割された中間マクロ及び統合された中間マクロ
    に対して、前記論理マクロの記述における入出力論理マ
    クロ及び前記中間マクロで扱う信号情報から前記中間マ
    クロに対して入出力信号を定義・生成して該中間マクロ
    の物理マクロとして出力する入出力信号発生手段、 の上記(a)〜(c)の各手段をコンピュータで機能さ
    せるためのプログラムを記録した記録媒体。
JP9279533A 1997-09-26 1997-09-26 レイアウト設計を考慮したlsi論理設計支援システム Expired - Lifetime JP2962292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9279533A JP2962292B2 (ja) 1997-09-26 1997-09-26 レイアウト設計を考慮したlsi論理設計支援システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9279533A JP2962292B2 (ja) 1997-09-26 1997-09-26 レイアウト設計を考慮したlsi論理設計支援システム

Publications (2)

Publication Number Publication Date
JPH11102385A true JPH11102385A (ja) 1999-04-13
JP2962292B2 JP2962292B2 (ja) 1999-10-12

Family

ID=17612340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9279533A Expired - Lifetime JP2962292B2 (ja) 1997-09-26 1997-09-26 レイアウト設計を考慮したlsi論理設計支援システム

Country Status (1)

Country Link
JP (1) JP2962292B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084686A (ja) * 2003-09-09 2005-03-31 Dialog Semiconductor Gmbh 表示色調整
US7543257B2 (en) 2005-03-29 2009-06-02 Nec Corporation Apparatus for giving assistance in analyzing deficiency in RTL-input program and method of doing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005084686A (ja) * 2003-09-09 2005-03-31 Dialog Semiconductor Gmbh 表示色調整
US7543257B2 (en) 2005-03-29 2009-06-02 Nec Corporation Apparatus for giving assistance in analyzing deficiency in RTL-input program and method of doing the same
US8191031B2 (en) 2005-03-29 2012-05-29 Nec Corporation Apparatus for giving assistance in analyzing deficiency in RTL-input program and method of doing the same

Also Published As

Publication number Publication date
JP2962292B2 (ja) 1999-10-12

Similar Documents

Publication Publication Date Title
US6530073B2 (en) RTL annotation tool for layout induced netlist changes
US6425116B1 (en) Automated design of digital signal processing integrated circuit
US20050091627A1 (en) Comparison of two hierarchical netlist to generate change orders for updating an integrated circuit layout
US8869091B2 (en) Incremental clock tree synthesis
CN113255258B (zh) 逻辑综合方法、装置、电子设备及存储介质
WO1999009497A1 (fr) Procede d'extraction de caracteristiques de synchronisation de circuits a transistors, support de stockage stockant une bibliotheque de caracteristiques de synchronisation, procede de conception de lsi et procede d'extraction par grille
US5848263A (en) File conversion method and apparatus for LSI design data
JP2962292B2 (ja) レイアウト設計を考慮したlsi論理設計支援システム
US7814455B2 (en) Logic synthesis method and device
US7234127B2 (en) Integrated circuit designing support apparatus and method for the same
US6877140B1 (en) Method and system for generating a schematic representing bus structures
JPWO2006025412A1 (ja) 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置
US7127693B2 (en) Device for creating timing constraints
US6711728B1 (en) Function synthesizing method and apparatus, and recording medium on which program of said method is recorded
JP2008250636A (ja) 論理設計支援システム及びプログラム
US6502227B1 (en) LSI design method which never produces timing error having influence on entire specification of LSI function, after design of layout and circuit of detailed portion
JP2003085221A (ja) Rtl自動階層化システムおよび方法、rtl自動階層化プログラム
US7350162B2 (en) Structure analytic program
JP2001318959A (ja) 論理回路検証装置
JP2930087B2 (ja) 論理設計支援システム
JP2927137B2 (ja) 回路の自動設計方法とその装置およびそのシステム
JP2001318956A (ja) レイアウト設計を考慮したlsi論理設計支援システム及びその方法
KR20050051207A (ko) Amba시스템 집적 회로의 레지스터 전송 단계 코드의자동 통합 방법
JPH06251102A (ja) 回路設計方法と回路検索方法と回路修正方法および回路設計装置
JP2000172730A (ja) 論理合成装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990706