JP2001318959A - 論理回路検証装置 - Google Patents
論理回路検証装置Info
- Publication number
- JP2001318959A JP2001318959A JP2000138080A JP2000138080A JP2001318959A JP 2001318959 A JP2001318959 A JP 2001318959A JP 2000138080 A JP2000138080 A JP 2000138080A JP 2000138080 A JP2000138080 A JP 2000138080A JP 2001318959 A JP2001318959 A JP 2001318959A
- Authority
- JP
- Japan
- Prior art keywords
- verification
- verification information
- signal
- property
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ハードウェア記述言語を用いた論理回路設計
の検証方法に関し、検証の効率と品質を向上する論理回
路検証装置を提供することを目的とする。 【解決手段】 検証対象のハードウェア記述から、設計
者が予め挿入しておいた検証情報を抽出し、抽出した個
々の検証情報に対応して検証用の信号を設定し、それぞ
れの信号にユニークな信号名を付与する。この信号が、
検証時に信号の変化として現れるように対象ハードウェ
ア記述を挿入し、回路データを作成する。回路データと
検証情報から作成したプロパティとを入力としてプロパ
ティ検証の実行を行い、回路動作を検証するように構成
する。
の検証方法に関し、検証の効率と品質を向上する論理回
路検証装置を提供することを目的とする。 【解決手段】 検証対象のハードウェア記述から、設計
者が予め挿入しておいた検証情報を抽出し、抽出した個
々の検証情報に対応して検証用の信号を設定し、それぞ
れの信号にユニークな信号名を付与する。この信号が、
検証時に信号の変化として現れるように対象ハードウェ
ア記述を挿入し、回路データを作成する。回路データと
検証情報から作成したプロパティとを入力としてプロパ
ティ検証の実行を行い、回路動作を検証するように構成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、ハードウェア記述
言語を用いた論理回路設計の検証方法に関する。
言語を用いた論理回路設計の検証方法に関する。
【０００２】
【従来の技術】ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓ
ｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ）などＬＳＩの設計において回路の大規模化が進み、
設計の効率化が重要視されてきている。このような状況
において、論理回路の設計データを記述できるハードウ
ェア記述言語（以下、ＨＤＬ記述と称す）を用いた論理
回路の設計方法が一般的になってきている。ＨＤＬ記述
はｖｅｒｉｌｏｇＨＤＬとＶＨＤＬが標準化により実際
の設計現場で中心的に用いられている。図２にｖｅｒｉ
ｌｏｇＨＤＬ記述の例を示す。図２（ｂ）は図２（ａ）
の回路シンボルをハードウェア記述で表現したものであ
り、図２（ｂ）の左側の行番号と右側のコメントは、説
明のために書き加えたものである。各行および複数行の
ＨＤＬ記述の意味は、コメントに示す内容を表すもので
あるが、モジュールの定義に始まって、回路のポートの
宣言や信号の変化によって記述ブロックの実行を制御す
る順次処理文などで構成される。ＨＤＬ記述は可読性と
記述性に優れ、設計のみならず検証においても効率の向
上に寄与するものである。
ｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉ
ｔ）などＬＳＩの設計において回路の大規模化が進み、
設計の効率化が重要視されてきている。このような状況
において、論理回路の設計データを記述できるハードウ
ェア記述言語（以下、ＨＤＬ記述と称す）を用いた論理
回路の設計方法が一般的になってきている。ＨＤＬ記述
はｖｅｒｉｌｏｇＨＤＬとＶＨＤＬが標準化により実際
の設計現場で中心的に用いられている。図２にｖｅｒｉ
ｌｏｇＨＤＬ記述の例を示す。図２（ｂ）は図２（ａ）
の回路シンボルをハードウェア記述で表現したものであ
り、図２（ｂ）の左側の行番号と右側のコメントは、説
明のために書き加えたものである。各行および複数行の
ＨＤＬ記述の意味は、コメントに示す内容を表すもので
あるが、モジュールの定義に始まって、回路のポートの
宣言や信号の変化によって記述ブロックの実行を制御す
る順次処理文などで構成される。ＨＤＬ記述は可読性と
記述性に優れ、設計のみならず検証においても効率の向
上に寄与するものである。
【０００３】一般に論理回路の検証の方法は、大きく分
けて論理シミュレーションと形式的検証がある。論理シ
ミュレーションは、検証の対象回路に適切な入力パター
ンを与えて動作をシミュレーションし、得られた出力パ
ターンが元の論理回路から得られるべき出力パターンと
一致するか否かを調べることにより正当性を検証する方
法である。一方、形式的検証は回路を数学的に解析する
ことで、その結果を検証するものであり、形式的検証は
更に等価性検証とプロパティ検証に分けられる。等価性
検証は２つの回路が論理的に等しいかどうかを検証し、
プロパティ検証は設計した論理回路が設計仕様（プロパ
ティ）を満たしているかどうかを検証するものである。
プロパティとは、例えば、ある信号が「１」になるまで
データの信号が入力されない、とか、あるレジスタに値
が書き込まれたらそのデータの使用前にデータが書換え
られることはない、と言ったものである。
けて論理シミュレーションと形式的検証がある。論理シ
ミュレーションは、検証の対象回路に適切な入力パター
ンを与えて動作をシミュレーションし、得られた出力パ
ターンが元の論理回路から得られるべき出力パターンと
一致するか否かを調べることにより正当性を検証する方
法である。一方、形式的検証は回路を数学的に解析する
ことで、その結果を検証するものであり、形式的検証は
更に等価性検証とプロパティ検証に分けられる。等価性
検証は２つの回路が論理的に等しいかどうかを検証し、
プロパティ検証は設計した論理回路が設計仕様（プロパ
ティ）を満たしているかどうかを検証するものである。
プロパティとは、例えば、ある信号が「１」になるまで
データの信号が入力されない、とか、あるレジスタに値
が書き込まれたらそのデータの使用前にデータが書換え
られることはない、と言ったものである。
【０００４】実際のプロパティ検証においては、ＨＤＬ
記述から変換した回路データと検証しようとする回路の
動作事象等を記述したプロパティとを用いて検証を実行
し、検証結果に示されるプロパティに記述した信号の状
態を見て回路の正当性を判断する。本発明はプロパティ
検証に係わるものである。
記述から変換した回路データと検証しようとする回路の
動作事象等を記述したプロパティとを用いて検証を実行
し、検証結果に示されるプロパティに記述した信号の状
態を見て回路の正当性を判断する。本発明はプロパティ
検証に係わるものである。
【０００５】
【発明が解決しようとする課題】一般に検証は設計者と
異なる検証者によって実施され、検証者は設計の基とな
る仕様書から検証に必要な情報を得て検証を行うが、次
のような問題がある。
異なる検証者によって実施され、検証者は設計の基とな
る仕様書から検証に必要な情報を得て検証を行うが、次
のような問題がある。
【０００６】１）検証者は検証する回路動作の事象や入
力信号の制約条件をプロパティとして記述する必要があ
り、煩雑な作業を強いられる。また、検証者のプロパテ
ィ作成のスキル如何により検証品質にバラツキがでる恐
れがある。
力信号の制約条件をプロパティとして記述する必要があ
り、煩雑な作業を強いられる。また、検証者のプロパテ
ィ作成のスキル如何により検証品質にバラツキがでる恐
れがある。
【０００７】２）回路規模と複雑性の増大により仕様書
も同様にボリュームが多くなり、検証に必要な情報の取
得に多大の時間を必要とする。また、見過ごし等による
検証漏れも増大する。
も同様にボリュームが多くなり、検証に必要な情報の取
得に多大の時間を必要とする。また、見過ごし等による
検証漏れも増大する。
【０００８】３）仕様書が概念レベルの仕様まで規定
し、詳細仕様を設計者に依存した仕様となっている場合
に検証に必要な情報の取得が困難となる。
し、詳細仕様を設計者に依存した仕様となっている場合
に検証に必要な情報の取得が困難となる。
【０００９】特に３）は、検証者が設計者に問い合わせ
て詳細仕様を確認する作業が必要となり、検証工数の増
大をもたらす。
て詳細仕様を確認する作業が必要となり、検証工数の増
大をもたらす。
【００１０】このように、複雑性が増し大規模の論理回
路の検証においては、検証の効率と品質が問題となって
いる。
路の検証においては、検証の効率と品質が問題となって
いる。
【００１１】
【課題を解決するための手段】上記の問題を解決するた
め、本発明は予め設計者によってＨＤＬ記述中にチェッ
カーのような形で検証情報を挿入して置くことにより、
装置がこれらの情報を抽出してプロパティ検証の環境を
生成するもので、検証者は検証情報を指示するだけでプ
ロパティ検証が行えるよう考案したものある。検証の効
率と品質とを向上する論理回路検証装置を提供すること
を目的にしている。
め、本発明は予め設計者によってＨＤＬ記述中にチェッ
カーのような形で検証情報を挿入して置くことにより、
装置がこれらの情報を抽出してプロパティ検証の環境を
生成するもので、検証者は検証情報を指示するだけでプ
ロパティ検証が行えるよう考案したものある。検証の効
率と品質とを向上する論理回路検証装置を提供すること
を目的にしている。
【００１２】この目的を達成するために、本発明は、図
１に示すような構成手段を持つ。
１に示すような構成手段を持つ。
【００１３】まず検証対象のＨＤＬ記述３１は、設計者
が予め検証すべきと考えている回路動作の事象に対応し
た検証情報をＨＤＬ記述中に挿入してあるものである。
検証情報抽出手段１は、このＨＤＬ記述３１のモジュー
ルの中に含まれている検証情報を抽出し、併せてこの検
証情報の位置を定めるモジュール名、挿入行などの関連
情報を記憶して置く。続いて、検証情報作成手段２で
は、抽出した各々の検証情報に対応する検証用の信号を
設定し、その信号にユニークな信号名を付与して検証情
報データベース２１として記憶して置く。検証用の信号
は、検証の際に論理回路の動作事象を信号の変化として
見るためのものであり、元の論理回路の持つ機能に影響
を与えるものではない。次のＨＤＬ記述変換手段３で
は、検証情報が含まれているモジュールのＨＤＬ記述に
対して、検証情報作成手段２で付与した信号の宣言文や
信号値の初期化の命令文などを挿入し、挿入後のＨＤＬ
記述を検証実行手段５が読める形に変換を行い回路デー
タベース２２として記憶しておく。一方、プロパティ作
成手段４では検証情報データベース２１の中の検証情報
の一部または全部を用いて検証指示のためのプロパティ
を作成する。次に、このプロパティと回路データベース
２２とを用いて検証実行手段５で検証の実行を行い、指
示された信号の変化の状態を見て論理回路が仕様通りの
動作が行われているかどうかを判断する。
が予め検証すべきと考えている回路動作の事象に対応し
た検証情報をＨＤＬ記述中に挿入してあるものである。
検証情報抽出手段１は、このＨＤＬ記述３１のモジュー
ルの中に含まれている検証情報を抽出し、併せてこの検
証情報の位置を定めるモジュール名、挿入行などの関連
情報を記憶して置く。続いて、検証情報作成手段２で
は、抽出した各々の検証情報に対応する検証用の信号を
設定し、その信号にユニークな信号名を付与して検証情
報データベース２１として記憶して置く。検証用の信号
は、検証の際に論理回路の動作事象を信号の変化として
見るためのものであり、元の論理回路の持つ機能に影響
を与えるものではない。次のＨＤＬ記述変換手段３で
は、検証情報が含まれているモジュールのＨＤＬ記述に
対して、検証情報作成手段２で付与した信号の宣言文や
信号値の初期化の命令文などを挿入し、挿入後のＨＤＬ
記述を検証実行手段５が読める形に変換を行い回路デー
タベース２２として記憶しておく。一方、プロパティ作
成手段４では検証情報データベース２１の中の検証情報
の一部または全部を用いて検証指示のためのプロパティ
を作成する。次に、このプロパティと回路データベース
２２とを用いて検証実行手段５で検証の実行を行い、指
示された信号の変化の状態を見て論理回路が仕様通りの
動作が行われているかどうかを判断する。
【００１４】上記の構成により、第一と第三の発明で
は、装置はＨＤＬ記述に含まれる検証情報に基づいてプ
ロパティ検証のための動作記述をＨＤＬ記述中に生成す
るため、検証者がプロパティ作成のための記述を作成す
ることなく容易に論理回路の動作事象の検証を実施でき
る。従って、検証者が設計仕様から検証用の情報を取得
しプロパティ作成のために記述する時間の大幅な短縮が
図れるとともに、検証者のスキルに依存することなく品
質の高い検証を行うことができる。
は、装置はＨＤＬ記述に含まれる検証情報に基づいてプ
ロパティ検証のための動作記述をＨＤＬ記述中に生成す
るため、検証者がプロパティ作成のための記述を作成す
ることなく容易に論理回路の動作事象の検証を実施でき
る。従って、検証者が設計仕様から検証用の情報を取得
しプロパティ作成のために記述する時間の大幅な短縮が
図れるとともに、検証者のスキルに依存することなく品
質の高い検証を行うことができる。
【００１５】また、第二の発明によれば、回路の入力信
号の制約条件に対する検証を行うことができる。当然の
ことながら、回路の動作事象の検証と入力信号の制約条
件を同時に検証することも可能である。
号の制約条件に対する検証を行うことができる。当然の
ことながら、回路の動作事象の検証と入力信号の制約条
件を同時に検証することも可能である。
【００１６】
【発明の実施の形態】本発明の実施例として、構成例お
よび動作を図３から図１０を用いて順次説明する。
よび動作を図３から図１０を用いて順次説明する。
【００１７】図３は本発明の実施構成例を示すブロック
図である。
図である。
【００１８】ＨＤＬ記述３１は検証対象のＨＤＬ記述で
あり、１つ以上のモジュールより構成されている。ま
た、これらのＨＤＬ記述には設計者が検証すべきと考え
ている論理回路の動作事象や入力信号の制約条件が検証
情報という形で挿入されている。
あり、１つ以上のモジュールより構成されている。ま
た、これらのＨＤＬ記述には設計者が検証すべきと考え
ている論理回路の動作事象や入力信号の制約条件が検証
情報という形で挿入されている。
【００１９】検証情報抽出部１１ではＨＤＬ記述３１を
読取り、ＨＤＬ記述中に含まれている検証情報を抽出
し、さらに検証情報の挿入位置を定めるモジュール名や
モジュール内の行位置などの関連情報を抽出テーブル２
３に記憶しておく。この処理を全てのモジュールに対し
て実施する。
読取り、ＨＤＬ記述中に含まれている検証情報を抽出
し、さらに検証情報の挿入位置を定めるモジュール名や
モジュール内の行位置などの関連情報を抽出テーブル２
３に記憶しておく。この処理を全てのモジュールに対し
て実施する。
【００２０】次に、信号付与部１２で抽出テーブル２３
に記憶してある検証情報に対応する検証用の信号を設定
し、この信号にユニークな信号名を付け、検証情報デー
タベース２１に格納して置く。
に記憶してある検証情報に対応する検証用の信号を設定
し、この信号にユニークな信号名を付け、検証情報デー
タベース２１に格納して置く。
【００２１】続いて、ＨＤＬ記述挿入部１３で検証情報
データベース２１に記憶されているＨＤＬ記述のモジュ
ールに対して、検証用信号の宣言文やその信号に対する
初期化命令文の挿入、更に異常な動作をした場合の検証
用信号の信号代入文を検証情報の記述行に対して置き換
えを行う。このように挿入したＨＤＬ記述３２を変換部
１４において検証実行部が読める形式に変換し、回路デ
ータベース２２を作成する。
データベース２１に記憶されているＨＤＬ記述のモジュ
ールに対して、検証用信号の宣言文やその信号に対する
初期化命令文の挿入、更に異常な動作をした場合の検証
用信号の信号代入文を検証情報の記述行に対して置き換
えを行う。このように挿入したＨＤＬ記述３２を変換部
１４において検証実行部が読める形式に変換し、回路デ
ータベース２２を作成する。
【００２２】一方、検証項目選択部１５において、検証
者が検証情報データベース２１の中から実際に検証を実
施する検証情報を選択し、次のプロパティ作成部１６に
おいて選択された検証情報に対して検証実行部１７への
指示情報とするプロパティ３３の作成を行う。
者が検証情報データベース２１の中から実際に検証を実
施する検証情報を選択し、次のプロパティ作成部１６に
おいて選択された検証情報に対して検証実行部１７への
指示情報とするプロパティ３３の作成を行う。
【００２３】以上で得られた回路データベース２２とプ
ロパティ３３とを入力データとして、検証実行部１７に
おいてプロパティ検証を行う。検証者は、この検証結果
を見て設計した回路が正しく動作しているかどうかを判
断する。
ロパティ３３とを入力データとして、検証実行部１７に
おいてプロパティ検証を行う。検証者は、この検証結果
を見て設計した回路が正しく動作しているかどうかを判
断する。
【００２４】次に、図４を用いて処理の流れを示しなが
ら、より詳細に発明の実施例を説明する。
ら、より詳細に発明の実施例を説明する。
【００２５】まず装置は、ＨＤＬ記述３１の１モジュー
ルを取り出し、そのモジュールの中に検証情報が含まれ
ているか調べる。最初の１モジュールの例として図５を
用いる。図５の８行目の＄ｆｉｎｉｓｈと１８行目の＄
ｓｔｏｐとが検証情報として挿入されたものである。本
来ｖｅｒｉｌｏｇＨＤＬにおける＄ｆｉｎｉｓｈは、シ
ミュレーションの実行を終了する組み込みタスクであ
り、また＄ｓｔｏｐはシミュレーションの実行を停止し
デバッグモードに入ることを表す組み込みタスクである
が、本装置ではこの２つの組み込みタスクが検証情報で
あると認識するようにしている。本例では、＄ｆｉｎｉ
ｓｈを制約条件とし、＄ｓｔｏｐを回路の動作事象を検
証するものとして使い分けている。即ち、ここでの＄ｆ
ｉｎｉｓｈは、７行目の記述文によってｉ０は「１」以
外の値をとってはならない、という制約条件をチェック
するものである。更に＄ｓｔｏｐは、１３〜１７行目に
おいて記述されているｉ０とｉ１が「０、０」もしくは
「１、１」の場合にｏ１が「０」となり、ｉ０とｉ１が
「０、１」もしくは「１、０」の場合にｏ１が「１」と
なること以外の場合の動作事象をチェックすることを示
すものである。この検証情報と検証情報が存在するファ
イル名やモジュール名、モジュール内の検証情報の行位
置など検証情報に関連する情報も併せて図７に示すデー
タ構造で抽出テーブル２３に記憶させて置く。図７のイ
ンスタンスパスは、下位モジュールにインスタンスが在
る場合のパスを記憶して置くが、本例では自身のモジュ
ールで閉じているため空白としている。引数は検証情報
に引数が在る場合に記憶できるようにしている。また、
「変換後の信号名」は検証情報毎に付与された信号の名
称であり、次のステップで信号名の付与を行うので、こ
の時点では「変換後の信号名」欄は空白である。抽出テ
ーブル２３は１つの検証情報に対して１つのテーブルを
作成する。従って１つのモジュールに複数の検証情報が
挿入されていれば、複数のテーブル作成されることにな
る。検証情報の抽出から抽出テーブル２３の作成までは
全てのモジュールに対して実施する（Ｌ１、Ｓ１、Ｓ
２）。
ルを取り出し、そのモジュールの中に検証情報が含まれ
ているか調べる。最初の１モジュールの例として図５を
用いる。図５の８行目の＄ｆｉｎｉｓｈと１８行目の＄
ｓｔｏｐとが検証情報として挿入されたものである。本
来ｖｅｒｉｌｏｇＨＤＬにおける＄ｆｉｎｉｓｈは、シ
ミュレーションの実行を終了する組み込みタスクであ
り、また＄ｓｔｏｐはシミュレーションの実行を停止し
デバッグモードに入ることを表す組み込みタスクである
が、本装置ではこの２つの組み込みタスクが検証情報で
あると認識するようにしている。本例では、＄ｆｉｎｉ
ｓｈを制約条件とし、＄ｓｔｏｐを回路の動作事象を検
証するものとして使い分けている。即ち、ここでの＄ｆ
ｉｎｉｓｈは、７行目の記述文によってｉ０は「１」以
外の値をとってはならない、という制約条件をチェック
するものである。更に＄ｓｔｏｐは、１３〜１７行目に
おいて記述されているｉ０とｉ１が「０、０」もしくは
「１、１」の場合にｏ１が「０」となり、ｉ０とｉ１が
「０、１」もしくは「１、０」の場合にｏ１が「１」と
なること以外の場合の動作事象をチェックすることを示
すものである。この検証情報と検証情報が存在するファ
イル名やモジュール名、モジュール内の検証情報の行位
置など検証情報に関連する情報も併せて図７に示すデー
タ構造で抽出テーブル２３に記憶させて置く。図７のイ
ンスタンスパスは、下位モジュールにインスタンスが在
る場合のパスを記憶して置くが、本例では自身のモジュ
ールで閉じているため空白としている。引数は検証情報
に引数が在る場合に記憶できるようにしている。また、
「変換後の信号名」は検証情報毎に付与された信号の名
称であり、次のステップで信号名の付与を行うので、こ
の時点では「変換後の信号名」欄は空白である。抽出テ
ーブル２３は１つの検証情報に対して１つのテーブルを
作成する。従って１つのモジュールに複数の検証情報が
挿入されていれば、複数のテーブル作成されることにな
る。検証情報の抽出から抽出テーブル２３の作成までは
全てのモジュールに対して実施する（Ｌ１、Ｓ１、Ｓ
２）。
【００２６】次に、抽出テーブル２３の各検証情報に対
して検証用の信号を設定し、この信号に対してユニーク
な信号名を付与する。図７の抽出テーブル２３の検証情
報＄ｆｉｎｉｓｈに対してはＡＳＳＥＲＴ＿ＳＩＧＮＡ
Ｌ０と言う信号名を付与し、＄ｓｔｏｐに対してはＡＳ
ＳＥＲＴ＿ＳＩＧＮＡＬ１と言う信号名を付与してい
る。付与した信号名は抽出テーブル２３の「変換後の信
号名」欄に記憶しておく。抽出テーブル２３の全ての検
証情報に対して信号名の付与が終わった段階で抽出テー
ブル２３を検証情報データベース２１に格納して置く。
検証情報データベース２１には抽出テーブル２３のデー
タに加えて、「検証実行の選択」欄を設けており、図８
にそのデータ構造例を示す。図８の「検証実行の選択」
欄のチェックマークは、Ｓ７のステップで記入されるも
のでありこの時点では空白である（Ｌ２、Ｓ３、Ｓ
４）。
して検証用の信号を設定し、この信号に対してユニーク
な信号名を付与する。図７の抽出テーブル２３の検証情
報＄ｆｉｎｉｓｈに対してはＡＳＳＥＲＴ＿ＳＩＧＮＡ
Ｌ０と言う信号名を付与し、＄ｓｔｏｐに対してはＡＳ
ＳＥＲＴ＿ＳＩＧＮＡＬ１と言う信号名を付与してい
る。付与した信号名は抽出テーブル２３の「変換後の信
号名」欄に記憶しておく。抽出テーブル２３の全ての検
証情報に対して信号名の付与が終わった段階で抽出テー
ブル２３を検証情報データベース２１に格納して置く。
検証情報データベース２１には抽出テーブル２３のデー
タに加えて、「検証実行の選択」欄を設けており、図８
にそのデータ構造例を示す。図８の「検証実行の選択」
欄のチェックマークは、Ｓ７のステップで記入されるも
のでありこの時点では空白である（Ｌ２、Ｓ３、Ｓ
４）。
【００２７】続いて、検証情報データベース２１に記憶
してある全てのモジュールのＨＤＬ記述に対して、それ
ぞれの検証情報に与えられた信号を宣言文として挿入
し、更にこの信号の初期値として「０」を与える初期化
の命令文を挿入する。また、検証情報の記述行に対して
は検証用の信号が期待とは異なった振る舞いをした時、
即ち異常値となった時の信号値として、初期値とは異な
る数値を与える信号代入文に置き換える。本例では、初
期値として「０」を与えたので、異常値として「１」を
与える。以上の動作を実際の例で説明する。まず、検証
情報データベース２１にｔｅｓｔと言うモジュールが存
在するので、このモジュール、即ち図５のモジュールを
取り出す。続いて、検証情報データベース２１にはｔｅ
ｓｔモジュールには＄ｆｉｎｉｓｈと＄ｓｔｏｐの２個
の検証情報があり、それぞれにＡＳＳＥＲＴ＿ＳＩＧＮ
ＡＬ０とＡＳＳＥＲＴ＿ＳＩＧＮＡＬ１の信号が付与さ
れているので、この２つの信号の宣言を図５のＨＤＬ記
述に対して図６のＨＤＬ記述の４行目のように挿入す
る。次に、これら２つの信号に対して初期値として０を
与える命令文として図６の２１〜２４行目のように挿入
する。最後に、検証情報が記述されている８行目と１８
行目に異常値として１を示すように信号代入文を置きか
える。ｔｅｓｔというモジュールに対しては、これでＨ
ＤＬ記述の挿入を終了したことになる。抽出テーブル２
３に示される全てのモジュールに対して同様の処理実行
し、挿入後のＨＤＬ記述３２を得る（Ｌ３、Ｓ５）。
してある全てのモジュールのＨＤＬ記述に対して、それ
ぞれの検証情報に与えられた信号を宣言文として挿入
し、更にこの信号の初期値として「０」を与える初期化
の命令文を挿入する。また、検証情報の記述行に対して
は検証用の信号が期待とは異なった振る舞いをした時、
即ち異常値となった時の信号値として、初期値とは異な
る数値を与える信号代入文に置き換える。本例では、初
期値として「０」を与えたので、異常値として「１」を
与える。以上の動作を実際の例で説明する。まず、検証
情報データベース２１にｔｅｓｔと言うモジュールが存
在するので、このモジュール、即ち図５のモジュールを
取り出す。続いて、検証情報データベース２１にはｔｅ
ｓｔモジュールには＄ｆｉｎｉｓｈと＄ｓｔｏｐの２個
の検証情報があり、それぞれにＡＳＳＥＲＴ＿ＳＩＧＮ
ＡＬ０とＡＳＳＥＲＴ＿ＳＩＧＮＡＬ１の信号が付与さ
れているので、この２つの信号の宣言を図５のＨＤＬ記
述に対して図６のＨＤＬ記述の４行目のように挿入す
る。次に、これら２つの信号に対して初期値として０を
与える命令文として図６の２１〜２４行目のように挿入
する。最後に、検証情報が記述されている８行目と１８
行目に異常値として１を示すように信号代入文を置きか
える。ｔｅｓｔというモジュールに対しては、これでＨ
ＤＬ記述の挿入を終了したことになる。抽出テーブル２
３に示される全てのモジュールに対して同様の処理実行
し、挿入後のＨＤＬ記述３２を得る（Ｌ３、Ｓ５）。
【００２８】次に、挿入後のＨＤＬ記述３２を用いて検
証が行える形式に変換し、回路データベース２２として
格納しておく。回路データベース２２のデータ構造例を
図９に示す（Ｓ６）。
証が行える形式に変換し、回路データベース２２として
格納しておく。回路データベース２２のデータ構造例を
図９に示す（Ｓ６）。
【００２９】続いて、検証情報の選択を行う。これは、
設計者が挿入した多くの検証情報の中から、検証者が検
証したい項目を選択できるようにしているものである。
具体的には、ＨＤＬ記述３１と検証情報データベース２
１とを画面に表示させ、選択した検証情報に対して検証
情報データベース２１の「検証実行の選択」欄にチェッ
クマークを付ける。図８の「検証実行の選択」欄は検証
者が選択したことを示している（Ｓ７）。
設計者が挿入した多くの検証情報の中から、検証者が検
証したい項目を選択できるようにしているものである。
具体的には、ＨＤＬ記述３１と検証情報データベース２
１とを画面に表示させ、選択した検証情報に対して検証
情報データベース２１の「検証実行の選択」欄にチェッ
クマークを付ける。図８の「検証実行の選択」欄は検証
者が選択したことを示している（Ｓ７）。
【００３０】検証情報の選択が終わった段階で、装置は
検証情報データベース２１のチェックマークの有無を調
べ、チェックマークのある検証情報について検証実行指
示としての情報をプロパティ３３として出力する。プロ
パティ３３のデータ例を図１０に示す。ここでは、制約
条件を検証する信号ＡＳＳＥＲＴ＿ＳＩＧＮＡＬ０と回
路の動作事象を検証する信号ＡＳＳＥＲＴ＿ＳＩＧＮＡ
Ｌ１とについて検証することを示している（Ｓ８）。
検証情報データベース２１のチェックマークの有無を調
べ、チェックマークのある検証情報について検証実行指
示としての情報をプロパティ３３として出力する。プロ
パティ３３のデータ例を図１０に示す。ここでは、制約
条件を検証する信号ＡＳＳＥＲＴ＿ＳＩＧＮＡＬ０と回
路の動作事象を検証する信号ＡＳＳＥＲＴ＿ＳＩＧＮＡ
Ｌ１とについて検証することを示している（Ｓ８）。
【００３１】次に、回路データベース２２とプロパティ
３３とを用いてプロパティ検証の実行を行う。検証者は
指定した検証情報の信号の変化に注目して検証結果を調
べ、回路動作の良否判断を行う（Ｓ９）。
３３とを用いてプロパティ検証の実行を行う。検証者は
指定した検証情報の信号の変化に注目して検証結果を調
べ、回路動作の良否判断を行う（Ｓ９）。
【００３２】本実施例では、ｖｅｒｉｌｏｇＨＤＬにつ
いて説明したが、ＶＨＤＬについても同様の考えで検証
を行うことができる。図１１は前述した図５のｖｅｒｉ
ｌｏｇＨＤＬと同じ回路をＶＨＤＬで記述したものであ
る。ＶＨＤＬではアサート文を検証情報として用いてい
る。例えば図１１の１２行目と２２行目が検証情報であ
り、図１２のように変換される。検証の抽出およびＨＤ
Ｌ記述の挿入後の処理はｖｅｉｌｏｇＨＤＬと同様であ
るので、詳細は省略する。
いて説明したが、ＶＨＤＬについても同様の考えで検証
を行うことができる。図１１は前述した図５のｖｅｒｉ
ｌｏｇＨＤＬと同じ回路をＶＨＤＬで記述したものであ
る。ＶＨＤＬではアサート文を検証情報として用いてい
る。例えば図１１の１２行目と２２行目が検証情報であ
り、図１２のように変換される。検証の抽出およびＨＤ
Ｌ記述の挿入後の処理はｖｅｉｌｏｇＨＤＬと同様であ
るので、詳細は省略する。
【００３３】このように検証情報は通常使用されている
ＨＤＬ記述文を用いているため、元のＨＤＬ記述を用い
て論理シミュレーションを行うことができる。即ち、図
５の記述で論理シミュレーションを実行すれば、組み込
みタスクとして本来の機能で動作する。
ＨＤＬ記述文を用いているため、元のＨＤＬ記述を用い
て論理シミュレーションを行うことができる。即ち、図
５の記述で論理シミュレーションを実行すれば、組み込
みタスクとして本来の機能で動作する。
【００３４】
【発明の効果】以上説明したように、本発明によれば検
証者はＨＤＬ記述に挿入してある回路の動作事象や制約
条件の検証情報を指定するだけでプロパティ検証が行え
る。このため、検証者はプロパティ作成の記述に必要な
知識や種々の記述規約を知ることなしに検証を行うこと
ができる。また、設計仕様書からの検証に必要な情報を
取り出す作業は大幅に軽減でき、検証の効率化、品質の
向上に寄与するものである。更に、検証情報の記述は通
常用いられている記述文を流用しているため、そのまま
で論理シミュレーションへの適用が可能である。
証者はＨＤＬ記述に挿入してある回路の動作事象や制約
条件の検証情報を指定するだけでプロパティ検証が行え
る。このため、検証者はプロパティ作成の記述に必要な
知識や種々の記述規約を知ることなしに検証を行うこと
ができる。また、設計仕様書からの検証に必要な情報を
取り出す作業は大幅に軽減でき、検証の効率化、品質の
向上に寄与するものである。更に、検証情報の記述は通
常用いられている記述文を流用しているため、そのまま
で論理シミュレーションへの適用が可能である。
【図１】本発明の原理図である。
【図２】ｖｅｒｉｌｏｇＨＤＬ記述による表現例
【図３】実施構成例である。
【図４】処理フローである。
【図５】ｖｅｒｉｌｏｇＨＤＬ記述例である。
【図６】検証用信号挿入後のｖｅｒｉｌｏｇＨＤＬ記述
例である。
例である。
【図７】抽出テーブルのデータ構造例である。
【図８】検証情報データベースのデータ構造例である。
【図９】回路データベースのデータ構造例である。
【図１０】プロパティのデータ例である。
【図１１】ＶＨＤＬ記述例である。
【図１２】検証用信号挿入後のＶＨＤＬ記述例である。
１：検証情報抽出手段 ２：検証情報作成手段 ３：ＨＤＬ記述変換手段 ４：プロパティ作成手段 ５：検証実行手段 １１：検証情報抽出部 １２：信号付与部 １３：ＨＤＬ記述挿入部 １４：変換部 １５：検証項目選択部 １６：プロパティ作成部 １７：検証実行部 ２１：検証情報データベース ２２：回路データベース ２３：抽出テーブル ３１：ＨＤＬ記述 ３２：挿入後のＨＤＬ記述 ３３：プロパティ
Claims (3)
- 【請求項１】 論理回路動作の検証情報が含まれている
ハードウェア記述から検証情報を抽出する検証情報抽出
手段と、 抽出した検証情報に対応する検証用の信号を設定し、信
号名を付与して検証情報データベースを作成する検証情
報作成手段と、 検証情報データベースを用いてハードウェア記述に検証
用の信号情報を挿入し、検証用信号挿入後のハードウェ
ア記述を回路データベースに変換するハードウェア記述
変換手段と、 検証情報データベースに含まれる検証情報の一部または
全部を用いてプロパティを作成するプロパティ作成手段
と、 プロパティと回路データベースとを用いて検証を実施す
る検証実行手段と、 を備えていることを特徴とする論理回路検証装置。 - 【請求項２】 請求項１記載の検証情報抽出手段は、入
力信号の制約条件に対応した検証情報が含まれるハード
ウェア記述から検証情報を抽出する手段であること、 を特徴とする論理回路検証装置。 - 【請求項３】 論理回路動作の検証情報が含まれている
ハードウェア記述から検証情報を抽出する検証情報抽出
モジュールと、 抽出した検証情報に対して検証用の信号を設定し、検証
用の信号にユニークな信号名を付与して検証情報データ
ベースを作成する検証情報作成モジュールと、 検証情報データベースを用いてハードウェア記述に検証
用の信号情報を挿入し、検証用信号挿入後のハードウェ
ア記述を回路データベースに変換するハードウェア記述
変換モジュールと、 検証情報データベースに含まれる検証情報の一部または
全部を用いてプロパティを作成するプロパティ作成モジ
ュールと、 プロパティと回路データベースとを用いて検証を実施す
る検証実行モジュールと、 を含むことを特徴とした論理回路を検証するプログラム
を格納したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138080A JP3941336B2 (ja) | 2000-05-11 | 2000-05-11 | 論理回路検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000138080A JP3941336B2 (ja) | 2000-05-11 | 2000-05-11 | 論理回路検証装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001318959A true JP2001318959A (ja) | 2001-11-16 |
| JP3941336B2 JP3941336B2 (ja) | 2007-07-04 |
Family
ID=18645745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000138080A Expired - Fee Related JP3941336B2 (ja) | 2000-05-11 | 2000-05-11 | 論理回路検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3941336B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228065A (ja) * | 2005-02-18 | 2006-08-31 | Canon Inc | プロパティ生成方法、検証方法及び検証装置 |
| CN100456308C (zh) * | 2004-09-30 | 2009-01-28 | 株式会社理光 | 断言产生系统、电路验证系统以及断言产生方法 |
| JP2009230667A (ja) * | 2008-03-25 | 2009-10-08 | Nec Corp | プロパティ生成システムおよびプロパティ検証システム |
| JP2012168661A (ja) * | 2011-02-10 | 2012-09-06 | Fujitsu Ltd | 検証支援プログラム、検証支援装置、および検証支援方法 |
| CN112164481A (zh) * | 2020-08-17 | 2021-01-01 | 北京广利核系统工程有限公司 | 一种核电安全控制显示设备数据库的智能验证方法及系统 |
-
2000
- 2000-05-11 JP JP2000138080A patent/JP3941336B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456308C (zh) * | 2004-09-30 | 2009-01-28 | 株式会社理光 | 断言产生系统、电路验证系统以及断言产生方法 |
| JP2006228065A (ja) * | 2005-02-18 | 2006-08-31 | Canon Inc | プロパティ生成方法、検証方法及び検証装置 |
| JP4498167B2 (ja) * | 2005-02-18 | 2010-07-07 | キヤノン株式会社 | プロパティ生成方法、検証方法及び検証装置 |
| JP2009230667A (ja) * | 2008-03-25 | 2009-10-08 | Nec Corp | プロパティ生成システムおよびプロパティ検証システム |
| JP2012168661A (ja) * | 2011-02-10 | 2012-09-06 | Fujitsu Ltd | 検証支援プログラム、検証支援装置、および検証支援方法 |
| CN112164481A (zh) * | 2020-08-17 | 2021-01-01 | 北京广利核系统工程有限公司 | 一种核电安全控制显示设备数据库的智能验证方法及系统 |
| CN112164481B (zh) * | 2020-08-17 | 2023-09-29 | 北京广利核系统工程有限公司 | 一种核电安全控制显示设备数据库的智能验证方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3941336B2 (ja) | 2007-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6536031B2 (en) | Method for generating behavior model description of circuit and apparatus for logic verification | |
| US8122398B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| US7472361B2 (en) | System and method for generating a plurality of models at different levels of abstraction from a single master model | |
| US9582625B2 (en) | Test bench transaction synchronization in a debugging environment | |
| JP2000132416A (ja) | 半導体集積回路設計検証装置 | |
| JP2000082094A (ja) | 半導体集積回路設計検証システム | |
| JP4078435B2 (ja) | 論理集積回路及び論理集積回路設計方法及び論理集積回路のハードウェア動作記述を生成するハードウェア記述生成方法 | |
| US8782581B2 (en) | Test bench hierarchy and connectivity in a debugging environment | |
| JPH05256901A (ja) | 回路の論理機能の判定方法 | |
| JP5265151B2 (ja) | ゲートレベルでの動的シミュレーション方法及び装置 | |
| US20140331195A1 (en) | Test bench hierarchy and connectivity in a debugging environment | |
| JP3941336B2 (ja) | 論理回路検証装置 | |
| US20020066068A1 (en) | Printed circuit board design, testing, and manufacturing process | |
| JP4182202B2 (ja) | シミュレーション用カバレッジ算出装置及びシミュレーション用カバレッジ算出方法 | |
| US20070266361A1 (en) | Logic verification method, logic verification apparatus and recording medium | |
| US6711728B1 (en) | Function synthesizing method and apparatus, and recording medium on which program of said method is recorded | |
| US6668359B1 (en) | Verilog to vital translator | |
| US20230205969A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| Chang et al. | InVerS: an incremental verification system with circuit similarity metrics and error visualization | |
| US20230110701A1 (en) | Techniques for design verification of domain crossings | |
| JP2891004B2 (ja) | 論理ｉｃのタイミングチェック方式 | |
| JP2962292B2 (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム | |
| JP3561661B2 (ja) | 半導体集積回路及び半導体集積回路の設計方法 | |
| JP3654941B2 (ja) | 論理シミュレーション方法及び論理シミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |