JP2001318956A - レイアウト設計を考慮したｌｓｉ論理設計支援システム及びその方法 - Google Patents
レイアウト設計を考慮したｌｓｉ論理設計支援システム及びその方法Info
- Publication number
- JP2001318956A JP2001318956A JP2000136547A JP2000136547A JP2001318956A JP 2001318956 A JP2001318956 A JP 2001318956A JP 2000136547 A JP2000136547 A JP 2000136547A JP 2000136547 A JP2000136547 A JP 2000136547A JP 2001318956 A JP2001318956 A JP 2001318956A
- Authority
- JP
- Japan
- Prior art keywords
- macro
- physical
- logic
- input
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高性能ＬＳＩの設計においては、論理設計段
階と物理設計段階で対象となるマクロの切り方が異なる
場合があり、論理マクロを物理マクロに人手で変換しな
ければならなず、人手による作業の繁雑さと不確かさと
をなく。 【解決手段】 論理設計の単位である論理マクロをレジ
スタトランスファーレベルのハードウェア記述言語で記
述し（ステップ１０１）、その記述中に分割専用記述を
付与しておき、その分割専用記述を解析して論理マクロ
をレイアウト設計の単位となる物理マクロに自動的に分
割（ステップ１０２）および統合（ステップ１０５）
し、さらにマクロの入出力信号を自動的に定義する（ス
テップ１０７）ことによって論理マクロを自動的に分割
し、さらに分割した論理回路の上位に相当する上位マク
ロを自動発生する（ステップ１０９）ことによって、レ
イアウト設計を考慮した論理設計を効率化する。
階と物理設計段階で対象となるマクロの切り方が異なる
場合があり、論理マクロを物理マクロに人手で変換しな
ければならなず、人手による作業の繁雑さと不確かさと
をなく。 【解決手段】 論理設計の単位である論理マクロをレジ
スタトランスファーレベルのハードウェア記述言語で記
述し（ステップ１０１）、その記述中に分割専用記述を
付与しておき、その分割専用記述を解析して論理マクロ
をレイアウト設計の単位となる物理マクロに自動的に分
割（ステップ１０２）および統合（ステップ１０５）
し、さらにマクロの入出力信号を自動的に定義する（ス
テップ１０７）ことによって論理マクロを自動的に分割
し、さらに分割した論理回路の上位に相当する上位マク
ロを自動発生する（ステップ１０９）ことによって、レ
イアウト設計を考慮した論理設計を効率化する。
Description
【０００１】
【発明の属する技術分野】本発明はレイアウト設計を考
慮したＬＳＩ論理設計支援システム及びその方法並びに
その制御プログラムを記録した記録媒体に関し、特に高
性能ＬＳＩの階層化設計手法を用いたＬＳＩ論理設計支
援方式に関するものである。
慮したＬＳＩ論理設計支援システム及びその方法並びに
その制御プログラムを記録した記録媒体に関し、特に高
性能ＬＳＩの階層化設計手法を用いたＬＳＩ論理設計支
援方式に関するものである。
【０００２】
【従来の技術】高性能ＬＳＩの設計においては、論理設
計段階での設計単位（以下、論理マクロと呼ぶ）と、物
理設計段階での設計単位（以下、物理マクロと呼ぶ）と
は異なる場合が一般的である。その理由は、論理設計段
階では論理合成や論理検証などに適した規模の論理マク
ロで設計を行い、物理設計段階ではレイアウトにおける
遅延改善や収容性改善を行うに適した規模の物理マクロ
で設計を行う方が効果的だからである。
計段階での設計単位（以下、論理マクロと呼ぶ）と、物
理設計段階での設計単位（以下、物理マクロと呼ぶ）と
は異なる場合が一般的である。その理由は、論理設計段
階では論理合成や論理検証などに適した規模の論理マク
ロで設計を行い、物理設計段階ではレイアウトにおける
遅延改善や収容性改善を行うに適した規模の物理マクロ
で設計を行う方が効果的だからである。
【０００３】このような設計手法の課題のひとつが、論
理マクロを物理マクロに効率よく変換することである。
論理マクロから物理マクロに変換する技術として、特開
平１１−１０２３８５号公報（特許第２９６２２９２号
公報）に記載の技術がある。この技術においては、レジ
スタトランスファレベルのハードウェア記述言語（ＲＴ
Ｌ言語）で記述された論理マクロを物理マクロに自動変
換するものである。より具体的には、図１５に示すよう
な機能ブロック構成となっている。図１５を参照する
と、基本的には、自動分割処理部１０２と、自動統合処
理部１０５と、入出力信号発生処理部１０７とを有す
る。
理マクロを物理マクロに効率よく変換することである。
論理マクロから物理マクロに変換する技術として、特開
平１１−１０２３８５号公報（特許第２９６２２９２号
公報）に記載の技術がある。この技術においては、レジ
スタトランスファレベルのハードウェア記述言語（ＲＴ
Ｌ言語）で記述された論理マクロを物理マクロに自動変
換するものである。より具体的には、図１５に示すよう
な機能ブロック構成となっている。図１５を参照する
と、基本的には、自動分割処理部１０２と、自動統合処
理部１０５と、入出力信号発生処理部１０７とを有す
る。
【０００４】一例として、図２に示すＲＴＬ記述の例
と、そのＲＴＬ記述を回路図イメージで表現した図３を
使って動作を説明する。自動分割処理部１０２は入力デ
ータであるＲＴＬ記述の論理マクロファイル１０１を読
み込んで、分割専用記述を解析して自動的に論理マクロ
を分割する。ここで、図２の５行目の“＊＃ｃｕｔ Ｓ
ＵＢ１”という文が分割専用記述の一例である。同様
に、図２の１０行目、１６行目の“＊＃ｃｕｔ”文も分
割記述の一例である。自動分割処理部１０２で分割され
た中間マクロ１０３、１０４の例を図８に示す。
と、そのＲＴＬ記述を回路図イメージで表現した図３を
使って動作を説明する。自動分割処理部１０２は入力デ
ータであるＲＴＬ記述の論理マクロファイル１０１を読
み込んで、分割専用記述を解析して自動的に論理マクロ
を分割する。ここで、図２の５行目の“＊＃ｃｕｔ Ｓ
ＵＢ１”という文が分割専用記述の一例である。同様
に、図２の１０行目、１６行目の“＊＃ｃｕｔ”文も分
割記述の一例である。自動分割処理部１０２で分割され
た中間マクロ１０３、１０４の例を図８に示す。
【０００５】自動統合処理部１０５はこの分割されたＲ
ＴＬ記述の中間マクロ１０３を読み込んで自動的に物理
マクロ１０６として統合する。図９に統合されたマクロ
の例を示す。入出力信号発生処理部１０７は分割および
統合された物理マクロ１０４、１０６に対して入出力信
号を自動的に定義する。
ＴＬ記述の中間マクロ１０３を読み込んで自動的に物理
マクロ１０６として統合する。図９に統合されたマクロ
の例を示す。入出力信号発生処理部１０７は分割および
統合された物理マクロ１０４、１０６に対して入出力信
号を自動的に定義する。
【０００６】これら一連の処理によって、論理マクロを
物理マクロに自動的に変換することが出来る。図１３に
論理マクロから自動的に変換された物理マクロ１０８の
最終的な例を示す。また、図５に分割された回路図のイ
メージを表現した図を示す。しかる後に、論理合成シス
テム１１１によって物理マクロのネットリスト１１２が
合成され、レイアウトシステム１１３によりレイアウト
処理がなされる。
物理マクロに自動的に変換することが出来る。図１３に
論理マクロから自動的に変換された物理マクロ１０８の
最終的な例を示す。また、図５に分割された回路図のイ
メージを表現した図を示す。しかる後に、論理合成シス
テム１１１によって物理マクロのネットリスト１１２が
合成され、レイアウトシステム１１３によりレイアウト
処理がなされる。
【０００７】
【発明が解決しようとする課題】上述した従来技術の第
１の問題点は、階層設計に十分に対応できないことであ
る。その理由は、上位マクロ−下位マクロの関係におい
て、下位マクロを分割する際に、上位マクロと下位マク
ロ間の接続関係に変更が生じる場合があるが、特開平１
１−１０２３８５号公報の技術では、上位マクロと下位
マクロ間の接続関係の変更には対応していないことであ
る。これを図を用いて説明する。図３に論理マクロ（名
称をＤＡＴＡ１とする）の例を示す。図４に上位マクロ
（名称をＴＯＰとする）中の論理マクロＤＡＴＡ１の接
続関係を示す。図４では、上位マクロＴＯＰと論理マク
ロＤＡＴＡ１は上下関係があり、そのインターフェイス
は入力信号ＳＥＬ（０：２）、Ｄ０（０：４）、Ｄ１
（０：４）、Ｄ２（０：４）および出力信号ＲＱ（０：
５）、ＲＸ（０：５）である。
１の問題点は、階層設計に十分に対応できないことであ
る。その理由は、上位マクロ−下位マクロの関係におい
て、下位マクロを分割する際に、上位マクロと下位マク
ロ間の接続関係に変更が生じる場合があるが、特開平１
１−１０２３８５号公報の技術では、上位マクロと下位
マクロ間の接続関係の変更には対応していないことであ
る。これを図を用いて説明する。図３に論理マクロ（名
称をＤＡＴＡ１とする）の例を示す。図４に上位マクロ
（名称をＴＯＰとする）中の論理マクロＤＡＴＡ１の接
続関係を示す。図４では、上位マクロＴＯＰと論理マク
ロＤＡＴＡ１は上下関係があり、そのインターフェイス
は入力信号ＳＥＬ（０：２）、Ｄ０（０：４）、Ｄ１
（０：４）、Ｄ２（０：４）および出力信号ＲＱ（０：
５）、ＲＸ（０：５）である。
【０００８】このような回路例を図５に示すような回路
例に分割する場合について説明する。特開平１１−１０
２３８５号公報の方式では、論理マクロＤＡＴＡ１を分
割した物理マクロ（名称をＳＵＢ１、ＳＵＢ２とする）
と、その上位マクロＴＯＰとの接続関係は、図６のよう
な状態にする必要がある。図６では、上位マクロＴＯＰ
と物理マクロＳＵＢ１とは上下関係があり、そのインタ
ーフェイスは入力信号ＳＥＬ（０：２）、Ｄ０（０：
４）、Ｄ１（０：４）、Ｄ２（０：４）および出力信号
ＳＡ（０：４）、ＲＣ（０：２）である。また、上位マ
クロＴＯＰと物理マクロＳＵＢ２とも上下関係があり、
そのインターフェイスは入力信号ＳＡ（０：４）、ＲＣ
（０：２）および出力信号ＲＱ（０：５）、ＲＸ（０：
５）である。
例に分割する場合について説明する。特開平１１−１０
２３８５号公報の方式では、論理マクロＤＡＴＡ１を分
割した物理マクロ（名称をＳＵＢ１、ＳＵＢ２とする）
と、その上位マクロＴＯＰとの接続関係は、図６のよう
な状態にする必要がある。図６では、上位マクロＴＯＰ
と物理マクロＳＵＢ１とは上下関係があり、そのインタ
ーフェイスは入力信号ＳＥＬ（０：２）、Ｄ０（０：
４）、Ｄ１（０：４）、Ｄ２（０：４）および出力信号
ＳＡ（０：４）、ＲＣ（０：２）である。また、上位マ
クロＴＯＰと物理マクロＳＵＢ２とも上下関係があり、
そのインターフェイスは入力信号ＳＡ（０：４）、ＲＣ
（０：２）および出力信号ＲＱ（０：５）、ＲＸ（０：
５）である。
【０００９】しかしながら、上記公報の方式は、上位マ
クロＴＯＰを取り扱う手段を有していないため、上位マ
クロＴＯＰを図４の状態から図６の状態に変更すること
ができず、人手で修正することが必要となる。このよう
に、上記公報の方式は、図４の回路図を人手で図６のよ
うな上位マクロＴＯＰと下位マクロＳＵＢ１、ＳＵＢ２
との接続関係となるように修正する必要が生じるため効
率的でなく、かつ人手によるミスも混入しやすいという
欠点がある。
クロＴＯＰを取り扱う手段を有していないため、上位マ
クロＴＯＰを図４の状態から図６の状態に変更すること
ができず、人手で修正することが必要となる。このよう
に、上記公報の方式は、図４の回路図を人手で図６のよ
うな上位マクロＴＯＰと下位マクロＳＵＢ１、ＳＵＢ２
との接続関係となるように修正する必要が生じるため効
率的でなく、かつ人手によるミスも混入しやすいという
欠点がある。
【００１０】本発明の目的は、論理設計の設計単位であ
る論理マクロからレイアウト設計の設計単位である物理
マクロへの変換作業を自動化することによって、大規模
で高性能なＬＳＩを効率よく設計することが可能なＬＳ
Ｉ論理設計支援システム及びその方法並びにその制御プ
ログラムの記録媒体を提供することである。
る論理マクロからレイアウト設計の設計単位である物理
マクロへの変換作業を自動化することによって、大規模
で高性能なＬＳＩを効率よく設計することが可能なＬＳ
Ｉ論理設計支援システム及びその方法並びにその制御プ
ログラムの記録媒体を提供することである。
【００１１】
【課題を解決するための手段】本発明によれば、レジス
タトランスファレベルのハードウェア記述言語で記述さ
れた論理設計の単位である論理マクロを分割する場合、
前記論理マクロの前記記述言語中に予め挿入された分割
専用記述を解析して、レイアウト設計の単位である物理
マクロに自動的に分割しかつ統合する手段と、これ等分
割および統合された物理マクロの入出力信号を自動的に
定義生成する手段と、前記分割された物理マクロの上位
に相当する上位マクロを自動的に発生する手段と含み、
レイアウト設計を考慮した論理設計を行うことを特徴と
するＬＳＩ論理設計支援システムが得られる。
タトランスファレベルのハードウェア記述言語で記述さ
れた論理設計の単位である論理マクロを分割する場合、
前記論理マクロの前記記述言語中に予め挿入された分割
専用記述を解析して、レイアウト設計の単位である物理
マクロに自動的に分割しかつ統合する手段と、これ等分
割および統合された物理マクロの入出力信号を自動的に
定義生成する手段と、前記分割された物理マクロの上位
に相当する上位マクロを自動的に発生する手段と含み、
レイアウト設計を考慮した論理設計を行うことを特徴と
するＬＳＩ論理設計支援システムが得られる。
【００１２】また、本発明によれば、ハードウェア記述
言語により記述された論理マクロを解析してこの記述中
に予め定められた所定の分割専用記述を検出した場合
に、前記論理マクロを複数の中間分割マクロに分割する
手段と、この中間マクロについて統合を必要とするもの
をレイアウト設計の単位となる物理マクロとして統合す
る手段と、これ等分割された中間マクロおよび統合され
た中間マクロに対して、前記論理マクロの記述における
入出力論理マクロおよび前記中間マクロで扱う信号情報
から前記中間マクロに対して入出力信号記述を定義生成
してこの中間マクロの物理マクロとして出力する手段
と、前記物理マクロの入出力信号および入力データであ
る論理マクロの入出力信号を読み込んで上位マクロを生
成する手段とを含み、レイアウト設計を考慮した論理設
計を行うことを特徴とするＬＳＩ論理設計支援システム
が得られる。
言語により記述された論理マクロを解析してこの記述中
に予め定められた所定の分割専用記述を検出した場合
に、前記論理マクロを複数の中間分割マクロに分割する
手段と、この中間マクロについて統合を必要とするもの
をレイアウト設計の単位となる物理マクロとして統合す
る手段と、これ等分割された中間マクロおよび統合され
た中間マクロに対して、前記論理マクロの記述における
入出力論理マクロおよび前記中間マクロで扱う信号情報
から前記中間マクロに対して入出力信号記述を定義生成
してこの中間マクロの物理マクロとして出力する手段
と、前記物理マクロの入出力信号および入力データであ
る論理マクロの入出力信号を読み込んで上位マクロを生
成する手段とを含み、レイアウト設計を考慮した論理設
計を行うことを特徴とするＬＳＩ論理設計支援システム
が得られる。
【００１３】更に本発明によれば、レジスタトランスフ
ァレベルのハードウェア記述言語で記述された論理設計
の単位である論理マクロを分割する場合、前記論理マク
ロの前記記述言語中に予め挿入された分割専用記述を解
析して、レイアウト設計の単位である物理マクロに自動
的に分割しかつ統合するステップと、これ等分割および
統合された物理マクロの入出力信号を自動的に定義生成
するステップと、前記分割された物理マクロの上位に相
当する上位マクロを自動的に発生するステップとを含
み、レイアウト設計を考慮した論理設計を行うことを特
徴とするＬＳＩ論理設計支援方法がえられる。
ァレベルのハードウェア記述言語で記述された論理設計
の単位である論理マクロを分割する場合、前記論理マク
ロの前記記述言語中に予め挿入された分割専用記述を解
析して、レイアウト設計の単位である物理マクロに自動
的に分割しかつ統合するステップと、これ等分割および
統合された物理マクロの入出力信号を自動的に定義生成
するステップと、前記分割された物理マクロの上位に相
当する上位マクロを自動的に発生するステップとを含
み、レイアウト設計を考慮した論理設計を行うことを特
徴とするＬＳＩ論理設計支援方法がえられる。
【００１４】更にはまた、本発明によれば、ハードウェ
ア記述言語により記述された論理マクロを解析してこの
記述中に予め定められた所定の分割専用記述を検出した
場合に、前記論理マクロを複数の中間分割マクロに分割
するステップと、この中間マクロについて統合を必要と
するものをレイアウト設計の単位となる物理マクロとし
て統合するステップと、これ等分割された中間マクロお
よび統合された中間マクロに対して、前記論理マクロの
記述における入出力論理マクロおよび前記中間マクロで
扱う信号情報から前記中間マクロに対して入出力信号記
述を定義生成してこの中間マクロの物理マクロとして出
力するステップと、前記物理マクロの入出力信号および
入力データである論理マクロの入出力信号を読み込んで
上位マクロを生成するステップとを含み、レイアウト設
計を考慮した論理設計を行うことを特徴とするＬＳＩ論
理設計支援方法が得られる。
ア記述言語により記述された論理マクロを解析してこの
記述中に予め定められた所定の分割専用記述を検出した
場合に、前記論理マクロを複数の中間分割マクロに分割
するステップと、この中間マクロについて統合を必要と
するものをレイアウト設計の単位となる物理マクロとし
て統合するステップと、これ等分割された中間マクロお
よび統合された中間マクロに対して、前記論理マクロの
記述における入出力論理マクロおよび前記中間マクロで
扱う信号情報から前記中間マクロに対して入出力信号記
述を定義生成してこの中間マクロの物理マクロとして出
力するステップと、前記物理マクロの入出力信号および
入力データである論理マクロの入出力信号を読み込んで
上位マクロを生成するステップとを含み、レイアウト設
計を考慮した論理設計を行うことを特徴とするＬＳＩ論
理設計支援方法が得られる。
【００１５】また、本発明によれば、レイアウト設計を
考慮した論理設計を行うＬＳＩ論理設計支援方法の制御
プログラムを記録した記録媒体であって、前記制御プロ
グラムは、レジスタトランスファレベルのハードウェア
記述言語で記述された論理設計の単位である論理マクロ
を分割する場合、前記論理マクロの前記記述言語中に予
め挿入された分割専用記述を解析して、レイアウト設計
の単位である物理マクロに自動的に分割しかつ統合する
ステップと、これ等分割および統合された物理マクロの
入出力信号を自動的に定義生成するステップと、前記分
割された物理マクロの上位に相当する上位マクロを自動
的に発生するステップとを含むことを特徴とする記録媒
体が得られる。
考慮した論理設計を行うＬＳＩ論理設計支援方法の制御
プログラムを記録した記録媒体であって、前記制御プロ
グラムは、レジスタトランスファレベルのハードウェア
記述言語で記述された論理設計の単位である論理マクロ
を分割する場合、前記論理マクロの前記記述言語中に予
め挿入された分割専用記述を解析して、レイアウト設計
の単位である物理マクロに自動的に分割しかつ統合する
ステップと、これ等分割および統合された物理マクロの
入出力信号を自動的に定義生成するステップと、前記分
割された物理マクロの上位に相当する上位マクロを自動
的に発生するステップとを含むことを特徴とする記録媒
体が得られる。
【００１６】更に、本発明によれば、レイアウト設計を
考慮した論理設計を行うＬＳＩ論理設計支援方法の制御
プログラムを記録した記録媒体であって、前記制御プロ
グラムは、ハードウェア記述言語により記述された論理
マクロを解析してこの記述中に予め定められた所定の分
割専用記述を検出した場合に、前記論理マクロを複数の
中間分割マクロに分割するステップと、この中間マクロ
について統合を必要とするものをレイアウト設計の単位
となる物理マクロとして統合するステップと、これ等分
割された中間マクロおよび統合された中間マクロに対し
て、前記論理マクロの記述における入出力論理マクロお
よび前記中間マクロで扱う信号情報から前記中間マクロ
に対して入出力信号記述を定義生成してこの中間マクロ
の物理マクロとして出力するステップと、前記物理マク
ロの入出力信号および入力データである論理マクロの入
出力信号を読み込んで上位マクロを生成するステップと
を含むことを特徴とする記録媒体が得られる。
考慮した論理設計を行うＬＳＩ論理設計支援方法の制御
プログラムを記録した記録媒体であって、前記制御プロ
グラムは、ハードウェア記述言語により記述された論理
マクロを解析してこの記述中に予め定められた所定の分
割専用記述を検出した場合に、前記論理マクロを複数の
中間分割マクロに分割するステップと、この中間マクロ
について統合を必要とするものをレイアウト設計の単位
となる物理マクロとして統合するステップと、これ等分
割された中間マクロおよび統合された中間マクロに対し
て、前記論理マクロの記述における入出力論理マクロお
よび前記中間マクロで扱う信号情報から前記中間マクロ
に対して入出力信号記述を定義生成してこの中間マクロ
の物理マクロとして出力するステップと、前記物理マク
ロの入出力信号および入力データである論理マクロの入
出力信号を読み込んで上位マクロを生成するステップと
を含むことを特徴とする記録媒体が得られる。
【００１７】本発明の作用を述べる。自動分割処理部に
より入力データであるＲＴＬ記述の論理マクロファイル
を読み込んで、分割専用記述を解析して自動的に論理マ
クロを分割する。このため、人手で分割作業を行う必要
がない。自動統合処理部により分割されたＲＴＬ記述の
中間マクロファイルを読み込んで自動的に物理マクロと
して統合する。このため、人手で統合作業を行う必要が
ない。入出力信号発生処理部により物理マクロの入出力
信号を自動的に定義する。このため、人手で入出力信号
の定義を行う必要がない。上位マクロ自動発生処理部に
より物理マクロの入出力信号および入力データである論
理マクロの入出力信号を読み込んで、上位マクロを自動
発生する。このために、人手で上位マクロを編集する必
要がない。
より入力データであるＲＴＬ記述の論理マクロファイル
を読み込んで、分割専用記述を解析して自動的に論理マ
クロを分割する。このため、人手で分割作業を行う必要
がない。自動統合処理部により分割されたＲＴＬ記述の
中間マクロファイルを読み込んで自動的に物理マクロと
して統合する。このため、人手で統合作業を行う必要が
ない。入出力信号発生処理部により物理マクロの入出力
信号を自動的に定義する。このため、人手で入出力信号
の定義を行う必要がない。上位マクロ自動発生処理部に
より物理マクロの入出力信号および入力データである論
理マクロの入出力信号を読み込んで、上位マクロを自動
発生する。このために、人手で上位マクロを編集する必
要がない。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の一実
施例であるＬＳＩ論理設計システムの動作を示すフロー
チャートであり、図１５と同等部分は同一符号にて示し
ている。本システムの入力データは、ＲＴＬ記述の論理
マクロファイル１０１である。図２にＲＴＬ記述の論理
マクロファイルの例を示す。なお、この例で記述されて
いる言語はＨＤＬ言語の一種であり、英小文字はこの言
語のキーワードを表し、信号の名前は英大文字および数
字を使って表すものとする。
て図面を参照して詳細に説明する。図１は本発明の一実
施例であるＬＳＩ論理設計システムの動作を示すフロー
チャートであり、図１５と同等部分は同一符号にて示し
ている。本システムの入力データは、ＲＴＬ記述の論理
マクロファイル１０１である。図２にＲＴＬ記述の論理
マクロファイルの例を示す。なお、この例で記述されて
いる言語はＨＤＬ言語の一種であり、英小文字はこの言
語のキーワードを表し、信号の名前は英大文字および数
字を使って表すものとする。
【００１９】また、図３に図２のＲＴＬ記述例に相当す
る論理マクロ（以下の説明では、仮に名称をＤＡＴＡ１
とする）のブロック図の例を、図４にこの論理マクロＤ
ＡＴＡ１を下位マクロとして含んでいる上位マクロ（名
称をＴＯＰとする）の例を示す。
る論理マクロ（以下の説明では、仮に名称をＤＡＴＡ１
とする）のブロック図の例を、図４にこの論理マクロＤ
ＡＴＡ１を下位マクロとして含んでいる上位マクロ（名
称をＴＯＰとする）の例を示す。
【００２０】仮にレイアウト設計において、この論理マ
クロ（図１の１０１）を二分割する必要が生じたとし
て、図５のように、加算機（ＡＤＤ）までの部分（名称
を物理マクロＳＵＢ１とする）と加算機（ＡＤＤ）から
先の部分（名称を物理マクロＳＵＢ２とする）に分割す
る場合を考える。
クロ（図１の１０１）を二分割する必要が生じたとし
て、図５のように、加算機（ＡＤＤ）までの部分（名称
を物理マクロＳＵＢ１とする）と加算機（ＡＤＤ）から
先の部分（名称を物理マクロＳＵＢ２とする）に分割す
る場合を考える。
【００２１】本発明による分割方式の特徴は、ＲＴＬ記
述に分割専用記述（＊＃ｃｕｔ文）を設け、その分割専
用記述にしたがってＲＴＬ記述を分割することにある。
図２のＲＴＬ記述の例では、５行目の“＊＃ｃｕｔ Ｓ
ＵＢ１”が物理マクロＳＵＢ１を定義している分割専用
記述である。ここから先の記述、つまり６行目から９行
目までが物理マクロＳＵＢ１に対応する部分である。
述に分割専用記述（＊＃ｃｕｔ文）を設け、その分割専
用記述にしたがってＲＴＬ記述を分割することにある。
図２のＲＴＬ記述の例では、５行目の“＊＃ｃｕｔ Ｓ
ＵＢ１”が物理マクロＳＵＢ１を定義している分割専用
記述である。ここから先の記述、つまり６行目から９行
目までが物理マクロＳＵＢ１に対応する部分である。
【００２２】さらに、１０行目の“＊＃ｃｕｔ ＳＵＢ
２”が物理マクロＳＵＢ２を定義している分割専用記述
である。ここから先の記述、つまり１１行目から１５行
目までが物理マクロＳＵＢ２に対応する部分である。さ
らに、１６行目の“＊＃ｃｕｔ ＳＵＢ１”２は再び物
理マクロＳＵＢ１を定義している分割専用記述である。
ここから先の記述、つまり１７行目からファイルの終わ
りまでが物理マクロＳＵＢ１に追加される部分である。
２”が物理マクロＳＵＢ２を定義している分割専用記述
である。ここから先の記述、つまり１１行目から１５行
目までが物理マクロＳＵＢ２に対応する部分である。さ
らに、１６行目の“＊＃ｃｕｔ ＳＵＢ１”２は再び物
理マクロＳＵＢ１を定義している分割専用記述である。
ここから先の記述、つまり１７行目からファイルの終わ
りまでが物理マクロＳＵＢ１に追加される部分である。
【００２３】図１の自動分割処理部１０２は、ＲＴＬ記
述の論理マクロファイル１０１を読み込んで、上述した
分割専用記述（＊＃ｃｕｔ文）にしたがって入力論理マ
クロを分割して、分割されたＲＴＬ記述の中間マクロフ
ァイル１０３および１０４を出力する。ここで、中間マ
クロファイル１０３と１０４の違いは統合処理の必要性
の有無である。図２のＲＴＬ記述の例で説明した物理マ
クロＳＵＢ１は２カ所で分割専用記述によって定義され
ているため、後述する図１の自動統合処理部１０５で統
合処理をしなければならない。一方、物理マクロＳＵＢ
２は定義箇所が１カ所であるため統合処理をする必要が
ない。
述の論理マクロファイル１０１を読み込んで、上述した
分割専用記述（＊＃ｃｕｔ文）にしたがって入力論理マ
クロを分割して、分割されたＲＴＬ記述の中間マクロフ
ァイル１０３および１０４を出力する。ここで、中間マ
クロファイル１０３と１０４の違いは統合処理の必要性
の有無である。図２のＲＴＬ記述の例で説明した物理マ
クロＳＵＢ１は２カ所で分割専用記述によって定義され
ているため、後述する図１の自動統合処理部１０５で統
合処理をしなければならない。一方、物理マクロＳＵＢ
２は定義箇所が１カ所であるため統合処理をする必要が
ない。
【００２４】図８に分割後の中間マクロファイルの例を
示す。図１の分割後の中間マクロ１０３に相当するのが
物理マクロＳＵＢ１である。図１の分割後の中間マクロ
ＳＵＢ２に相当するのが物理マクロＳＵＢ２である。続
いて、図１の自動統合処理１０５で分割後の中間マクロ
の統合処理を行う。図８の例では物理マクロＳＵＢ１の
部分１の後ろに部分２を加える。図９に統合された中間
マクロ１０６の例を示す。
示す。図１の分割後の中間マクロ１０３に相当するのが
物理マクロＳＵＢ１である。図１の分割後の中間マクロ
ＳＵＢ２に相当するのが物理マクロＳＵＢ２である。続
いて、図１の自動統合処理１０５で分割後の中間マクロ
の統合処理を行う。図８の例では物理マクロＳＵＢ１の
部分１の後ろに部分２を加える。図９に統合された中間
マクロ１０６の例を示す。
【００２５】このようにして作成された中間マクロでは
あるが、このままの状態ではマクロの入出力信号が定義
されていないため不完全である。したがって、マクロの
入出力信号を再定義しなければならない。図１の入出力
信号発生処理部１０７では、統合された中間マクロ１０
６および分割された中間マクロ１０４に対して、マクロ
の入出力信号を自動的に発生する処理を行う。
あるが、このままの状態ではマクロの入出力信号が定義
されていないため不完全である。したがって、マクロの
入出力信号を再定義しなければならない。図１の入出力
信号発生処理部１０７では、統合された中間マクロ１０
６および分割された中間マクロ１０４に対して、マクロ
の入出力信号を自動的に発生する処理を行う。
【００２６】図１０〜１２を用いて入出力信号発生処理
部１０７の動作例を示す。図１０は、入出力信号発生処
理部１０７の入力となるデータで、本例では「入力マク
ロの入出力文」と「中間マクロＳＵＢ１」と「中間マク
ロＳＵＢ２」である。入出力信号発生処理部１０７は、
これらの入力ＲＴＬ記述を解析して信号名を抽出し、図
１１に示す信号名一覧表を作成する。この信号名一覧表
の「所属グループ」とは、その信号が所属しているマク
ロを表す。例えば、図１０の中間マクロＳＵＢ１には、
ＲＡ（０：４）、ＣＬＫ、Ｄ０（０：４）、ＲＢ（０：
４）、Ｄ１（０：４）、ＲＣ（０：２）、Ｄ２（０：
２）、ＳＡ（０：５）、ＳＥＬ（０：２）の９種類の信
号が存在している。
部１０７の動作例を示す。図１０は、入出力信号発生処
理部１０７の入力となるデータで、本例では「入力マク
ロの入出力文」と「中間マクロＳＵＢ１」と「中間マク
ロＳＵＢ２」である。入出力信号発生処理部１０７は、
これらの入力ＲＴＬ記述を解析して信号名を抽出し、図
１１に示す信号名一覧表を作成する。この信号名一覧表
の「所属グループ」とは、その信号が所属しているマク
ロを表す。例えば、図１０の中間マクロＳＵＢ１には、
ＲＡ（０：４）、ＣＬＫ、Ｄ０（０：４）、ＲＢ（０：
４）、Ｄ１（０：４）、ＲＣ（０：２）、Ｄ２（０：
２）、ＳＡ（０：５）、ＳＥＬ（０：２）の９種類の信
号が存在している。
【００２７】「グループ内定義信号」とは、ＲＴＬ記述
の式の左辺に出現している信号のことである。例えば、
図１０の中間マクロＳＵＢ１では、ＲＡ（０：４）、Ｒ
Ｂ（０：４）、ＲＣ（０：２）、ＳＡ（０：４）の４種
類の信号が式の左辺で定義されている。このとき、信号
名一覧表の「グループ内定義信号」をＯＮにする。な
お、入力論理マクロの入出力文に関しては、ｉｎｐｕｔ
で定義している信号を「グループ内定義信号」とする。
図１０の例では、Ｄ０（０：４）、Ｄ１（０：４）、Ｄ
２（０：２）、ＳＥＬ（０：２）、ＣＬＫの５種類の信
号が「グループ内定義信号」に該当する。
の式の左辺に出現している信号のことである。例えば、
図１０の中間マクロＳＵＢ１では、ＲＡ（０：４）、Ｒ
Ｂ（０：４）、ＲＣ（０：２）、ＳＡ（０：４）の４種
類の信号が式の左辺で定義されている。このとき、信号
名一覧表の「グループ内定義信号」をＯＮにする。な
お、入力論理マクロの入出力文に関しては、ｉｎｐｕｔ
で定義している信号を「グループ内定義信号」とする。
図１０の例では、Ｄ０（０：４）、Ｄ１（０：４）、Ｄ
２（０：２）、ＳＥＬ（０：２）、ＣＬＫの５種類の信
号が「グループ内定義信号」に該当する。
【００２８】「グループ内参照信号」とは、ＲＴＬ記述
の式の右辺に出現している信号のことである。例えば、
図１０の中間マクロＳＵＢ１では、ＲＡ（０：４）、Ｃ
ＬＫ、Ｄ０（０：４）、ＲＢ（０：４）、Ｄ１（０：
４）、Ｄ２（０：２）、ＳＥＬ（０：２）の７種類の信
号が式の右辺で参照されている。このとき、信号名一覧
表の「グループ内参照信号」をＯＮにする。なお、入力
論理マクロの入出力文に関しては、ｏｕｔｐｕｔで定義
している信号を「グループ内参照信号」とする。図１０
の例では、ＲＸ（０：５）、ＲＱ（０：５）の２種類の
信号が「グループ内参照信号」に該当する。
の式の右辺に出現している信号のことである。例えば、
図１０の中間マクロＳＵＢ１では、ＲＡ（０：４）、Ｃ
ＬＫ、Ｄ０（０：４）、ＲＢ（０：４）、Ｄ１（０：
４）、Ｄ２（０：２）、ＳＥＬ（０：２）の７種類の信
号が式の右辺で参照されている。このとき、信号名一覧
表の「グループ内参照信号」をＯＮにする。なお、入力
論理マクロの入出力文に関しては、ｏｕｔｐｕｔで定義
している信号を「グループ内参照信号」とする。図１０
の例では、ＲＸ（０：５）、ＲＱ（０：５）の２種類の
信号が「グループ内参照信号」に該当する。
【００２９】「グループ外定義信号」とは、他のグルー
プで「グループ内定義」されている信号のことである。
図１１の信号名一覧表の例では、中間マクロＳＵＢ１中
の信号ＣＬＫは入力論理マクロにおいて定義されてい
る。また、中間マクロＳＵＢ２中の信号ＳＡ（０：４）
は中間マクロＳＵＢ１において定義されている。このと
き、信号名一覧表の「グループ外定義信号」をＯＮにす
る。
プで「グループ内定義」されている信号のことである。
図１１の信号名一覧表の例では、中間マクロＳＵＢ１中
の信号ＣＬＫは入力論理マクロにおいて定義されてい
る。また、中間マクロＳＵＢ２中の信号ＳＡ（０：４）
は中間マクロＳＵＢ１において定義されている。このと
き、信号名一覧表の「グループ外定義信号」をＯＮにす
る。
【００３０】「グループ外参照信号」とは、他のグルー
プで「グループ内参照」されている信号のことである。
図１１の信号名一覧表の例では、中間マクロＳＵＢ１中
の信号ＲＣ（０：２）は中間マクロＳＵＢ２において参
照されている。また、中間マクロＳＵＢ２中の信号ＲＺ
（０：５）は、入力論理マクロにおいてｏｕｔｐｕｔ文
で参照されている。このとき、信号名一覧表の「グルー
プ外参照信号」をＯＮにする。
プで「グループ内参照」されている信号のことである。
図１１の信号名一覧表の例では、中間マクロＳＵＢ１中
の信号ＲＣ（０：２）は中間マクロＳＵＢ２において参
照されている。また、中間マクロＳＵＢ２中の信号ＲＺ
（０：５）は、入力論理マクロにおいてｏｕｔｐｕｔ文
で参照されている。このとき、信号名一覧表の「グルー
プ外参照信号」をＯＮにする。
【００３１】このようにして、入力データに含まれてい
るすべての信号について、信号名一覧表の「グループ内
定義信号」、「グループ内参照信号」、「グループ外定
義信号」、「グループ外参照信号」に該当するかどうか
をチェックする。上記のチェックが終了したら、図１２
に示す「マクロの入出力信号決定ルール」に従って、各
信号がマクロの入力信号および出力信号にあたるかどう
かをチェックする。
るすべての信号について、信号名一覧表の「グループ内
定義信号」、「グループ内参照信号」、「グループ外定
義信号」、「グループ外参照信号」に該当するかどうか
をチェックする。上記のチェックが終了したら、図１２
に示す「マクロの入出力信号決定ルール」に従って、各
信号がマクロの入力信号および出力信号にあたるかどう
かをチェックする。
【００３２】図１１の例では、中間マクロＳＵＢ１中の
信号ＣＬＫはグループ「中間マクロＳＵＢ１」でグルー
プ内参照信号かつグループ「入力論理マクロ」でグルー
プ外定義信号であり、これは「ルール２」に該当するた
め、中間マクロＳＵＢ１の入力信号となる。同様に中間
マクロＳＵＢ１中の信号ＲＣ（０：２）はグループ「中
間マクロＳＵＢ１」でグループ内定義信号かつグループ
「中間マクロＳＵＢ２」でグループ外参照信号であり、
これは「ルール１」に該当するため、中間マクロＳＵＢ
１の出力信号となる。また、中間マクロＳＵＢ１中の信
号ＲＡ（０：４）のように、ルール１およびルール２に
該当しない信号は、そのマクロの内部信号となる。
信号ＣＬＫはグループ「中間マクロＳＵＢ１」でグルー
プ内参照信号かつグループ「入力論理マクロ」でグルー
プ外定義信号であり、これは「ルール２」に該当するた
め、中間マクロＳＵＢ１の入力信号となる。同様に中間
マクロＳＵＢ１中の信号ＲＣ（０：２）はグループ「中
間マクロＳＵＢ１」でグループ内定義信号かつグループ
「中間マクロＳＵＢ２」でグループ外参照信号であり、
これは「ルール１」に該当するため、中間マクロＳＵＢ
１の出力信号となる。また、中間マクロＳＵＢ１中の信
号ＲＡ（０：４）のように、ルール１およびルール２に
該当しない信号は、そのマクロの内部信号となる。
【００３３】以上の処理によって入出力信号の定義が完
成し、図１のＲＴＬ記述の物理マクロ１０８が作成され
る。図１３に自動作成された物理マクロＳＵＢ１、ＳＵ
Ｂ２の例を示す。また図５に２つの物理マクロＳＵＢ
１、ＳＵＢ２に自動的に分割された状態を示す。
成し、図１のＲＴＬ記述の物理マクロ１０８が作成され
る。図１３に自動作成された物理マクロＳＵＢ１、ＳＵ
Ｂ２の例を示す。また図５に２つの物理マクロＳＵＢ
１、ＳＵＢ２に自動的に分割された状態を示す。
【００３４】次に、上位マクロ自動発生処理部１０９
で、分割した物理マクロＳＵＢ１、ＳＵＢ２の上位マク
ロに相当する上位物理マクロ１１０を発生する。この過
程を図１４を用いて説明する。まず、分割した物理マク
ロＳＵＢ１（図１４の（１））の入力／出力信号は物理
マクロＳＵＢ１とその上位マクロの接続信号である。よ
って、記述言語の文法で言うところの下位モジュール呼
び出しで記述する。本実施例においては、この下位モジ
ュール呼び出しをｍｏｄｕｌｅ文と呼ぶことにする。物
理マクロＳＵＢ１（図１４の（１））をｍｏｄｕｌｅ文
で記述すると、図１４の（４）の５行目〜６行目のよう
な記述になる。
で、分割した物理マクロＳＵＢ１、ＳＵＢ２の上位マク
ロに相当する上位物理マクロ１１０を発生する。この過
程を図１４を用いて説明する。まず、分割した物理マク
ロＳＵＢ１（図１４の（１））の入力／出力信号は物理
マクロＳＵＢ１とその上位マクロの接続信号である。よ
って、記述言語の文法で言うところの下位モジュール呼
び出しで記述する。本実施例においては、この下位モジ
ュール呼び出しをｍｏｄｕｌｅ文と呼ぶことにする。物
理マクロＳＵＢ１（図１４の（１））をｍｏｄｕｌｅ文
で記述すると、図１４の（４）の５行目〜６行目のよう
な記述になる。
【００３５】同様に、物理マクロＳＵＢ２（図１４の
（２））をｍｏｄｕｌｅ文で記述すると、図１４の
（４）の８行目〜９行目の記述になる。この図１４の
（４）の５行目〜９行目の記述が新たに生成する上位マ
クロと下位の物理マクロＳＵＢ１、ＳＵＢ２との接続関
係を記述する部分である。
（２））をｍｏｄｕｌｅ文で記述すると、図１４の
（４）の８行目〜９行目の記述になる。この図１４の
（４）の５行目〜９行目の記述が新たに生成する上位マ
クロと下位の物理マクロＳＵＢ１、ＳＵＢ２との接続関
係を記述する部分である。
【００３６】次に、元の論理マクロの入力／出力信号の
部分（図１４の（３））は新たに生成する上位マクロの
入力／出力信号に該当するので、図１４の（４）の１行
目〜３行目のようにそのまま記述する。
部分（図１４の（３））は新たに生成する上位マクロの
入力／出力信号に該当するので、図１４の（４）の１行
目〜３行目のようにそのまま記述する。
【００３７】このようにして、物理マクロＳＵＢ１、Ｓ
ＵＢ２の上位階層に相当する新たな上位物理マクロ（図
１の１１０）を発生する。図７に自動発生した上位物理
マクロ（名称ＤＡＴＡ１）の例を示す。このように、上
位物理マクロＤＡＴＡ１を自動的に作成することによっ
て、ＴＯＰマクロとＤＡＴＡ１マクロ間の接続を、人手
で修正することなく、階層設計を行うことが可能とな
る。ここから先は、論理合成システム１１１によって物
理マクロのネットリスト１１２が合成され、レイアウト
システム１１３によってレイアウト処理が行われる。
ＵＢ２の上位階層に相当する新たな上位物理マクロ（図
１の１１０）を発生する。図７に自動発生した上位物理
マクロ（名称ＤＡＴＡ１）の例を示す。このように、上
位物理マクロＤＡＴＡ１を自動的に作成することによっ
て、ＴＯＰマクロとＤＡＴＡ１マクロ間の接続を、人手
で修正することなく、階層設計を行うことが可能とな
る。ここから先は、論理合成システム１１１によって物
理マクロのネットリスト１１２が合成され、レイアウト
システム１１３によってレイアウト処理が行われる。
【００３８】なお、上述した図１に示す動作手順は、読
出し専用メモリなどの記録媒体に予め記録された制御プ
ログラムとしておき、この制御プログラムをコンピュー
タにより読み取らせつつ実行せしめるように構成するこ
とができることは勿論である。
出し専用メモリなどの記録媒体に予め記録された制御プ
ログラムとしておき、この制御プログラムをコンピュー
タにより読み取らせつつ実行せしめるように構成するこ
とができることは勿論である。
【００３９】
【発明の効果】第１の効果は、論理設計の段階でレイア
ウト設計が行いやすいような物理マクロの作成を考慮す
ることが出来るため、高性能なＬＳＩの設計が容易にな
ることである。第２の効果は、人手で作業することなく
論理マクロから物理マクロに自動的に変換出来るため、
人手設計に比べて処理時間が短縮出来ること、および人
手による変換バグの混入を防ぐことが出来ることであ
る。
ウト設計が行いやすいような物理マクロの作成を考慮す
ることが出来るため、高性能なＬＳＩの設計が容易にな
ることである。第２の効果は、人手で作業することなく
論理マクロから物理マクロに自動的に変換出来るため、
人手設計に比べて処理時間が短縮出来ること、および人
手による変換バグの混入を防ぐことが出来ることであ
る。
【図１】本発明のレイアウト設計を考慮したＬＳＩ論理
設計支援システムの一実施例を示すフローチャート図で
ある。
設計支援システムの一実施例を示すフローチャート図で
ある。
【図２】本発明の入力データであるＲＴＬ記述の論理マ
クロファイルの例を示す図である。
クロファイルの例を示す図である。
【図３】図２のＲＴＬ記述に相当するブロック図であ
る。
る。
【図４】図３の論理マクロＤＡＴＡ１とその上位マクロ
ＴＯＰの接続関係を示す図である。
ＴＯＰの接続関係を示す図である。
【図５】図３の論理マクロＤＡＴＡ１を２つの物理マク
ロＳＵＢ１、ＳＵＢ２に分割した状態を示す図である。
ロＳＵＢ１、ＳＵＢ２に分割した状態を示す図である。
【図６】図５の分割された物理マクロＳＵＢ１、ＳＵＢ
２とその上位マクロＴＯＰの接続関係を示す図である。
２とその上位マクロＴＯＰの接続関係を示す図である。
【図７】図５の分割された物理マクロＳＵＢ１、ＳＵＢ
２と、自動発生した上位物理マクロＤＡＴＡ１と、その
上位マクロＴＯＰの接続関係を示す図である。
２と、自動発生した上位物理マクロＤＡＴＡ１と、その
上位マクロＴＯＰの接続関係を示す図である。
【図８】分割された中間マクロの例を示す図である。
【図９】統合された中間マクロの例を示す図である。
【図１０】入出力信号発生部１０７の入力となるデータ
の例を示す図である。
の例を示す図である。
【図１１】入出力信号発生部１０７で作成する信号名一
覧の例を示す図である。
覧の例を示す図である。
【図１２】入出力信号を決定するためのルールである。
【図１３】本システムによって自動作成された物理マク
ロの例を示す図である。
ロの例を示す図である。
【図１４】上位マクロ自動生成を説明するための図であ
る。
る。
【図１５】従来例を説明するためのフローチャートであ
る。
る。
１０１ ＲＴＬ記述の論理マクロ １０２ 自動分割処理部 １０３，１０４ 分割された中間マクロ １０５ 自動統合処理部 １０６ 統合された中間マクロ １０７ 入出力信号発生処理部 １０８ 下位の物理マクロ １０９ 上位マクロ自動発生処理部 １１０ 上位の物理マクロ １１１ 論理合成 １１２ 物理マクロのネットリスト １１３ レイアウト
Claims (6)
- 【請求項１】 レジスタトランスファレベルのハードウ
ェア記述言語で記述された論理設計の単位である論理マ
クロを分割する場合、前記論理マクロの前記記述言語中
に予め挿入された分割専用記述を解析して、レイアウト
設計の単位である物理マクロに自動的に分割しかつ統合
する手段と、 これ等分割および統合された物理マクロの入出力信号を
自動的に定義生成する手段と、 前記分割された物理マクロの上位に相当する上位マクロ
を自動的に発生する手段と、を含み、レイアウト設計を
考慮した論理設計を行うことを特徴とするＬＳＩ論理設
計支援システム。 - 【請求項２】 ハードウェア記述言語により記述された
論理マクロを解析してこの記述中に予め定められた所定
の分割専用記述を検出した場合に、前記論理マクロを複
数の中間分割マクロに分割する手段と、 この中間マクロについて統合を必要とするものをレイア
ウト設計の単位となる物理マクロとして統合する手段
と、 これ等分割された中間マクロおよび統合された中間マク
ロに対して、前記論理マクロの記述における入出力論理
マクロおよび前記中間マクロで扱う信号情報から前記中
間マクロに対して入出力信号記述を定義生成してこの中
間マクロの物理マクロとして出力する手段と、 前記物理マクロの入出力信号および入力データである論
理マクロの入出力信号を読み込んで上位マクロを生成す
る手段と、を含み、レイアウト設計を考慮した論理設計
を行うことを特徴とするＬＳＩ論理設計支援システム。 - 【請求項３】 レジスタトランスファレベルのハードウ
ェア記述言語で記述された論理設計の単位である論理マ
クロを分割する場合、前記論理マクロの前記記述言語中
に予め挿入された分割専用記述を解析して、レイアウト
設計の単位である物理マクロに自動的に分割しかつ統合
するステップと、 これ等分割および統合された物理マクロの入出力信号を
自動的に定義生成するステップと、 前記分割された物理マクロの上位に相当する上位マクロ
を自動的に発生するステップと、を含み、レイアウト設
計を考慮した論理設計を行うことを特徴とするＬＳＩ論
理設計支援方法。 - 【請求項４】 ハードウェア記述言語により記述された
論理マクロを解析してこの記述中に予め定められた所定
の分割専用記述を検出した場合に、前記論理マクロを複
数の中間分割マクロに分割するステップと、 この中間マクロについて統合を必要とするものをレイア
ウト設計の単位となる物理マクロとして統合するステッ
プと、 これ等分割された中間マクロおよび統合された中間マク
ロに対して、前記論理マクロの記述における入出力論理
マクロおよび前記中間マクロで扱う信号情報から前記中
間マクロに対して入出力信号記述を定義生成してこの中
間マクロの物理マクロとして出力するステップと、 前記物理マクロの入出力信号および入力データである論
理マクロの入出力信号を読み込んで上位マクロを生成す
るステップと、を含み、レイアウト設計を考慮した論理
設計を行うことを特徴とするＬＳＩ論理設計支援方法。 - 【請求項５】 レイアウト設計を考慮した論理設計を行
うＬＳＩ論理設計支援方法の制御プログラムを記録した
記録媒体であって、 前記制御プログラムは、 レジスタトランスファレベルのハードウェア記述言語で
記述された論理設計の単位である論理マクロを分割する
場合、前記論理マクロの前記記述言語中に予め挿入され
た分割専用記述を解析して、レイアウト設計の単位であ
る物理マクロに自動的に分割しかつ統合するステップ
と、 これ等分割および統合された物理マクロの入出力信号を
自動的に定義生成するステップと、 前記分割された物理マクロの上位に相当する上位マクロ
を自動的に発生するステップと、を含むことを特徴とす
る記録媒体。 - 【請求項６】 レイアウト設計を考慮した論理設計を行
うＬＳＩ論理設計支援方法の制御プログラムを記録した
記録媒体であって、 前記制御プログラムは、ハードウェア記述言語により記
述された論理マクロを解析してこの記述中に予め定めら
れた所定の分割専用記述を検出した場合に、前記論理マ
クロを複数の中間分割マクロに分割するステップと、 この中間マクロについて統合を必要とするものをレイア
ウト設計の単位となる物理マクロとして統合するステッ
プと、 これ等分割された中間マクロおよび統合された中間マク
ロに対して、前記論理マクロの記述における入出力論理
マクロおよび前記中間マクロで扱う信号情報から前記中
間マクロに対して入出力信号記述を定義生成してこの中
間マクロの物理マクロとして出力するステップと、 前記物理マクロの入出力信号および入力データである論
理マクロの入出力信号を読み込んで上位マクロを生成す
るステップと、を含むことを特徴とする記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000136547A JP2001318956A (ja) | 2000-05-10 | 2000-05-10 | レイアウト設計を考慮したｌｓｉ論理設計支援システム及びその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000136547A JP2001318956A (ja) | 2000-05-10 | 2000-05-10 | レイアウト設計を考慮したｌｓｉ論理設計支援システム及びその方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001318956A true JP2001318956A (ja) | 2001-11-16 |
Family
ID=18644473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000136547A Pending JP2001318956A (ja) | 2000-05-10 | 2000-05-10 | レイアウト設計を考慮したｌｓｉ論理設計支援システム及びその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001318956A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9507899B2 (en) | 2014-03-06 | 2016-11-29 | Samsung Electronics Co., Ltd. | System and method for register transfer level autointegration using spread sheet and computer readable recording medium thereof |
-
2000
- 2000-05-10 JP JP2000136547A patent/JP2001318956A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9507899B2 (en) | 2014-03-06 | 2016-11-29 | Samsung Electronics Co., Ltd. | System and method for register transfer level autointegration using spread sheet and computer readable recording medium thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8869091B2 (en) | Incremental clock tree synthesis | |
| JP2003006255A (ja) | Ｈｄｌ自動修正装置およびｈｄｌ自動修正プログラム並びに同プログラムを記録したコンピュータ読取可能な記録媒体 | |
| JP2007087215A (ja) | ハードウェアモデルの変換処理に用いられるデータ構造、コンピュータプログラム、方法、及びシステム | |
| US10255047B2 (en) | Source code analysis and adjustment system | |
| US7617469B2 (en) | Assertion description conversion device, method and computer program product | |
| CN116501415B (zh) | 命令执行方法及装置、电子设备、计算机可读存储介质 | |
| US7814455B2 (en) | Logic synthesis method and device | |
| JP5830955B2 (ja) | 検証装置、検証方法及び検証プログラム | |
| JP2001318956A (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム及びその方法 | |
| JP5115003B2 (ja) | 論理設計支援システム及びプログラム | |
| JP4730536B2 (ja) | 動作合成システム、動作合成方法およびプログラム | |
| JP5265318B2 (ja) | 論理検証装置 | |
| JP2962292B2 (ja) | レイアウト設計を考慮したｌｓｉ論理設計支援システム | |
| CN106650033B (zh) | 一种输入输出端口的工艺映射方法 | |
| JP5577619B2 (ja) | 論理回路設計装置 | |
| JP4387324B2 (ja) | プロパティ変換装置 | |
| JP2006338090A (ja) | 半導体集積回路の設計方法および設計装置 | |
| JP4448048B2 (ja) | 構造解析プログラム | |
| US20030018460A1 (en) | Method to preserve comments of circuit simulation text file | |
| JP2923914B2 (ja) | 集積回路のｃａｄシステム | |
| JP3187506B2 (ja) | 論理回路設計支援装置 | |
| JP4199816B2 (ja) | 論理合成方法 | |
| JPWO2007144940A1 (ja) | Ｈｄｌ処理方法、プログラム及びコンピュータ読み取り可能な記憶媒体 | |
| JP2007041868A (ja) | 論理合成のタイミング制約生成装置と論理合成方法とプログラム | |
| JP2008117136A (ja) | 検証支援プログラム、記録媒体、検証支援装置および検証支援方法 |