JP2003006255A - Ｈｄｌ自動修正装置およびｈｄｌ自動修正プログラム並びに同プログラムを記録したコンピュータ読取可能な記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】重度の意味論的文法違反を自動修正し且つその
修正箇所が明確になるようにして、設計者にかかる負担
を大幅に軽減するとともに、高品質のＨＤＬ記述が得ら
れるようにする。 【解決手段】ＨＤＬ字句解析手段１１やＨＤＬ構文解析
手段１２のほか、代入文の右辺と左辺の変数の型が不一
致になっている部分を意味論的文法違反箇所として検出
する意味論的文法違反検出手段１５と、代入文の右辺の
変数の型を左辺の変数の型に変換する型変換関数を定義
する型変換テンプレート４０と、意味論的文法違反箇所
とみなされた代入文の右辺に対して前記型変換関数を適
用して意味論的文法違反箇所を正しい記述に修正する意
味論的文法違反修正手段１６と、修正後のＨＤＬ記述の
逆構文解析を行なう逆構文解析手段１９と、修正箇所に
修正に関するコメントを付与するコメント付与手段２０
とをそなえて構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばＶＨＤＬ
〔ＶＨＳＩＣ（Very High Speed Integrated Circuit）
ＨＤＬ〕やＶerilog-ＨＤＬなどのハードウェア記述言
語〔以下、ＨＤＬ（Hardware Discription Language）
という〕によって記述された、電子システムや論理回路
の設計情報における、不適切な記述を自動修正するため
の装置およびプログラム並びに同プログラムを記録した
コンピュータ読取可能な記録媒体に関する。

【０００２】

【従来の技術】ＬＳＩ（Large Scale Integration）等
の半導体集積回路を設計する際、その半導体集積回路の
論理回路についての設計情報を、ＶＨＤＬやＶerilog-
ＨＤＬ等のＨＤＬによって記述することが行なわれてい
る。ＨＤＬは、一般的なソフトウェアプログラミング言
語とは異なるもので、電子システムや論理回路の機能や
構造を記述するのに適し、設計レベルを論理ゲートレベ
ルからマイクロアーキテクチャレベルに高め階層設計を
行なうのに適している。そして、上述のごとくＨＤＬに
よって記述された設計情報（以下、ＨＤＬ記述という場
合がある）に基づいて、論理回路（ネットリスト）が論
理合成ツールにより自動的に合成される。

【０００３】このような論理合成を行なう前、つまり、
ＨＤＬ記述を論理合成ツールに入力する前には、ＨＤＬ
記述における文法違反のチェック（構文チェック）が行
なわれている。この文法違反のチェックに際しては、例
えば下記公報に開示された技術を用いることができる。

【０００４】例えば特開平２−２９４７３６号公報で
は、ソフトウェアプログラミング言語で記述されたソー
スプログラムにおいて、例えば文末に記入されるべきセ
ミコロン“；”が抜けている等の、比較的軽度の構文的
文法違反を検出し、その文法違反を自動修正する技術が
開示されている。この技術を用いることにより、ソース
プログラム中の文末に“；”が抜けている場合、そ
の“；”が自動的に挿入される。

【０００５】また、例えば特開平６−４４０８１号公報
では、ＰＡＳＣＡＬ言語で記述された入力ソースプログ
ラムについて、代入文の右辺と左辺における変数の型が
不一致である場合に、その旨を通知するエラーメッセー
ジを出力する技術が開示されている。

【０００６】

【発明が解決しようとする課題】特開平２−２９４７３
６号公報に開示された技術を用いてＨＤＬ記述の文法違
反チェックを行なった場合、上述のような構文的文法違
反（文法違反としては軽度なもの）については自動修正
することはできるが、代入文の右辺と左辺における変数
の型が一致しないといった、意味論的文法違反（文法違
反としては重度なもの）を自動修正することができな
い。

【０００７】従って、意味論的文法違反については、設
計者（ユーザ）が、ＨＤＬ処理系から出力されるエラー
メッセージを参照して手修正しなければならない。その
際、エラーメッセージは、具体的にどのような修正を行
なえば良いかを示すものではないため、１回の修正で意
味論的文法違反を解消できない場合が多く、設計者にか
かる負担が大きいという課題があった。特に、上述のよ
うな意味論的文法違反は、比較的高い頻度で発生するた
め、その文法違反を修正するために設計者にかかる負担
はかなり大きいものとなる。

【０００８】また、ＨＤＬ記述が自動修正された場合、
設計者は、自動修正結果が意図するものかどうか、即ち
適正な修正が行なわれたか否かを確認する必要がある
が、従来技術では、修正箇所を示す目印等が自動修正結
果に含まれていないので、ＨＤＬ記述のどこをどのよう
に修正したかを確認するのに手間がかかり、設計者にか
かる負担が大きいという課題もあった。

【０００９】特開平６−４４０８１号公報に開示された
技術を用いてＨＤＬ記述の文法違反チェックを行なった
場合も、設計者は、代入文の右辺と左辺における変数の
型が不一致である意味論的文法違反の発生を、エラーメ
ッセージによって認識することはできるが、その文法違
反を自動的に修正することができない。また、設計者
は、エラーメッセージにより文法違反箇所および違反内
容を知ることができても、その文法違反にどのように対
処したらよいか分からず、文法書等を参照して文法違反
の解消手法を検討しながら手修正する必要があるため、
設計者にかかる負担は極めて大きい。

【００１０】一方、従来技術では、文法違反をチェック
することができても、文法違反ではないが回路設計を行
なう上で考慮すべき箇所（不適切な記述）をチェックし
て自動的に適切な記述に修正することができなかった。
従来、文法違反ではないが回路設計を行なう上で考慮す
べき、名前の命名規則や論理合成記述規則（論理合成が
可能な記述に関する規則）などに違反する箇所を検出し
その違反内容を出力するスタイルチェッカも提案されて
いるが、このスタイルチェッカは、違反内容を出力する
だけで、その違反を回避するようにＨＤＬ記述を自動修
正することはできない。従って、設計者は、スタイルチ
ェッカからのエラーメッセージを参照して手修正でその
違反を解消しなければならず、設計者にかかる負担が大
きい。特に、複数の設計者によりＨＤＬを用いて回路設
計を行なった場合などには、命名規則に違反する箇所が
多数出現する可能性が高く、違反箇所の名前を修正する
のに多大な労力を要することになる。

【００１１】また、文法違反ではないが回路の階層設計
上考慮すべき規則や配線の接続関係の規則に違反するＨ
ＤＬ記述のいくつかは、従来、フロントエンド（言語処
理系）ではなく、バックエンド（論理合成ツールや検証
ツール）でないと検出できない。そのようなＨＤＬ記述
は、設計者の単純ミスによるものであるにもかかわらず
早期に発見できないため、当然、自動修正することもで
きず、設計工程の手戻りの発生要因となっている。例え
ば、ＨＤＬ記述が複数の階層から構成されている場合、
各階層での端子定義記述とインスタンス部における端子
記述とが不一致になることが多々ある。このような不一
致は、ミスによって生じる場合もあるが、文法上あるい
は回路表現上において全く問題ない場合もある。しか
し、上記不一致は、後で回路設計上の問題を生じさせ上
述のような手戻りの発生要因となるおそれがあるため、
上記不一致を含まない記述にＨＤＬ記述を自動修正でき
るようにすることが望まれている。

【００１２】さらに、ＨＤＬを用いて回路設計を行なっ
た場合、システム間の連係や設計フローの都合などによ
り、当初用いられていたＨＤＬから異なる種類の他のＨ
ＤＬにＨＤＬ記述を変換することがしばしばある。この
とき、当然、ＨＤＬ記述が現在のＨＤＬの言語規約を満
たしていても他のＨＤＬの言語規約を満たさない場合が
あるため、上述のような変換の可能性がある場合、他の
ＨＤＬに変換した時に回路設計上の問題が生じないよう
に、予め他のＨＤＬの言語規約も満たすようにＨＤＬ記
述を自動修正できるようにすることが望まれている。

【００１３】また、論理合成したいＨＤＬ記述において
は、論理検証時に使用した論理合成不能な波形観測用シ
ミュレーション記述等がコメントアウトされずに残って
いる場合が多々ある。このような論理合成不能な記述に
ついても、自動修正（自動削除）する手立てがなく、従
来、設計者が、ＨＤＬ記述を参照し論理合成不能な記述
を見つけた場合に手修正するか、論理合成ツールでその
記述によってエラーが発生してから何らかの対処をとる
しかなく、いずれにしても設計者にとって大きな負担と
なっていた。

【００１４】本発明は、このような課題に鑑み創案され
たもので、重度の意味論的文法違反を自動修正し且つそ
の修正箇所が明確になるようにするほか、文法違反では
ないが回路設計上考慮すべき箇所を適切な記述に自動修
正し且つその修正箇所が明確になるようにして、設計者
にかかる負担を大幅に軽減するとともに、高品質のＨＤ
Ｌ記述が得られるようにした、ＨＤＬ自動修正装置およ
びＨＤＬ自動修正プログラム並びに同プログラムを記録
したコンピュータ読取可能な記録媒体を提供することを
目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に、本発明のＨＤＬ自動修正装置（請求項１）は、ＨＤ
Ｌで記述されたＨＤＬ記述（回路設計情報）を自動的に
修正する装置であって、修正対象のＨＤＬ記述の字句解
析を行なうＨＤＬ字句解析手段と、該ＨＤＬ字句解析手
段による解析結果に基づいて該ＨＤＬ記述の構文解析を
行ない該ＨＤＬ記述を解析木形式の記述に変換するＨＤ
Ｌ構文解析手段と、該ＨＤＬ構文解析手段による解析結
果に基づいて該ＨＤＬ記述の意味論解析を行ない該ＨＤ
Ｌ記述における代入文の右辺と左辺の変数の型が不一致
になっている部分を意味論的文法違反箇所として検出す
る意味論的文法違反検出手段と、前記代入文の右辺の変
数の型を左辺の変数の型に変換する型変換関数を型変換
規則として定義する型変換テンプレートと、該意味論的
文法違反検出手段によって該意味論的文法違反箇所とみ
なされた代入文の右辺に対して、該型変換テンプレート
に定義された該型変換関数を適用することにより該意味
論的文法違反箇所を正しい記述に修正する意味論的文法
違反修正手段と、該意味論的文法違反修正手段による修
正を施された該ＨＤＬ記述の逆構文解析を行ない該ＨＤ
Ｌ記述を前記解析木形式の記述から通常の記述形式に変
換するＨＤＬ逆構文解析手段と、該意味論的文法違反修
正手段によって修正を施された箇所に該修正に関するコ
メントを付与するコメント付与手段とをそなえて構成さ
れたことを特徴としている。

【００１６】このとき、文法違反ではないが回路設計上
考慮すべき修正対象事項および該修正対象事項に対応す
る箇所の修正規則を定義する制御情報テンプレートと、
該ＨＤＬ構文解析手段による解析結果に基づき、該ＨＤ
Ｌ記述において該修正対象事項に対応する箇所を検出す
る修正対象事項検出手段と、該修正対象事項検出手段に
よって検出された箇所を該制御情報テンプレートに定義
された該修正規則に従って修正する修正対象事項修正手
段とをさらにそなえ、該ＨＤＬ逆構文解析手段が、該意
味論的文法違反修正手段および該修正対象事項修正手段
による修正を施された該ＨＤＬ記述の逆構文解析を行な
うとともに、該コメント付与手段が、該意味論的文法違
反修正手段および該修正対象事項修正手段によって修正
を施された箇所に、該コメントを付与するように構成し
てもよい（請求項２）。

【００１７】また、本発明のＨＤＬ自動修正装置（請求
項３）は、ＨＤＬによって記述されたＨＤＬ記述を自動
的に修正する装置であって、上述したＨＤＬ字句解析手
段およびＨＤＬ構文解析手段をそなえるとともに、文法
違反ではないが回路設計上考慮すべき修正対象事項およ
び該修正対象事項に対応する箇所の修正規則を定義する
制御情報テンプレートと、該ＨＤＬ構文解析手段による
解析結果に基づき該ＨＤＬ記述において該修正対象事項
に対応する箇所を検出する修正対象事項検出手段と、該
修正対象事項検出手段によって検出された箇所を、該制
御情報テンプレートに定義された該修正規則に従って修
正する修正対象事項修正手段と、該修正対象事項修正手
段による修正を施された該ＨＤＬ記述の逆構文解析を行
ない該ＨＤＬ記述を前記解析木形式の記述から通常の記
述形式に変換するＨＤＬ逆構文解析手段と、該修正対象
事項修正手段によって修正を施された箇所に該修正に関
するコメントを付与するコメント付与手段とをそなえて
構成されたことを特徴としている。

【００１８】さらに、本発明のＨＤＬ自動修正プログラ
ム（請求項４）は、ＨＤＬによって記述されたＨＤＬ記
述を、コンピュータに自動修正させるためのものであっ
て、上述したＨＤＬ字句解析手段，ＨＤＬ構文解析手
段，意味論的文法違反検出手段，意味論的文法違反修正
手段，ＨＤＬ逆構文解析手段およびコメント付与手段と
して、該コンピュータを機能させることを特徴としてい
る。そして、本発明のコンピュータ読取可能な記録媒体
（請求項５）は、上述したＨＤＬ自動修正プログラムを
記録したものである。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。 〔１〕本発明の一実施形態の構成の説明 図１は本発明の一実施形態としてのＨＤＬ自動修正装置
の構成を示すブロック図であり、この図１に示すよう
に、本実施形態のＨＤＬ自動修正装置１は、ＨＤＬによ
って記述されたＨＤＬ記述（回路設計情報）を自動的に
修正するものであって、ＨＤＬ字句解析手段１１，ＨＤ
Ｌ構文解析手段１２，構文的文法違反検出手段１３，構
文的文法違反修正手段１４，意味論的文法違反検出手段
１５，意味論的文法違反修正手段１６，修正対象事項検
出手段１７，修正対象事項修正手段１８，ＨＤＬ逆構文
解析手段１９，コメント付与手段２０，データベース２
１〜２４およびテンプレート３０，４０，５１〜５５を
そなえて構成されている。

【００２０】ＨＤＬ字句解析手段１１は、修正対象のＨ
ＤＬ記述（初期ＨＤＬ記述）２Ａの字句解析を行なうも
ので、ＨＤＬ記述２Ａを文字列の基本単位（トークン）
に分解し、その基本単位を各基本単位の種別に関する情
報とともにトークンデータベース２１に書き込むもので
ある。ＨＤＬ構文解析手段１２は、トークンデータベー
ス２１のトークン（ＨＤＬ字句解析手段１１による解析
結果）に基づいて、ＨＤＬ記述２Ａの構文解析を行な
い、ＨＤＬ記述２Ａを解析木形式の記述に変換するもの
である。

【００２１】文法解析テンプレート３０は、予約語の使
用規則や、スペルについての規則や、構文規則などを定
義するものである。ここで、構文規則は、例えば文中に
“＝”があった場合、その文末には“；”が記入される
といった構文的文法についての規則である。構文的文法
違反検出手段１３は、ＨＤＬ構文解析手段１２による解
析結果と文法解析テンプレート３０とに基づいて、ＨＤ
Ｌ記述２Ａにおける構文的文法違反箇所（スペルの間違
っている箇所や、“＝”を記述する文の文末に“；”が
抜けている箇所や、間違って予約語を使用している箇所
など）を検出するもので、構文的文法違反修正手段１４
は、構文的文法違反検出手段１３によって検出された構
文的文法違反箇所を、文法解析テンプレート３０によっ
て定義された規則に従って、正しい記述に修正するもの
である。

【００２２】この構文的文法違反修正手段１４による修
正結果が、ＨＤＬデータベース２２に書き込まれるよう
になっている。なお、構文的文法違反検出手段１３によ
って構文的文法違反箇所が検出されなかった場合には、
構文的文法違反修正手段１４による修正処理は実行され
ず、ＨＤＬ構文解析手段１２による解析結果がそのまま
ＨＤＬデータベース２２に書き込まれることになる。

【００２３】意味論的文法違反検出手段１５は、ＨＤＬ
データベース２２のデータ（ＨＤＬ構文解析手段１２に
よる解析結果もしくは構文的文法違反修正手段１４によ
る修正結果）に基づいてＨＤＬ記述２Ａの意味論解析を
行ない、ＨＤＬ記述２Ａにおける代入文の右辺と左辺の
変数の型が不一致になっている部分を意味論的文法違反
箇所として検出するものである。

【００２４】型変換テンプレート４０は、各種代入文の
右辺の変数の型を左辺の変数の型に変換する型変換関数
を、型変換規則として定義するもので、その型変換関数
については、表１を参照しながら後述する。意味論的文
法違反修正手段１６は、意味論的文法違反検出手段１５
によって意味論的文法違反箇所とみなされた代入文の右
辺に対して、型変換テンプレート４０に定義された型変
換関数を適用することにより、意味論的文法違反箇所を
正しい記述に修正するもので、その修正結果はＨＤＬデ
ータベース２３に書き込まれるようになっている。本実
施形態のＨＤＬ自動修正装置１による意味論的文法違反
箇所の具体的な修正動作については、図２を参照しなが
ら後述する。

【００２５】なお、意味論的文法違反検出手段１５によ
って意味論的文法違反箇所が検出されなかった場合に
は、意味論的文法違反修正手段１６による修正処理は実
行されず、ＨＤＬデータベース２２をそのままＨＤＬデ
ータベース２３として用いることになる。

【００２６】テンプレート（制御情報テンプレート）５
１〜５５は、それぞれ、文法違反ではないが回路設計上
考慮すべき修正対象事項、および、その修正対象事項に
対応する箇所の修正規則を定義するもので、その詳細に
ついては後述する。修正対象事項検出手段１７は、ＨＤ
Ｌデータベース２３のデータ（ＨＤＬ構文解析手段１２
による解析結果もしくは構文的文法違反修正手段１４／
意味論的文法違反修正手段１６による修正結果）に基づ
き、ＨＤＬ記述２Ａの中で、テンプレート５１〜５５の
それぞれで定義された修正対象事項に対応する箇所を検
出するものである。

【００２７】修正対象事項修正手段１８は、修正対象事
項検出手段１７によって検出された箇所を、テンプレー
ト５１〜５５のそれぞれに定義された修正規則に従って
修正するもので、その修正結果はＨＤＬデータベース２
４に書き込まれるようになっている。なお、修正対象事
項検出手段１７によって修正対象事項に対応する箇所が
検出されなかった場合、修正対象事項修正手段１８によ
る修正処理は実行されず、ＨＤＬデータベース２３をそ
のままＨＤＬデータベース２４として用いることにな
る。

【００２８】ＨＤＬ逆構文解析手段１９は、ＨＤＬデー
タベース２４のデータ、つまり、構文的文法違反修正手
段１４，意味論的文法違反修正手段１６や修正対象事項
修正手段１８による修正を施されたＨＤＬ記述（解析木
形式の記述）についての逆構文解析を行ない、そのＨＤ
Ｌ記述を解析木形式の記述から通常の記述形式に変換
し、その変換結果を修正後のＨＤＬ記述２Ｂとして出力
するものである。

【００２９】コメント付与手段２０は、修正箇所（構文
的文法違反修正手段１４，意味論的文法違反修正手段１
６や修正対象事項修正手段１８によって修正を施された
箇所）に、その修正に関するコメントを付与するもので
ある。このコメント付与手段２０によってＨＤＬ記述２
Ｂに付与される具体的なコメント等については、図２〜
図９を参照しながら後述する。なお、本実施形態のＨＤ
Ｌ自動修正装置１によって初期ＨＤＬ記述２Ａに対する
修正が何ら施されなかった場合、コメント付与手段２０
は、当然、ＨＤＬ記述２Ｂに対し何らコメントを付与し
ない。また、コメント付与手段２０は、ＨＤＬ逆構文解
析手段１９から出力されたＨＤＬ記述２Ｂ（ソース）に
コメントを付与する。

【００３０】ここで、上述したテンプレート５１〜５５
について、より詳細に説明する。言語変換規則テンプレ
ート５１における修正対象事項は、修正対象事項検出手
段１７が、処理中のＨＤＬ（例えばＶＨＤＬ）を異なる
種類の他のＨＤＬ（例えばＶerilog-ＨＤＬ）に変換し
た場合に他のＨＤＬの言語規約を満たさない箇所を、修
正対象事項に対応する箇所として検出するように定義さ
れている。また、制御情報テンプレート５１における修
正規則は、修正対象事項修正手段１８が、修正対象事項
検出手段１７によって検出された箇所を、他のＨＤＬの
言語規約を満たす記述に変換・修正するように定義され
ている。

【００３１】ここで、言語変換規則テンプレート５１
は、図３に示すような予約語テンプレート５１ａ，名前
テンプレート５１ｂ，名前生成ルール５１ｃおよび大文
字小文字ルール５１ｄを有している。予約語テンプレー
ト５１ａには、各種ＨＤＬごとに使用可能な予約語が登
録・定義され、名前テンプレート５１ｂには、各種ＨＤ
Ｌごとに使用可能な端子名やネット名が登録・定義され
ている。また、名前生成ルール５１ｃには、端子名やネ
ット名を修正する際に、ＨＤＬ記述に存在する文字列と
重複しないユニークな文字列を新たな端子名やネット名
として生成するための規則が定義されている。さらに、
大文字小文字ルール５１ｄには、各種ＨＤＬが、それぞ
れ、アルファベットの大文字と小文字を区別して使用す
るものであるか、もしくは、アルファベットの大文字と
小文字を区別しないで使用するものであるかが登録・定
義されている。

【００３２】図３を参照しながら後述するごとく、例え
ば、予約語テンプレート５１ａおよび名前テンプレート
５１ｂを用い、例えば、Ｖerilog-ＨＤＬによるＨＤＬ
記述中に、Ｖerilog-ＨＤＬでは端子名やネット名とし
て使用可能であるがＶＨＤＬでは予約語として使用され
る文字列が検出された場合、その文字列が、ＶＨＤＬに
よる記述を行なった場合に予約語に該当しないような、
新たな文字列に変換・修正される。その際、名前生成ル
ール５１ｃを用いて、ＨＤＬ記述に存在する文字列と重
複しないユニークな文字列が、新たな文字列として生成
されるようになっている。

【００３３】また、上述した大文字小文字ルール５１ｄ
（図３参照）によって処理中のＨＤＬがアルファベット
の大文字と小文字を区別して使用するものであると認識
された場合（例えばＶerilog-ＨＤＬ）、処理中のＨＤ
Ｌを、大文字と小文字を区別しないで使用する他のＨＤ
Ｌに変換する可能性を考慮し、修正対象事項検出手段１
７が、大文字と小文字を区別して記述された同一綴りの
一対の文字列のうちの一方を、修正対象事項に対応する
箇所として検出するように、言語変換規則テンプレート
５１における修正対象事項を定義してもよい。その際、
言語変換規則テンプレート５１における修正規則は、修
正対象事項修正手段１８が、上述の名前生成ルール５１
ｃに従って、ＨＤＬ記述中に存在する文字列の綴りと重
複しない綴りの新しい文字列を生成してから、修正対象
事項検出手段１７によって検出された一方の文字列を新
しい文字列に置換するように定義される。

【００３４】逆に、上述した大文字小文字ルール５１ｄ
（図３参照）によって処理中のＨＤＬがアルファベット
の大文字と小文字を区別しないで使用するものであると
認識された場合（例えばＶＨＤＬ）、処理中のＨＤＬ
を、大文字と小文字を区別して使用する他のＨＤＬに変
換する可能性を考慮し、修正対象事項検出手段１７が、
ＨＤＬ記述の文字列における大文字および小文字のうち
の一方を、修正対象事項に対応する箇所として検出する
ように、言語変換規則テンプレート５１における修正対
象事項を定義してもよい。その際、修正対象事項修正手
段１８が、修正対象事項検出手段１７によって検出され
た大文字または小文字をそれぞれ小文字または大文字に
変換するように、言語変換規則テンプレート５１におけ
る修正規則が定義される。なお、上述した言語変換規則
テンプレート５１を用いた具体的な修正動作について
は、図３を参照しながら後述する。

【００３５】使用禁止文字情報テンプレート５２におけ
る修正対象事項は、修正対象事項検出手段１７が、所定
の使用禁止文字を含む文字列を、修正対象事項に対応す
る箇所として検出するように定義されている。また、使
用禁止文字情報テンプレート５２における修正規則は、
修正対象事項修正手段１８が、ＨＤＬ記述に存在する文
字列と重複せず且つ所定の使用禁止文字を含まない新し
い文字列を生成してから、修正対象事項検出手段１７に
よって検出された使用禁止文字を含む文字列を新しい文
字列に置換するように定義されている。

【００３６】ここで、使用禁止文字情報テンプレート５
２は、図４に示すような使用禁止文字テンプレート５２
ａおよび名前生成ルール５２ｂを有している。使用禁止
文字テンプレート５２ａには、使用を禁止されている文
字列が定義・登録されており、修正対象事項検出手段１
７は、使用禁止文字テンプレート５２ａを参照して使用
禁止文字を含む文字列を、修正対象事項に対応する箇所
として検出するようになっている。また、名前生成ルー
ル５２ｂは、前述した名前生成ルール５１ｃと同様のも
ので、ＨＤＬ記述に存在する文字列と重複せず且つ所定
の使用禁止文字を含まないユニークな文字列を新たに生
成するための規則が定義されており、修正対象事項修正
手段１８は、名前生成ルール５２ｂに従って、上述した
新しい文字列を生成している。なお、上述した使用禁止
文字情報テンプレート５２を用いた具体的な修正動作に
ついては、図４を参照しながら後述する。

【００３７】階層情報テンプレート５３における修正対
象事項は、修正対象事項検出手段１７が、ＨＤＬ記述を
成す複数の階層において端子記述が不一致もしくは不統
一である箇所を、修正対象事項に対応する箇所として検
出するように定義されている。また、階層情報テンプレ
ート５３における修正規則は、修正対象事項修正手段１
８が、修正対象事項検出手段１７によって検出された箇
所における端子記述を、複数の階層の全てにおいて一致
または統一した記述に修正するように定義されている。

【００３８】なお、上述した階層情報テンプレート５３
を用いた具体的な修正動作については、図５〜図８を参
照しながら後述する。また、階層情報テンプレート５３
は、例えば、図５〜図８のそれぞれに示すような修正規
則５３ａ〜５３ｄを有している。これらの修正規則５３
ａ〜５３ｄの詳細については後述する。

【００３９】接続情報テンプレート５４の修正対象事項
は、修正対象事項検出手段１７が、信号代入記述の左辺
と右辺との関係が誤っている箇所を、修正対象事項に対
応する箇所として検出するように定義されている。ま
た、接続情報テンプレート５４の修正規則は、修正対象
事項修正手段１８が、修正対象事項検出手段１７によっ
て検出された箇所における信号代入記述の左辺と右辺と
の関係を修正するように定義されている。なお、上述し
た接続情報テンプレート５４を用いた具体的な修正動作
については後述する。

【００４０】非合成記述テンプレート５５の修正対象事
項は、修正対象事項検出手段１７が、論理合成ツールが
合成することのできない箇所（非合成記述箇所）を、修
正対象事項に対応する箇所として検出するように定義さ
れている。また、非合成記述テンプレート５５の修正規
則は、修正対象事項修正手段１８が修正対象事項検出手
段１７によって検出された箇所を削除するように、もし
くは、修正対象事項修正手段１８が、修正対象事項検出
手段１７によって検出された箇所に、当該箇所における
記述を論理合成ツールに無視させるためのディレクティ
ブを追加・記入するように、定義される。設計者は、非
合成記述箇所を削除する修正規則とディレクティブを追
加・記入する修正規則とのいずれか一方を選択して採用
することができるようになっている。

【００４１】なお、上述した非合成記述テンプレート５
５を用いた具体的な修正動作については、図９を参照し
ながら後述する。また、非合成記述テンプレート５５
は、図９に示すような修正規則５５ａを有している。こ
の修正規則５５ａの詳細については後述するが、図９に
示す修正規則５５ａは、ディレクティブを追加・記入す
るように定義されたものである。

【００４２】上述したＨＤＬ字句解析手段１１，ＨＤＬ
構文解析手段１２，構文的文法違反検出手段１３，構文
的文法違反修正手段１４，意味論的文法違反検出手段１
５，意味論的文法違反修正手段１６，修正対象事項検出
手段１７，修正対象事項修正手段１８，ＨＤＬ逆構文解
析手段１９およびコメント付与手段２０は、専用ソフト
ウェア（ＨＤＬ自動修正プログラム）によって実現され
る。

【００４３】このＨＤＬ自動修正プログラムは、例えば
フレキシブルディスク，ＣＤ−ＲＯＭ等のコンピュータ
読取可能な記録媒体に記録された形態で提供される。本
実施形態のＨＤＬ自動修正装置１は、ＣＰＵ，ＲＯＭ，
ＲＡＭなどから構成されたコンピュータ（図示省略）に
よって実現される。そして、ＲＯＭ等にＨＤＬ自動修正
プログラムを予め格納しておき、このＨＤＬ自動修正プ
ログラムを、ＣＰＵによって読み出し実行することによ
り、上述した各手段１１〜２０としての機能が実現され
る。

【００４４】なお、ＨＤＬ自動修正プログラムは、例え
ば磁気ディスク，光ディスク，光磁気ディスク等の記憶
装置（記録媒体）に記録しておき、その記憶装置から通
信経路を介してコンピュータに提供されてもよい。ま
た、テンプレート３０，４０，５１〜５５についての情
報は、設計者の手によりキーボード，マウス等を通じて
入力してもよいし、別途、記録媒体を通じて入力しても
よいし、上述したＨＤＬ自動修正プログラムに予め含め
た形で提供されてもよい。さらに、上述したデータベー
ス２１〜２４としては、上記ＲＡＭを用いてもよいし、
例えばフレキシブルディスク，ＣＤ−Ｒ，ＣＤ−ＲＷ等
の記録媒体を用いてもよい。

【００４５】〔２〕本発明の一実施形態の動作の説明 次に、上述のごとく構成された本実施形態のＨＤＬ自動
修正装置１の動作について、より具体的に説明する。ま
ず、本実施形態のＨＤＬ自動修正装置１による一連の自
動修正動作について簡単に説明する。

【００４６】修正対象のＨＤＬ記述（初期ＨＤＬ記述）
２Ａは、ＨＤＬ自動修正装置１に入力されると、まず、
ＨＤＬ字句解析手段１１によりトークンに分解され、ト
ークンデータベース２１に書き込まれる。このトークン
に基づいて、ＨＤＬ構文解析手段１２により、ＨＤＬ記
述２Ａの構文解析が行なわれ、ＨＤＬ記述２Ａが解析木
形式の記述に変換される。得られた解析木と、文法解析
テンプレート３０とに基づいて、構文的文法違反検出手
段１３により、ＨＤＬ記述２Ａにおける構文的文法違反
箇所が検出される。構文的文法違反箇所が検出された場
合、その構文的文法違反箇所は、構文的文法違反修正手
段１４により、文法解析テンプレート３０で定義された
規則に従って、正しい記述に修正される。その修正結果
は、ＨＤＬデータベース２２に書き込まれる。

【００４７】ついで、意味論的文法違反検出手段１５に
より、上述のごとく構文的文法違反箇所を修正されたＨ
ＤＬ記述２Ａの意味論解析が、ＨＤＬデータベース２２
のデータに基づいて行なわれ、ＨＤＬ記述２Ａにおける
代入文の右辺と左辺の変数の型が不一致になっている部
分が意味論的文法違反箇所として検出される。意味論的
文法違反箇所が検出された場合、意味論的文法違反修正
手段１６により、その意味論的文法違反箇所における代
入文の右辺に対して、型変換テンプレート４０に定義さ
れた型変換関数が適用される。これにより、意味論的文
法違反箇所が正しい記述に修正され、その修正結果がＨ
ＤＬデータベース２３に書き込まれる。

【００４８】さらに、修正対象事項検出手段１７によ
り、上述のごとく意味論的文法違反箇所を修正されたＨ
ＤＬ記述２Ａの中において、テンプレート５１〜５５の
それぞれで定義された修正対象事項に対応する箇所が検
出される。そのような箇所が検出された場合、修正対象
事項修正手段１８により、その箇所が、テンプレート５
１〜５５のそれぞれに定義された修正規則に従って修正
され、その修正結果がＨＤＬデータベース２４に書き込
まれる。

【００４９】以上のようにして各種修正を施されデータ
ベース２４に保持された、解析木形式のＨＤＬ記述は、
ＨＤＬ逆構文解析手段１９により、通常の記述形式に変
換され、修正後のＨＤＬ記述２Ｂとして出力される。そ
して、そのＨＤＬ記述２Ｂの修正箇所には、コメント付
与手段２０により、その修正に関するコメントが付与さ
れる。

【００５０】さて、次に、図２〜図９を参照しながら、
ＶＨＤＬやＶerilog-ＨＤＬによって記述されたＨＤＬ
記述を修正対象として、本実施形態のＨＤＬ自動修正装
置１が実際に行なう自動修正動作について説明する。こ
こでは、本発明の特徴的な部分である、意味論的文法違
反や修正対象事項と、それらに対する修正動作と、修正
結果に付与されるコメントとについて、具体的に説明す
る。

【００５１】〔２−１〕意味論的文法違反の修正動作に
ついて ＨＤＬ記述２Ａには、ＶＨＤＬのように代入文の右辺と
左辺の型が不一致の場合に文法違反となるものがある。
本実施形態では、そのような意味論的文法違反箇所を、
意味論的文法違反検出手段１５によって検出すると、型
変換テンプレート４０を用いて意味論的文法違反修正手
段１６により自動的に修正した上で、その修正内容が、
コメント付与手段２０により、ソース（修正後ＨＤＬ記
述２Ｂ）の修正箇所にコメントとして追加・記入され
る。

【００５２】例えば図２に示す初期ＨＤＬ記述（ＶＨＤ
Ｌによる記述）２Ａにおいては、入力変数“ａ”（右
辺）の型“std_ulogic”と、出力変数“ｂ”（左辺）の
型“bit”とは異なるものであるため、初期ＨＤＬ記述
２Ａ中の“ｂ<=ａ；”の箇所が、意味論的文法違反箇所
として検出される。上述のような型の不一致箇所は、意
味論的文法違反検出手段１５がＨＤＬデータベース２２
を検索することによって検出される。

【００５３】そして、意味論的文法違反修正手段１６
は、その箇所を修正するために必要な型変換パターン
（型変換規則，型変換関数）が型変換テンプレート４０
に存在するか否かをチェックする。ここで、型変換テン
プレート４０においては、左辺の変数の型が“bit”で
右辺の変数の型が“std_ulogic”である場合の型変換パ
ターン（型変換規則）“To_bit”が、ライブラリ“std_
logic_1164”によって提供・定義されている。

【００５４】従って、意味論的文法違反箇所“ｂ<=
ａ；”は、意味論的文法違反修正手段１６により、修正
後ＨＤＬ記述２Ｂにおいて、“ｂ<=To_bit(ａ)；”に自
動的に変換され修正される。さらに、その修正箇所“ｂ
<=To_bit(ａ)；”の後には、コメント付与手段２０によ
り、修正内容を示すコメント“--型変換”が付与され
る。なお、型変換テンプレート４０には、典型的な型変
換パターン（型変換規則，型変換関数）が予め定義され
ている。その型変換パターンの代表的なものを下記表１
に示す。また、必要に応じ、型変換関数が格納されてい
るライブラリとパッケージとを参照するためのlibrary
文とuse文の追加を自動的に行なってもよい。

【００５５】

【表１】

【００５６】〔２−２〕言語変換規則テンプレートを用
いた修正動作について ＨＤＬを用いて回路設計を行なった場合、システム間の
連係や設計フローの都合などにより、当初用いられてい
たＨＤＬから異なる種類の他のＨＤＬにＨＤＬ記述を変
換することがしばしばある。このとき、当然、ＨＤＬ記
述が現在のＨＤＬの言語規約を満たしていても他のＨＤ
Ｌの言語規約を満たさない場合がある。本実施形態のＨ
ＤＬ自動修正装置１では、上述のような変換の可能性を
考慮して（他言語に変換した場合に起こりうる文法エラ
ーを想定して）、他のＨＤＬに変換した時にも回路設計
上の問題（他言語に変換した場合の文法エラー）が生じ
ないように、予め他のＨＤＬの言語規約も満たすように
ＨＤＬ記述を自動修正している。

【００５７】つまり、実際に他言語へ変換するツールは
存在しているが、本実施形態では、他言語への変換処理
は行なわれないが、他言語へ変換されることを考慮した
他言語の言語規約チェックが行なわれ、そのチェック結
果に応じた自動修正が行なわれる。このように他言語で
の規約チェックを事前に行なうことで、設計者に負担を
かけることなく、複数種類のＨＤＬにおいて回路設計上
の問題を生じさせることのないＨＤＬ記述２Ｂを得るこ
とができる。従って、いつでも他言語への変換が可能と
なり、また実際に他言語に変換した場合にエラー修正の
手間を省くことができる。

【００５８】そこで、本実施形態のＨＤＬ自動修正装置
１における修正対象事項検出手段１７では、図３に示す
ように、言語変換規則テンプレート５１に含まれる予約
語テンプレート５１ａ，名前テンプレート５１ｂおよび
大文字小文字ルール５１ｄを読み込み、これらのテンプ
レート５１ａ，５１ｂや大文字小文字ルール５１ｄに違
反している箇所をチェックする。そして、違反箇所にお
ける記述は、名前生成ルール５１ｃに従って自動的に生
成された新たな記述（文字列）に変換される。また、他
言語へ変換した場合の言語規約違反だけではなく、混乱
を招きやすい記述に対しても、チェックおよび自動修正
を行なう。

【００５９】例えばＶerilog-ＨＤＬで記述されたＨＤ
Ｌ記述２Ａに対しては、構文的文法違反検出手段１３に
よってＶerilog-ＨＤＬの予約語チェックを行なうほ
か、修正対象事項検出手段１７によって、予約語テンプ
レート５１ａおよび名前テンプレート５１ｂを用いて、
他のＨＤＬ、例えばＶＨＤＬの予約語チェックが行なわ
れる。このとき、予約語テンプレート５１ａには、変換
可能性のある言語（ＨＤＬ）の予約語が全て定義・登録
されており、名前テンプレート５１ｂには、変換可能性
のある言語（ＨＤＬ）ごとに使用可能な端子名やネット
名が登録・定義されている。

【００６０】図３に具体的に示すＶerilog-ＨＤＬによ
るＨＤＬ記述２Ａにおいて、“in”や“out”は、Ｖeri
log-ＨＤＬでは端子名やネット名として使用可能である
が、ＶＨＤＬでは予約語となっているため、ＶＨＤＬで
は、“in”や“out”を端子名やネット名として使用す
ることは禁止されている。このように他言語に変換した
場合にエラーとなる記述“in”や“out”が、修正対象
事項検出手段１７により修正対象の箇所として検出され
ると、修正対象事項修正手段１８は、サフィックス，プ
レフィックス，連結子，追い番を記述した名前生成ルー
ル５１ｃを読み込み、そのルール５１ｃに従って、新た
な文字列（名前）として“in_1”や“out_1”をそれぞ
れ自動生成する。

【００６１】ここで生成された新たな文字列“in_1”や
“out_1”は、いずれも、ＨＤＬ記述２Ａに存在する文
字列と重複しないユニークな文字列であり、且つ、Ｖer
ilog-ＨＤＬやＶＨＤＬのいずれにおいても端子名やネ
ット名として使用可能なものである。そして、“in”や
“out”は、修正後ＨＤＬ記述２Ｂにおいて、それぞれ
“in_1”や“out_1”に自動的に置き換えられ、さら
に、その修正箇所の行末には、コメント付与手段２０に
より、修正コメント“//修正”が付与される。

【００６２】また、例えばＶerilog-ＨＤＬによるＨＤ
Ｌ記述２Ａにおいて、ネット名中の文字として“a _ _
b”（図３参照）や“$”を使用することは、Ｖerilog-
ＨＤＬの言語規約には違反していないが、ＶＨＤＬの言
語規約に違反している。そのため、ＨＤＬ記述２ＡをＶ
erilog-ＨＤＬからＶＨＤＬに変換した場合にエラーが
発生するものと予測されるので、修正対象事項修正手段
１８は、名前生成ルール５１ａに従って、上述と同様の
ユニークな文字列（名前）を自動生成し、他言語に変換
した場合、違反するであろうと判断した箇所を自動発生
名に変更する。図３において、ＨＤＬ記述２Ａの文字列
“a_ _b”は、修正後ＨＤＬ記述２Ｂでは、新たな文字
列“a_b”に自動的に置き換えられ、さらに、その修正
箇所の行末に、コメント付与手段２０により、修正コメ
ント“//修正”が付与される。

【００６３】さらに、Ｖerilog-ＨＤＬでは、アルファ
ベットの大文字と小文字を区別して使用するが、ＶＨＤ
Ｌでは、アルファベットの大文字と小文字を区別しない
で使用する。このため、Ｖerilog-ＨＤＬによるＨＤＬ
記述２Ａにおいて、大文字と小文字とが混在している場
合、そのＨＤＬ記述２ＡをＶerilog-ＨＤＬからＶＨＤ
Ｌに変換した場合、混乱を招いてしまう。図３に示すＨ
ＤＬ記述２Ａにおいて“ａ”と“Ａ”とは区別して使用
されているが、ＶＨＤＬでは、これらの文字“ａ”およ
び“Ａ”を区別することができず混乱を招くことにな
る。

【００６４】そこで、本実施形態のＨＤＬ自動修正装置
１では、Ｖerilog-ＨＤＬをＶＨＤＬに変換する可能性
を考慮し、修正対象事項検出手段１７によって、大文字
と小文字を区別して記述された同一綴りの一対の文字列
“Ａ”と“ａ”のうちの一方（ここでは“Ａ”）が、修
正対象事項に対応する箇所として検出され、さらに、修
正対象事項修正手段１８が、名前生成ルール５１ｃに従
って、上述と同様のユニークな文字列（名前）として例
えば“Ａ_1”を自動生成する。ここで生成された新たな
文字列は、ＨＤＬ記述中に存在する文字列の綴りと重複
しない綴りを有するものである。

【００６５】そして、ＨＤＬ記述２Ａの文字“Ａ”は、
修正後ＨＤＬ記述２Ｂにおいて、新たな文字列“Ａ_1”
に自動的に置き換えられ、さらに、その修正箇所の行末
に、コメント付与手段２０により、修正コメント“//修
正”が付与される。このように“Ａ”を“Ａ_1”に置き
換えることにより、Ｖerilog-ＨＤＬにおいてもＶＨＤ
Ｌにおいても、その名前を区別することが可能になる。

【００６６】逆に、アルファベットの大文字と小文字を
区別しないＶＨＤＬで記述されたＨＤＬ記述をチェック
する場合には、大文字と小文字を区別して使用するＶer
ilog-ＨＤＬに変換する可能性を考慮し、修正対象事項
検出手段１７によって、ＨＤＬ記述の文字列における大
文字および小文字のうちの一方が、修正対象事項に対応
する箇所として検出され、さらに、修正対象事項修正手
段１８が、検出された大文字または小文字をそれぞれ小
文字または大文字に自動的に変換する。即ち、ＶＨＤＬ
で記述されたＨＤＬ記述中の全ての文字を、小文字もし
くは大文字に統一する修正が行なわれる。

【００６７】ＶＨＤＬでは、例えば端子名“ｂ”と
“Ｂ”とを同一の端子名として取り扱うが、Ｖerilog-
ＨＤＬでは、これらの端子名“ｂ”と“Ｂ”とを異なる
端子名として取り扱うため、混乱を招くことになるが、
本実施形態のＨＤＬ自動修正装置１では、上述のごと
く、ＶＨＤＬによるＨＤＬ記述２Ａにおける文字が全て
小文字もしくは大文字に統一され、上述の端子名も全て
“ｂ”もしくは“Ｂ”に置き換えられる。従って、上述
のような混乱を招くこともなくなる。

【００６８】〔２−３〕使用禁止文字情報テンプレート
を用いた修正動作について ＨＤＬを用いて回路設計を行なう際には、複数人数で設
計を行なったり、ツールを使用して設計を行なったりす
る場合がある。このような場合、ＨＤＬ記述中の名前ル
ールが統一されていないことがしばしばある。そのた
め、従来、ツール間でインターフェイスする場合や他言
語に変換する場合を考慮し、手作業により名前の記述の
統一をはかっていた。

【００６９】これに対し、本実施形態のＨＤＬ自動修正
装置１の修正対象事項検出手段１７では、図４に示すよ
うに、使用禁止文字情報テンプレート５２に含まれる使
用禁止文字テンプレート５２ａを読み込み、使用禁止文
字テンプレート５２ａを用いて、ＨＤＬ記述２Ａの使用
禁止文字を使用している箇所をチェックする。そして、
モジュール名，外部端子名，インスタンス名，ネット
名，タイプ名，コンポーネント名，外部端子別名等にお
いて使用禁止文字が使用されていた場合、その使用禁止
文字を含む文字列（名前）は、名前生成ルール５２ｂに
従って自動的に生成された新たな名前（文字列）に変換
される。

【００７０】図４では、使用禁止文字として例えば
“＄”，“＆”を登録された使用禁止文字テンプレート
５２ａを用いることで、修正対象事項検出手段１７によ
り、入力Ｖerilog-ＨＤＬで記述されたＨＤＬ記述２Ａ
中で“＄”，“＆”が使用されている箇所があるかどう
かがチェックされる。このとき、図４に示す例では、イ
ンスタンス名として“＄”が修正対象箇所として検出さ
れ、修正対象事項修正手段１８が、名前生成ルール５２
ｂ（ここでは“prefix:Ｘ;”）に従って、ＨＤＬ記述２
Ａに存在する文字列と重複せず且つ所定の使用禁止文字
を含まない新しい文字列（名前）として、例えば“Ｘ
1”を自動生成する。

【００７１】そして、ＨＤＬ記述２Ａの文字“＄”は、
修正後ＨＤＬ記述２Ｂにおいて、新たな文字列“Ｘ1”
に自動的に置き換えられ、さらに、その修正箇所の行末
に、コメント付与手段２０により、修正コメント“//修
正”が付与される。これにより、例えば複数の設計者に
よりＨＤＬ記述２Ａを作成した場合に命名規則に違反す
る箇所が多数出現したとしても、設計者に負担をかける
ことなく、その違反箇所の名前（文字列）を容易かつ確
実に修正して命名規則に従ったＨＤＬ記述２Ｂを得るこ
とができる。

【００７２】〔２−４〕階層情報テンプレートを用いた
修正動作について ＨＤＬ記述２Ａが複数の階層から構成されている場合
（例えば図５参照）、各階層の端子定義記述とインスタ
ンス部における端子記述とが不一致（不統一）であるこ
とが多々ある。このような端子記述の不一致は、設計者
が文法違反の記述を行なって生じる場合や、設計者が文
法的には違反していないが回路として不適切な記述をし
てしまって生じる場合があり、これらの場合は、いずれ
もその不一致を解消することが望ましい。

【００７３】また、Ｖerilog-ＨＤＬは、端子記述等の
省略が許容される言語であるため、Ｖerilog-ＨＤＬに
よるＨＤＬ記述中には、上述のような端子記述の不一致
が多々ある。このような場合、上述のような不一致は回
路表現として間違いではないが、安全な運用のためにで
きるだけ不一致の無い明快な記述を行なった方が好まし
い。

【００７４】そこで、本実施形態のＨＤＬ自動修正装置
１では、 (1)全てのモジュールポート名（端子名）をインスタン
ス部に記述する（図５参照）。 (2)上位階層におけるビット幅の記述を、下位階層にお
けるビット幅の記述に合わせる（図６参照）。 (3)上位階層におけるコンポーネントポートの記述を下
位階層の記述に合わせる（図７参照）。 (4)インスタンス部におけるポート名（端子名）を、名
前対応もしくは位置対応で統一的に記述する（図８参
照）。 というルールを、それぞれ階層情報テンプレート５３に
おける修正規則５３ａ〜５３ｄとして定義する。

【００７５】このような修正規則５３ａ〜５３ｄに従っ
て、修正対象事項検出手段１７により、ＨＤＬ記述を成
す複数の階層において端子記述（ポート名記述）が不一
致もしくは不統一である箇所が、修正対象事項に対応す
る箇所として検出される。そして、修正対象事項修正手
段１８により、検出された箇所における端子記述が、言
語文法および修正規則５３ａ〜５３ｄを定義する制御情
報（階層情報テンプレート５３）に基づき、複数の階層
の全てにおいて一致または統一した記述に自動的に修正
される。

【００７６】階層構造をもつＶerilog-ＨＤＬによるＨ
ＤＬ記述２Ａでは、インスタンス部に、未使用の下位階
層端子名を記述する必要はない。しかし、Ｖerilog-Ｈ
ＤＬからＶＨＤＬへの変換を行なう場合や、端子が未使
用であることを明示したい場合には、下位階層の全ての
端子名を記述した方が都合が良いので、全ての端子名
（ポート名）をインスタンス部に記述するという修正規
則５３ａ（verilog instance port:adjust to module p
ort;）を、階層情報テンプレート５３に制御情報として
定義・登録する。

【００７７】図５に示すＨＤＬ記述２Ａでは、下位階層
において端子名としてs,t,u,vの４つが記述されている
が、上位階層では端子名ｖをもつ端子が使用されていな
いので、インスタンス部においてその端子名ｖの記述が
省略されている。このようなＨＤＬ記述２ＡをＨＤＬ自
動修正装置１に入力すると、ＨＤＬ記述２Ａのインスタ
ンス部における省略記述“ins(.s(a),.t(b),.u(c))”
が、修正後ＨＤＬ記述２Ｂにおいて、全端子名を有する
記述“ins(.s(a),.t(b),.u(c),.v())”に自動的に修正
され、さらに、その修正箇所の行末に、コメント付与手
段２０により、修正コメント“//修正”が付与される。
これにより、ＨＤＬ記述２Ａ中のインスタンス部の記述
が全端子名を有する記述に変更されるので、未使用の端
子を明示することができるほか、Ｖerilog-ＨＤＬから
ＶＨＤＬへの変換にも対応することができるようにな
る。

【００７８】図６に示すＶerilog-ＨＤＬによるＨＤＬ
記述２Ａでは、下位階層において出力ｕは２ビット［0:
1］であることが記述されているが、上位階層では出力
ｕに対応する出力ｃが１ビットであり、インスタンス部
において出力ｕのうちの未使用の１ビットの記述が省略
されている。

【００７９】このとき、ビット幅が不一致であった場合
に上位階層のインスタンス部を下位モジュールのビット
幅に合わせるという修正規則５３ｂ（bundle port:adju
st to lower module）を、階層情報テンプレート５３に
制御情報として定義・登録しておけば、図６に示すＨＤ
Ｌ記述２Ａは、インスタンス部における上位階層のビッ
ト幅の記述を下位階層のビット幅の記述に一致させたＨ
ＤＬ記述２Ｂに、自動的に修正され、さらに、その修正
箇所の行末に、コメント付与手段２０により修正コメン
ト“//修正”が付与される。これにより、上位階層にお
いて、出力ｕの２ビットのうち１ビットが空いているこ
とが明確化される。

【００８０】なお、図６に示す修正後ＨＤＬ記述２Ｂで
は、２ビットの信号ｄが新たに定義され〔wire［0:1］
d;〕、信号ｄの２ビットのうちの一方が信号ｃに割り当
てられるとともに〔assign c = d［0］;〕、信号ｄと出
力ｕとが対応付けられている〔ins(.s(a),.t(b),.u
(d))〕。

【００８１】階層構造をもつＶＨＤＬによるＨＤＬ記述
２Ａにおいては、上位階層のコンポーネントポートの記
述と下位階層のエンティティポートの記述とが不一致で
あるため、上下階層を一括して処理することが不可能に
なる場合がある。例えば図７に示すＨＤＬ記述２Ａで
は、下位階層においてエンティティポート名Ｖが記述さ
れているが、上位階層においてそのポート名Ｖをもつポ
ートが空き状態であるため、そのポート名Ｖの記述が省
略されている。

【００８２】このとき、上位階層のコンポーネントポー
トの記述を下位階層におけるエンティティポートの記述
に合わせるという修正規則５３ｃ（component port:com
plement to entity）を、階層情報テンプレート５３に
制御情報として定義・登録しておけば、図７に示すＨＤ
Ｌ記述２Ａにおける省略記述“port(S,T:in std_logic;
U:out std_logic”や“port map(S=>A,T=>B,U=>C)”
が、修正後ＨＤＬ記述２Ｂにおいて、それぞれ、下位階
層のエンティティポートの記述に一致させた記述“port
(S,T:in std_logic;U,V:out std_logic”や“port map
(S=>A,T=>B,U=>C,V=>OPEN)”に自動的に修正され、さら
に、その修正箇所の行末に、コメント付与手段２０によ
り修正コメント“//修正”が付与される。これにより、
上位階層において、ポート名Ｖをもつポートの存在とそ
のポートが空き状態であることとが明確化される。

【００８３】図８に示すＨＤＬ記述２Ａにおいて、Ｖer
ilog-ＨＤＬ（もしくはＶＨＤＬ）のポート位置対応記
述やポート名対応記述はいずれも文法的に適している
が、その記述を統一する必要性がある場合などには、イ
ンスタンス部におけるポート名（端子名）を名前対応も
しくは位置対応で統一的に記述するという修正規則５３
ｄ（port connection:name;）を、階層情報テンプレー
ト５３に制御情報として定義・登録する。

【００８４】例えば、初期ＨＤＬ記述２Ａが図８に示す
ごとくポート位置対応記述されており、修正規則５３ｄ
がポート名対応記述への修正を指示していた場合、ＨＤ
Ｌ記述２Ａにおける記述“test1 test1_ins(p,q);”
は、“test1 test1_ins(.a(p),.b(q));”に自動的に修
正され、さらに、その修正箇所の行末に、コメント付与
手段２０により修正コメント“//修正”が付与される。
これにより、インスタンス部におけるポート名（端子
名）が名前対応もしくは位置対応で統一的に記述され
る。

【００８５】以上のように、階層情報テンプレート５３
における修正対象事項や修正規則を適当に定義すること
により、ＨＤＬ記述２Ａを成す複数の階層において端子
記述が不一致もしくは不統一である箇所が、一致または
統一した記述になるように自動修正される。従って、従
来、フロントエンド（言語処理系）ではなくバックエン
ド（論理合成ツールや検証ツール）でないと検出できな
かった不適切な記述箇所が早期に発見されて自動修正さ
れるので、設計工程での手戻りの発生を確実に抑止する
ことができる。

【００８６】〔２−５〕接続情報テンプレートを用いた
修正動作について ＨＤＬにおける信号代入記述は、ＲＴＬ（Register Tra
nsfer Level）記述では動作仕様の基本であるので、左
辺と右辺とを間違う可能性は低い。しかし、構造記述部
分では、単純であるが大量の記述が行なわれる場合があ
るので、左辺と右辺とを間違って記述することも有りう
る。一般に、ＨＤＬではポート（端子）と信号代入とに
関する文法が存在しており、特に、ＶＨＤＬでは、５種
類のポートin，out，inout，buffer，linkageに対して
以下のように使用法が規定されているので、規則を、信
号代入記述の左辺と右辺とへの記述可能性として表記す
ることが可能である。

【００８７】 in かならず右辺でなければならない out かならず左辺でなければならない inout 左辺，右辺のどちらでもよい buffer 左辺，右辺のどちらでもよい linkage 左辺，右辺のどちらでもよい

【００８８】同様に、Ｖerilog-ＨＤＬでは、３種類の
ポートinput，output，inoutに対して以下のように使用
法が規定されている。 input かならず右辺でなければならない output かならず左辺でなければならない inout 左辺，右辺のどちらでもよい

【００８９】本実施形態のＨＤＬ自動修正装置１では、
上述のような使用規則を、接続情報テンプレート５４に
含まれる修正規則として適用することで、修正対象事項
検出手段１７により、信号代入記述の左辺と右辺との関
係が誤っている箇所が、修正対象事項に対応する箇所と
して検出され、さらに、修正対象事項修正手段１８によ
り、検出された箇所における信号代入記述の左辺と右辺
との関係が、上記修正規則（使用規則）に従って自動的
に修正される。

【００９０】例えば、ＶＨＤＬによる初期ＨＤＬ記述２
Ａに、以下のような信号代入記述があった場合、文法違
反ではないが、出力端子の信号ｂが入力端子ａに代入さ
れるのは不適切である。 module test(a,b); input a; output b; assign a=b; endmodule

【００９１】このとき、以下のような修正規則を接続情
報テンプレート５４に定義・登録する。 input : right ＃input端子は右辺でなければならない output: left ＃output端子は左辺でなければならない inout: both ＃inout端子は両辺どちらでもよい

【００９２】これにより、ＨＤＬ記述２Ａ内に存在する
信号代入記述の各々について左辺と右辺との妥当性を確
認し、逆の記述があった場合、ＨＤＬ記述２Ａを自動的
に修正し、修正済みのＨＤＬ記述２Ｂを生成・出力する
ことができる。なお、その修正箇所の行末には、コメン
ト付与手段２０により修正コメント“//修正”が付与さ
れる。

【００９３】修正後のＨＤＬ記述２Ｂは以下のようにな
る。 module test(a,b); input a; output b; assign b=a;//修正 endmodule

【００９４】以上のように接続情報テンプレート５４に
おける修正対象事項や修正規則を適当に定義することに
より、信号代入記述の左辺と右辺との関係が誤っている
箇所を正しい関係に自動修正することができる。また、
ＨＤＬの言語種類によって修正規則を使い分けること
で、それぞれの言語仕様に応じた修正を自動的に行なう
ことが可能になる。

【００９５】〔２−６〕非合成記述テンプレートを用い
た修正動作について 論理合成したいＨＤＬ記述においては、論理検証時に使
用した論理合成不能な波形観測用シミュレーション記述
等がコメントアウトされずに残っている場合が多々あ
る。

【００９６】そこで、本実施形態のＨＤＬ自動修正装置
１では、非合成記述テンプレート５５に含まれる修正規
則５５ａ（図９参照）において、論理合成不能な波形観
測用シミュレーション記述文を全て列挙するとともに、
その記述文を削除するか、もしくは、その記述文を論理
合成ツールに無視させるためのディレクティブを追加・
記入するかを指定する。なお、ディレクティブは、該当
記述文の前後を囲むように記述され、このようにディレ
クティブで囲まれた記述文は、論理合成ツールによって
無視され論理合成対象外の記述として取り扱われる。な
お、該当記述文を削除するかディレクティブで囲むかは
設計者によって適宜選択される。

【００９７】例えば図９では、非合成記述テンプレート
５５に含まれる修正規則５５ａにおいて、論理合成不能
な波形観測用シミュレーション記述文として“initial
文”と“$monitor()”とが列挙され、これらの記述文を
“synthesis on/off directive”で囲むように指定され
ている。

【００９８】図９に具体的に示すＨＤＬ記述２Ａにおい
て、“initial o = 1’b0;”と“$monitor(o);”とが論
理合成不能な波形観測用シミュレーション記述文であ
り、これらの記述文が修正対象事項検出手段１７により
検出される。そして、修正対象事項修正手段１８によ
り、その記述文の前後に“synthesis on/off directiv
e”が自動的に追加・記入され（図９の修正後ＨＤＬ記
述２Ｂ参照）、さらに、その追加・記入箇所（修正箇
所）の行末に、コメント付与手段２０により修正コメン
ト“//修正”が付与される。

【００９９】これにより、ＨＤＬ記述２Ａにおいて、例
えば、論理検証時に使用した論理合成不能な波形観測用
シミュレーション記述文“initial o = 1’b0;”や“$m
onitor(o);”がコメントアウトされずに残っていたとし
ても、このような記述文が論理合成ツールにおいて問題
（エラー）を引き起こすことがなくなる。従って、上述
のような記述文を設計者が手作業により削除するといっ
た作業が不要になり、設計者にかかる負担を大幅に削減
することができる。

【０１００】〔３〕本発明の一実施形態の効果の説明 このように、本発明の一実施形態としてのＨＤＬ自動修
正装置１によれば、初期ＨＤＬ記述２Ａに存在する不適
切な記述を検査することが可能となり、さらに修正を施
されたＨＤＬ記述２Ｂが生成されるので、高品質のＨＤ
Ｌ記述２Ｂを得ることができる。

【０１０１】特に、本実施形態では、重度の意味論的文
法違反が自動修正され且つその修正箇所が明確化される
ので、設計者にかかる負担が大幅に軽減されるととも
に、高品質のＨＤＬ記述２Ｂを得ることができる。ま
た、文法違反ではないが回路設計上考慮すべき箇所（修
正対象事項に対応する箇所）が適切な記述に自動修正さ
れ且つその修正箇所が明確化されるので、設計者にかか
る負担が大幅に軽減されるとともに、より高品質のＨＤ
Ｌ記述２Ｂを得ることができる。

【０１０２】さらに、テンプレート５１〜５５における
修正対象事項や修正規則を適当に定義することにより、
回路設計上考慮すべき箇所（不適切な記述）や設計者の
単純ミスを早期に発見して確実に自動修正することがで
きるので、設計工程での手戻りの発生を確実に抑止する
ことが可能になる。不適切な記述は多くの場合、設計者
の設計意図とは異なる回路の機能や構造を表現している
ので、後続の論理検証や回路実装の工程になって誤りが
発見され修正作業が発生するが、本実施形態のＨＤＬ自
動修正装置１を用いて、不適切な記述をＨＤＬ記述の作
成時に修正することにより、無駄な修正作業を発生させ
ずに済む。

【０１０３】一方、修正に関するコメント（注意書き）
を修正箇所に付与することにより、修正箇所が明確化さ
れ、設計者は、ＨＤＬ記述２Ｂのどこをどのように修正
したかを容易に視認することができる。従って、設計者
は、自動修正結果が意図するものかどうか、即ち適正な
修正が行なわれたか否かの確認作業を容易かつ確実に行
なえ、設計者にかかる負担が大幅に削減される。

【０１０４】また、修正後ＨＤＬ記述２Ｂに付与された
修正コメントにより、ＨＤＬによって回路設計情報を記
述する際に、どのような箇所において、修正が必要な記
述をする可能性があるかを設計者に把握させることがで
きるので、設計者に対する教育的効果も得られる。

【０１０５】〔４〕その他 なお、本発明は上述した実施形態に限定されるものでは
なく、本発明の趣旨を逸脱しない範囲で種々変形して実
施することができる。例えば、上述した実施形態では、
ＨＤＬがＶＨＤＬやＶerilog-ＨＤＬである場合につい
て説明したが、本発明は、これらのＶerilog-ＨＤＬや
ＶＨＤＬ以外の言語にも適用可能であり、その場合も上
述と同様の作用効果が得られ、回路設計分野やソフトウ
ェア開発分野における効率化・負担削減に大きく寄与す
るものである。

【０１０６】〔５〕付記 （付記１） ハードウェア記述言語（以下、ＨＤＬとい
う）によって記述された回路設計情報（以下、ＨＤＬ記
述という）を自動的に修正する装置であって、修正対象
のＨＤＬ記述の字句解析を行なうＨＤＬ字句解析手段
と、該ＨＤＬ字句解析手段による解析結果に基づいて該
ＨＤＬ記述の構文解析を行ない、該ＨＤＬ記述を解析木
形式の記述に変換するＨＤＬ構文解析手段と、該ＨＤＬ
構文解析手段による解析結果に基づいて該ＨＤＬ記述の
意味論解析を行ない、該ＨＤＬ記述における代入文の右
辺と左辺の変数の型が不一致になっている部分を意味論
的文法違反箇所として検出する意味論的文法違反検出手
段と、前記代入文の右辺の変数の型を左辺の変数の型に
変換する型変換関数を、型変換規則として定義する型変
換テンプレートと、該意味論的文法違反検出手段によっ
て該意味論的文法違反箇所とみなされた代入文の右辺に
対して、該型変換テンプレートに定義された該型変換関
数を適用することにより、該意味論的文法違反箇所を正
しい記述に修正する意味論的文法違反修正手段と、該意
味論的文法違反修正手段による修正を施された該ＨＤＬ
記述の逆構文解析を行ない、該ＨＤＬ記述を前記解析木
形式の記述から通常の記述形式に変換するＨＤＬ逆構文
解析手段と、該意味論的文法違反修正手段によって修正
を施された箇所に、該修正に関するコメントを付与する
コメント付与手段とをそなえて構成されたことを特徴と
する、ＨＤＬ自動修正装置。

【０１０７】（付記２） 文法違反ではないが回路設計
上考慮すべき修正対象事項、および、該修正対象事項に
対応する箇所の修正規則を定義する制御情報テンプレー
トと、該ＨＤＬ構文解析手段による解析結果に基づき、
該ＨＤＬ記述において、該修正対象事項に対応する箇所
を検出する修正対象事項検出手段と、該修正対象事項検
出手段によって検出された箇所を、該制御情報テンプレ
ートに定義された該修正規則に従って修正する修正対象
事項修正手段とをさらにそなえ、該ＨＤＬ逆構文解析手
段が、該意味論的文法違反修正手段および該修正対象事
項修正手段による修正を施された該ＨＤＬ記述の逆構文
解析を行なうとともに、該コメント付与手段が、該意味
論的文法違反修正手段および該修正対象事項修正手段に
よって修正を施された箇所に、該コメントを付与するこ
とを特徴とする、付記１記載のＨＤＬ自動修正装置。

【０１０８】（付記３） ハードウェア記述言語（以
下、ＨＤＬという）によって記述された回路設計情報
（以下、ＨＤＬ記述という）を自動的に修正する装置で
あって、修正対象のＨＤＬ記述の字句解析を行なうＨＤ
Ｌ字句解析手段と、該ＨＤＬ字句解析手段による解析結
果に基づいて該ＨＤＬ記述の構文解析を行ない、該ＨＤ
Ｌ記述を解析木形式の記述に変換するＨＤＬ構文解析手
段と、文法違反ではないが回路設計上考慮すべき修正対
象事項、および、該修正対象事項に対応する箇所の修正
規則を定義する制御情報テンプレートと、該ＨＤＬ構文
解析手段による解析結果に基づき、該ＨＤＬ記述におい
て、該修正対象事項に対応する箇所を検出する修正対象
事項検出手段と、該修正対象事項検出手段によって検出
された箇所を、該制御情報テンプレートに定義された該
修正規則に従って修正する修正対象事項修正手段と、該
修正対象事項修正手段による修正を施された該ＨＤＬ記
述の逆構文解析を行ない、該ＨＤＬ記述を前記解析木形
式の記述から通常の記述形式に変換するＨＤＬ逆構文解
析手段と、該修正対象事項修正手段によって修正を施さ
れた箇所に、該修正に関するコメントを付与するコメン
ト付与手段とをそなえて構成されたことを特徴とする、
ＨＤＬ自動修正装置。

【０１０９】（付記４） 該修正対象事項検出手段が、
処理中の該ＨＤＬを異なる種類の他のＨＤＬに変換した
場合に該他のＨＤＬの言語規約を満たさない箇所を、該
修正対象事項に対応する箇所として検出するように、該
制御情報テンプレートにおける該修正対象事項が定義さ
れるとともに、該修正対象事項修正手段が、該修正対象
事項検出手段によって検出された箇所を、該他のＨＤＬ
の言語規約を満たす記述に変換・修正するように、該制
御情報テンプレートにおける該修正規則が定義されるこ
とを特徴とする、付記２または付記３に記載のＨＤＬ自
動修正装置。

【０１１０】（付記５） 処理中の該ＨＤＬがアルファ
ベットの大文字と小文字を区別して使用するものである
場合、処理中の該ＨＤＬを、大文字と小文字を区別しな
いで使用する他のＨＤＬに変換する可能性を考慮し、該
修正対象事項検出手段が、大文字と小文字を区別して記
述された同一綴りの一対の文字列のうちの一方を、該修
正対象事項に対応する箇所として検出するように、該制
御情報テンプレートにおける該修正対象事項が定義され
るとともに、該修正対象事項修正手段が、該ＨＤＬ記述
中に存在する文字列の綴りと重複しない綴りの新しい文
字列を生成してから、該修正対象事項検出手段によって
検出された該一方の文字列を該新しい文字列に置換する
ように、該制御情報テンプレートにおける該修正規則が
定義されることを特徴とする、付記４記載のＨＤＬ自動
修正装置。

【０１１１】（付記６） 処理中の該ＨＤＬがアルファ
ベットの大文字と小文字を区別しないで使用するもので
ある場合、処理中の該ＨＤＬを、大文字と小文字を区別
して使用する他のＨＤＬに変換する可能性を考慮し、該
修正対象事項検出手段が、該ＨＤＬ記述の文字列におけ
る大文字および小文字のうちの一方を、該修正対象事項
に対応する箇所として検出するように、該制御情報テン
プレートにおける該修正対象事項が定義されるととも
に、該修正対象事項修正手段が、該修正対象事項検出手
段によって検出された大文字または小文字をそれぞれ小
文字または大文字に変換するように、該制御情報テンプ
レートにおける該修正規則が定義されることを特徴とす
る、付記４記載のＨＤＬ自動修正装置。

【０１１２】（付記７） 該修正対象事項検出手段が、
所定の使用禁止文字を含む文字列を、該修正対象事項に
対応する箇所として検出するように、該制御情報テンプ
レートにおける該修正対象事項が定義されるとともに、
該修正対象事項修正手段が、該ＨＤＬ記述に存在する文
字列と重複せず且つ該所定の使用禁止文字を含まない新
しい文字列を生成してから、該修正対象事項検出手段に
よって検出された該使用禁止文字を含む文字列を該新し
い文字列に置換するように、該制御情報テンプレートに
おける該修正規則が定義されることを特徴とする、付記
２〜付記６のいずれか一つに記載のＨＤＬ自動修正装
置。

【０１１３】（付記８） 該修正対象事項検出手段が、
該ＨＤＬ記述を成す複数の階層において端子記述が不一
致もしくは不統一である箇所を、該修正対象事項に対応
する箇所として検出するように、該制御情報テンプレー
トにおける該修正対象事項が定義されるとともに、該修
正対象事項修正手段が、該修正対象事項検出手段によっ
て検出された箇所における該端子記述を、該複数の階層
の全てにおいて一致または統一した記述に修正するよう
に、該制御情報テンプレートにおける該修正規則が定義
されることを特徴とする、付記２〜付記７のいずれか一
つに記載のＨＤＬ自動修正装置。

【０１１４】（付記９） 該修正対象事項検出手段が、
信号代入記述の左辺と右辺との関係が誤っている箇所
を、該修正対象事項に対応する箇所として検出するよう
に、該制御情報テンプレートにおける該修正対象事項が
定義されるとともに、該修正対象事項修正手段が、該修
正対象事項検出手段によって検出された箇所における該
信号代入記述の左辺と右辺との関係を修正するように、
該制御情報テンプレートにおける該修正規則が定義され
ることを特徴とする、付記２〜付記８のいずれか一つに
記載のＨＤＬ自動修正装置。

【０１１５】（付記１０） 該修正対象事項検出手段
が、論理合成ツールが合成することのできない箇所を、
該修正対象事項に対応する箇所として検出するように、
該制御情報テンプレートにおける該修正対象事項が定義
されるとともに、該修正対象事項修正手段が、該修正対
象事項検出手段によって検出された箇所を削除するよう
に、該制御情報テンプレートにおける該修正規則が定義
されることを特徴とする、付記２〜付記９のいずれか一
つに記載のＨＤＬ自動修正装置。

【０１１６】（付記１１） 該修正対象事項検出手段
が、論理合成ツールが合成することのできない箇所を、
該修正対象事項に対応する箇所として検出するように、
該制御情報テンプレートにおける該修正対象事項が定義
されるとともに、該修正対象事項修正手段が、該修正対
象事項検出手段によって検出された箇所に、当該箇所に
おける記述を該論理合成ツールに無視させるためのディ
レクティブを追加・記入するように、該制御情報テンプ
レートにおける該修正規則が定義されることを特徴とす
る、付記２〜付記９のいずれか一つに記載のＨＤＬ自動
修正装置。

【０１１７】（付記１２） ハードウェア記述言語（以
下、ＨＤＬという）によって記述された回路設計情報
（以下、ＨＤＬ記述という）を、コンピュータに自動修
正させるためのＨＤＬ自動修正プログラムであって、修
正対象のＨＤＬ記述の字句解析を行なうＨＤＬ字句解析
手段、該ＨＤＬ字句解析手段による解析結果に基づいて
該ＨＤＬ記述の構文解析を行ない、該ＨＤＬ記述を解析
木形式の記述に変換するＨＤＬ構文解析手段、該ＨＤＬ
構文解析手段による解析結果に基づいて該ＨＤＬ記述の
意味論解析を行ない、該ＨＤＬ記述における代入文の右
辺と左辺の変数の型が不一致になっている部分を意味論
的文法違反箇所として検出する意味論的文法違反検出手
段、該意味論的文法違反検出手段によって該意味論的文
法違反箇所とみなされた代入文の右辺に対して、前記代
入文の右辺の変数の型を左辺の変数の型に変換する型変
換関数を適用することにより、該意味論的文法違反箇所
を正しい記述に修正する意味論的文法違反修正手段、該
意味論的文法違反修正手段による修正を施された該ＨＤ
Ｌ記述の逆構文解析を行ない、該ＨＤＬ記述を前記解析
木形式の記述から通常の記述形式に変換するＨＤＬ逆構
文解析手段、および、該意味論的文法違反修正手段によ
って修正を施された箇所に、該修正に関するコメントを
付与するコメント付与手段として、該コンピュータを機
能させることを特徴とする、ＨＤＬ自動修正プログラ
ム。

【０１１８】（付記１３） 該ＨＤＬ構文解析手段によ
る解析結果に基づき、該ＨＤＬ記述において、文法違反
ではないが回路設計上考慮すべき修正対象事項に対応す
る箇所を検出する修正対象事項検出手段、および、該修
正対象事項検出手段によって検出された箇所を、予め定
義された該修正対象事項に対応する箇所の修正規則に従
って修正する修正対象事項修正手段として、該コンピュ
ータをさらに機能させ、該ＨＤＬ逆構文解析手段に、該
意味論的文法違反修正手段および該修正対象事項修正手
段による修正を施された該ＨＤＬ記述の逆構文解析を行
なわせるとともに、該コメント付与手段に、該意味論的
文法違反修正手段および該修正対象事項修正手段によっ
て修正を施された箇所に、該コメントを付与させること
を特徴とする、付記１２記載のＨＤＬ自動修正プログラ
ム。

【０１１９】（付記１４） ハードウェア記述言語（以
下、ＨＤＬという）によって記述された回路設計情報
（以下、ＨＤＬ記述という）を、コンピュータに自動修
正させるためのＨＤＬ自動修正プログラムであって、修
正対象のＨＤＬ記述の字句解析を行なうＨＤＬ字句解析
手段、該ＨＤＬ字句解析手段による解析結果に基づいて
該ＨＤＬ記述の構文解析を行ない、該ＨＤＬ記述を解析
木形式の記述に変換するＨＤＬ構文解析手段、該ＨＤＬ
構文解析手段による解析結果に基づき、該ＨＤＬ記述に
おいて、文法違反ではないが回路設計上考慮すべき修正
対象事項に対応する箇所を検出する修正対象事項検出手
段、該修正対象事項検出手段によって検出された箇所
を、予め定義された該修正対象事項に対応する箇所の修
正規則に従って修正する修正対象事項修正手段、該修正
対象事項修正手段による修正を施された該ＨＤＬ記述の
逆構文解析を行ない、該ＨＤＬ記述を前記解析木形式の
記述から通常の記述形式に変換するＨＤＬ逆構文解析手
段、および、該修正対象事項修正手段によって修正を施
された箇所に、該修正に関するコメントを付与するコメ
ント付与手段として、該コンピュータを機能させること
を特徴とする、ＨＤＬ自動修正プログラム。

【０１２０】（付記１５） ハードウェア記述言語（以
下、ＨＤＬという）によって記述された回路設計情報
（以下、ＨＤＬ記述という）を、コンピュータに自動修
正させるためのＨＤＬ自動修正プログラムを記録したコ
ンピュータ読取可能な記録媒体であって、該ＨＤＬ自動
修正プログラムが、修正対象のＨＤＬ記述の字句解析を
行なうＨＤＬ字句解析手段、該ＨＤＬ字句解析手段によ
る解析結果に基づいて該ＨＤＬ記述の構文解析を行な
い、該ＨＤＬ記述を解析木形式の記述に変換するＨＤＬ
構文解析手段、該ＨＤＬ構文解析手段による解析結果に
基づいて該ＨＤＬ記述の意味論解析を行ない、該ＨＤＬ
記述における代入文の右辺と左辺の変数の型が不一致に
なっている部分を意味論的文法違反箇所として検出する
意味論的文法違反検出手段、を、型変換規則として定義
する型変換テンプレート、該意味論的文法違反検出手段
によって該意味論的文法違反箇所とみなされた代入文の
右辺に対して、前記代入文の右辺の変数の型を左辺の変
数の型に変換する型変換関数を適用することにより、該
意味論的文法違反箇所を正しい記述に修正する意味論的
文法違反修正手段、該意味論的文法違反修正手段による
修正を施された該ＨＤＬ記述の逆構文解析を行ない、該
ＨＤＬ記述を前記解析木形式の記述から通常の記述形式
に変換するＨＤＬ逆構文解析手段、および、該意味論的
文法違反修正手段によって修正を施された箇所に、該修
正に関するコメントを付与するコメント付与手段とし
て、該コンピュータを機能させることを特徴とする、Ｈ
ＤＬ自動修正プログラムを記録したコンピュータ読取可
能な記録媒体。

【０１２１】（付記１６） 該ＨＤＬ自動修正プログラ
ムが、該ＨＤＬ構文解析手段による解析結果に基づき、
該ＨＤＬ記述において、文法違反ではないが回路設計上
考慮すべき修正対象事項に対応する箇所を検出する修正
対象事項検出手段、および、該修正対象事項検出手段に
よって検出された箇所を、予め定義された該修正対象事
項に対応する箇所の修正規則に従って修正する修正対象
事項修正手段として、該コンピュータをさらに機能さ
せ、該ＨＤＬ逆構文解析手段に、該意味論的文法違反修
正手段および該修正対象事項修正手段による修正を施さ
れた該ＨＤＬ記述の逆構文解析を行なわせるとともに、
該コメント付与手段に、該意味論的文法違反修正手段お
よび該修正対象事項修正手段によって修正を施された箇
所に、該コメントを付与させることを特徴とする、付記
１５記載のＨＤＬ自動修正プログラムを記録したコンピ
ュータ読取可能な記録媒体。

【０１２２】（付記１７） ハードウェア記述言語（以
下、ＨＤＬという）によって記述された回路設計情報
（以下、ＨＤＬ記述という）を、コンピュータに自動修
正させるためのＨＤＬ自動修正プログラムを記録したコ
ンピュータ読取可能な記録媒体であって、該ＨＤＬ自動
修正プログラムが、修正対象のＨＤＬ記述の字句解析を
行なうＨＤＬ字句解析手段、該ＨＤＬ字句解析手段によ
る解析結果に基づいて該ＨＤＬ記述の構文解析を行な
い、該ＨＤＬ記述を解析木形式の記述に変換するＨＤＬ
構文解析手段、該ＨＤＬ構文解析手段による解析結果に
基づき、該ＨＤＬ記述において、文法違反ではないが回
路設計上考慮すべき修正対象事項に対応する箇所を検出
する修正対象事項検出手段、該修正対象事項検出手段に
よって検出された箇所を、予め定義された該修正対象事
項に対応する箇所の修正規則に従って修正する修正対象
事項修正手段、該修正対象事項修正手段による修正を施
された該ＨＤＬ記述の逆構文解析を行ない、該ＨＤＬ記
述を前記解析木形式の記述から通常の記述形式に変換す
るＨＤＬ逆構文解析手段、および、該修正対象事項修正
手段によって修正を施された箇所に、該修正に関するコ
メントを付与するコメント付与手段として、該コンピュ
ータを機能させることを特徴とする、ＨＤＬ自動修正プ
ログラムを記録したコンピュータ読取可能な記録媒体。

【０１２３】

【発明の効果】以上詳述したように、本発明のＨＤＬ自
動修正装置（請求項１〜３）およびＨＤＬ自動修正プロ
グラム（請求項４）並びに同プログラムを記録したコン
ピュータ読取可能な記録媒体（請求項５）によれば、以
下のような効果ないし利点を得ることができる。 （１）重度の意味論的文法違反が自動修正され且つその
修正箇所が明確化されるので、設計者にかかる負担が大
幅に軽減されるとともに、高品質のＨＤＬ記述を得るこ
とができる（請求項１，４，５）。

【０１２４】（２）文法違反ではないが回路設計上考慮
すべき箇所が適切な記述に自動修正され且つその修正箇
所が明確化されるので、設計者にかかる負担が大幅に軽
減されるとともに、高品質のＨＤＬ記述を得ることがで
きる（請求項２，３）。 （３）制御情報テンプレートにおける修正対象事項や修
正規則を適当に定義することにより、回路設計上考慮す
べき箇所（不適切な記述）や設計者の単純ミスを早期に
発見して確実に自動修正することができるので、設計工
程での手戻りの発生を確実に抑止することが可能になる
（請求項２，３）。

【０１２５】（４）修正に関するコメントを修正箇所に
付与することにより、設計者は、ＨＤＬ記述のどこをど
のように修正したかを容易に視認することができる。従
って、設計者は、自動修正結果が意図するものかどう
か、即ち適正な修正が行なわれたか否かの確認作業を容
易かつ確実に行なえ、設計者にかかる負担が大幅に削減
される（請求項１〜５）。

【０１２６】（５）修正に関するコメントを修正箇所に
付与することにより、ＨＤＬによって回路設計情報を記
述する際に、どのような箇所において、修正が必要な記
述をする可能性があるかを設計者に把握させることがで
き、設計者に対する教育的効果も得られる（請求項１〜
５）。

【０１２７】（６）制御情報テンプレートにおける修正
対象事項や修正規則を適当に定義することにより、ＨＤ
Ｌ記述を処理中のＨＤＬから他のＨＤＬに変換する可能
性がある場合、他のＨＤＬに変換した時に回路設計上の
問題が生じないように、予め他のＨＤＬの言語規約も満
たすようにＨＤＬ記述を自動修正することができる。従
って、設計者に負担をかけることなく、複数種類のＨＤ
Ｌにおいて回路設計上の問題を生じさせることのないＨ
ＤＬ記述を得ることができる。

【０１２８】（７）制御情報テンプレートにおける修正
対象事項や修正規則を適当に定義することにより、使用
禁止文字を含む文字列が、ＨＤＬ記述に存在する文字列
と重複せず且つ使用禁止文字を含まない新しい文字列に
自動修正される。従って、例えば複数の設計者によりＨ
ＤＬ記述を作成した場合に命名規則に違反する箇所が多
数出現したとしても、設計者に負担をかけることなく、
その違反箇所の名前（文字列）を容易かつ確実に修正し
て命名規則に従ったＨＤＬ記述を得ることができる。

【０１２９】（８）制御情報テンプレートにおける修正
対象事項や修正規則を適当に定義することにより、ＨＤ
Ｌ記述を成す複数の階層において端子記述が不一致もし
くは不統一である箇所が、一致または統一した記述にな
るように自動修正される。従って、従来、フロントエン
ド（言語処理系）ではなくバックエンド（論理合成ツー
ルや検証ツール）でないと検出できなかった不適切な記
述箇所が早期に発見されて自動修正されるので、設計工
程での手戻りの発生を確実に抑止することができる。

【０１３０】（９）制御情報テンプレートにおける修正
対象事項や修正規則を適当に定義することにより、信号
代入記述の左辺と右辺との関係が誤っている箇所を正し
い関係に自動修正することができる。

【０１３１】（１０）制御情報テンプレートにおける修
正対象事項や修正規則を適当に定義することにより、論
理合成ツールが合成することのできない箇所を自動的に
削除したり、その箇所における記述を論理合成ツールに
無視させるためのディレクティブを自動的に追加・記入
したりすることができる。これにより、ＨＤＬ記述にお
いて、例えば、論理検証時に使用した論理合成不能な波
形観測用シミュレーション記述等がコメントアウトされ
ずに残っていたとしても、このような記述が論理合成ツ
ールにおいて問題を引き起こすことがなくなる。従っ
て、上述のような記述を設計者が手作業により削除する
といった作業が不要になり、設計者にかかる負担を大幅
に削減することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態としてのＨＤＬ自動修正装
置の構成を示すブロック図である。

【図２】本実施形態の動作を説明するための図である。

【図３】本実施形態の動作を説明するための図である。

【図４】本実施形態の動作を説明するための図である。

【図５】本実施形態の動作を説明するための図である。

【図６】本実施形態の動作を説明するための図である。

【図７】本実施形態の動作を説明するための図である。

【図８】本実施形態の動作を説明するための図である。

【図９】本実施形態の動作を説明するための図である。

【符号の説明】

１ ＨＤＬ自動修正装置 ２Ａ 修正対象のＨＤＬ記述（初期ＨＤＬ記述） ２Ｂ 修正後のＨＤＬ記述 １１ ＨＤＬ字句解析手段 １２ ＨＤＬ構文解析手段 １３ 構文的文法違反検出手段 １４ 構文的文法違反修正手段 １５ 意味論的文法違反検出手段 １６ 意味論的文法違反修正手段 １７ 修正対象事項検出手段 １８ 修正対象事項修正手段 １９ ＨＤＬ逆構文解析手段 ２０ コメント付与手段 ２１ トークンデータベース ２２〜２４ ＨＤＬデータベース ３０ 文法解析テンプレート ４０ 型変換テンプレート ５１ 言語変換規則テンプレート（制御情報テンプレー
ト） ５１ａ 予約語テンプレート ５１ｂ 名前テンプレート ５１ｃ 名前生成ルール ５１ｄ 大文字小文字ルール ５２ 使用禁止文字情報テンプレート（制御情報テンプ
レート） ５２ａ 使用禁止文字テンプレート ５２ｂ 名前生成ルール ５３ 階層情報テンプレート（制御情報テンプレート） ５３ａ〜５３ｄ 修正規則 ５４ 接続情報テンプレート（制御情報テンプレート） ５５ 非合成記述テンプレート（制御情報テンプレー
ト） ５５ａ 修正規則

───────────────────────────────────────────────────── フロントページの続き (72)発明者 野口 弘 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5B046 AA08 BA02 JA01 KA05

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ハードウェア記述言語（以下、ＨＤＬと
   いう）によって記述された回路設計情報（以下、ＨＤＬ
   記述という）を自動的に修正する装置であって、 修正対象のＨＤＬ記述の字句解析を行なうＨＤＬ字句解
   析手段と、 該ＨＤＬ字句解析手段による解析結果に基づいて該ＨＤ
   Ｌ記述の構文解析を行ない、該ＨＤＬ記述を解析木形式
   の記述に変換するＨＤＬ構文解析手段と、 該ＨＤＬ構文解析手段による解析結果に基づいて該ＨＤ
   Ｌ記述の意味論解析を行ない、該ＨＤＬ記述における代
   入文の右辺と左辺の変数の型が不一致になっている部分
   を意味論的文法違反箇所として検出する意味論的文法違
   反検出手段と、 前記代入文の右辺の変数の型を左辺の変数の型に変換す
   る型変換関数を、型変換規則として定義する型変換テン
   プレートと、 該意味論的文法違反検出手段によって該意味論的文法違
   反箇所とみなされた代入文の右辺に対して、該型変換テ
   ンプレートに定義された該型変換関数を適用することに
   より、該意味論的文法違反箇所を正しい記述に修正する
   意味論的文法違反修正手段と、 該意味論的文法違反修正手段による修正を施された該Ｈ
   ＤＬ記述の逆構文解析を行ない、該ＨＤＬ記述を前記解
   析木形式の記述から通常の記述形式に変換するＨＤＬ逆
   構文解析手段と、 該意味論的文法違反修正手段によって修正を施された箇
   所に、該修正に関するコメントを付与するコメント付与
   手段とをそなえて構成されたことを特徴とする、ＨＤＬ
   自動修正装置。
2. 【請求項２】 文法違反ではないが回路設計上考慮すべ
   き修正対象事項、および、該修正対象事項に対応する箇
   所の修正規則を定義する制御情報テンプレートと、 該ＨＤＬ構文解析手段による解析結果に基づき、該ＨＤ
   Ｌ記述において、該修正対象事項に対応する箇所を検出
   する修正対象事項検出手段と、 該修正対象事項検出手段によって検出された箇所を、該
   制御情報テンプレートに定義された該修正規則に従って
   修正する修正対象事項修正手段とをさらにそなえ、 該ＨＤＬ逆構文解析手段が、該意味論的文法違反修正手
   段および該修正対象事項修正手段による修正を施された
   該ＨＤＬ記述の逆構文解析を行なうとともに、該コメン
   ト付与手段が、該意味論的文法違反修正手段および該修
   正対象事項修正手段によって修正を施された箇所に、該
   コメントを付与することを特徴とする、請求項１記載の
   ＨＤＬ自動修正装置。
3. 【請求項３】 ハードウェア記述言語（以下、ＨＤＬと
   いう）によって記述された回路設計情報（以下、ＨＤＬ
   記述という）を自動的に修正する装置であって、 修正対象のＨＤＬ記述の字句解析を行なうＨＤＬ字句解
   析手段と、 該ＨＤＬ字句解析手段による解析結果に基づいて該ＨＤ
   Ｌ記述の構文解析を行ない、該ＨＤＬ記述を解析木形式
   の記述に変換するＨＤＬ構文解析手段と、 文法違反ではないが回路設計上考慮すべき修正対象事
   項、および、該修正対象事項に対応する箇所の修正規則
   を定義する制御情報テンプレートと、 該ＨＤＬ構文解析手段による解析結果に基づき、該ＨＤ
   Ｌ記述において、該修正対象事項に対応する箇所を検出
   する修正対象事項検出手段と、 該修正対象事項検出手段によって検出された箇所を、該
   制御情報テンプレートに定義された該修正規則に従って
   修正する修正対象事項修正手段と、 該修正対象事項修正手段による修正を施された該ＨＤＬ
   記述の逆構文解析を行ない、該ＨＤＬ記述を前記解析木
   形式の記述から通常の記述形式に変換するＨＤＬ逆構文
   解析手段と、 該修正対象事項修正手段によって修正を施された箇所
   に、該修正に関するコメントを付与するコメント付与手
   段とをそなえて構成されたことを特徴とする、ＨＤＬ自
   動修正装置。
4. 【請求項４】 ハードウェア記述言語（以下、ＨＤＬと
   いう）によって記述された回路設計情報（以下、ＨＤＬ
   記述という）を、コンピュータに自動修正させるための
   ＨＤＬ自動修正プログラムであって、 修正対象のＨＤＬ記述の字句解析を行なうＨＤＬ字句解
   析手段、 該ＨＤＬ字句解析手段による解析結果に基づいて該ＨＤ
   Ｌ記述の構文解析を行ない、該ＨＤＬ記述を解析木形式
   の記述に変換するＨＤＬ構文解析手段、 該ＨＤＬ構文解析手段による解析結果に基づいて該ＨＤ
   Ｌ記述の意味論解析を行ない、該ＨＤＬ記述における代
   入文の右辺と左辺の変数の型が不一致になっている部分
   を意味論的文法違反箇所として検出する意味論的文法違
   反検出手段、 該意味論的文法違反検出手段によって該意味論的文法違
   反箇所とみなされた代入文の右辺に対して、前記代入文
   の右辺の変数の型を左辺の変数の型に変換する型変換関
   数を適用することにより、該意味論的文法違反箇所を正
   しい記述に修正する意味論的文法違反修正手段、 該意味論的文法違反修正手段による修正を施された該Ｈ
   ＤＬ記述の逆構文解析を行ない、該ＨＤＬ記述を前記解
   析木形式の記述から通常の記述形式に変換するＨＤＬ逆
   構文解析手段、および、 該意味論的文法違反修正手段によって修正を施された箇
   所に、該修正に関するコメントを付与するコメント付与
   手段として、該コンピュータを機能させることを特徴と
   する、ＨＤＬ自動修正プログラム。
5. 【請求項５】 ハードウェア記述言語（以下、ＨＤＬと
   いう）によって記述された回路設計情報（以下、ＨＤＬ
   記述という）を、コンピュータに自動修正させるための
   ＨＤＬ自動修正プログラムを記録したコンピュータ読取
   可能な記録媒体であって、 該ＨＤＬ自動修正プログラムが、 修正対象のＨＤＬ記述の字句解析を行なうＨＤＬ字句解
   析手段、 該ＨＤＬ字句解析手段による解析結果に基づいて該ＨＤ
   Ｌ記述の構文解析を行ない、該ＨＤＬ記述を解析木形式
   の記述に変換するＨＤＬ構文解析手段、 該ＨＤＬ構文解析手段による解析結果に基づいて該ＨＤ
   Ｌ記述の意味論解析を行ない、該ＨＤＬ記述における代
   入文の右辺と左辺の変数の型が不一致になっている部分
   を意味論的文法違反箇所として検出する意味論的文法違
   反検出手段、 該意味論的文法違反検出手段によって該意味論的文法違
   反箇所とみなされた代入文の右辺に対して、前記代入文
   の右辺の変数の型を左辺の変数の型に変換する型変換関
   数を適用することにより、該意味論的文法違反箇所を正
   しい記述に修正する意味論的文法違反修正手段、 該意味論的文法違反修正手段による修正を施された該Ｈ
   ＤＬ記述の逆構文解析を行ない、該ＨＤＬ記述を前記解
   析木形式の記述から通常の記述形式に変換するＨＤＬ逆
   構文解析手段、および、 該意味論的文法違反修正手段によって修正を施された箇
   所に、該修正に関するコメントを付与するコメント付与
   手段として、該コンピュータを機能させることを特徴と
   する、ＨＤＬ自動修正プログラムを記録したコンピュー
   タ読取可能な記録媒体。