KR960024792A - 계층화 방식의 리퀘스트 처리 회로 - Google Patents
계층화 방식의 리퀘스트 처리 회로 Download PDFInfo
- Publication number
- KR960024792A KR960024792A KR1019940037209A KR19940037209A KR960024792A KR 960024792 A KR960024792 A KR 960024792A KR 1019940037209 A KR1019940037209 A KR 1019940037209A KR 19940037209 A KR19940037209 A KR 19940037209A KR 960024792 A KR960024792 A KR 960024792A
- Authority
- KR
- South Korea
- Prior art keywords
- interrupt
- request processing
- layered
- slave
- processing circuit
- Prior art date
Links
Landscapes
- Computer And Data Communications (AREA)
Abstract
본 발명은 컴퓨터 통신의 마스터 보드와 다수의 슬레이브 보드 간의 리퀘스트 처리 수단과 관련된 것으로서, 종래에는 폴링방식으로 리퀘스트 처리를 할 때는 슬레이브측의 리퀘스트에 대한 처리를 즉각적으로 할 수 없다는 문제점이 있었고, 인터럽트 방식의 경우에는 인터럽트 라인이 슬레이브의 갯수마다 구비되어져 있어야 하는 단점이 있어서 시스템 성능에 바람직한 것이 못되었다.
본 발명은 이러한 종래의 문제점을 개선할 수 있도록 시스템의 각 슬레이브 보드(31~3N) 측에서의 인터럽트 라인(IL1~ILN)과 마스터 보드(13)와의 인터럽트 포트(INT) 및 데이타버스(DB) 사이에는 슬레이브 보드(31~3N) 측에서 인터럽트 발생시에 이를 중재 처리하여 주는 계층화 리퀘스트 로직(1)을 구비시킨 구성을 특징으로 하는 계층화 방식의 리퀘스트 처리회로를 제공하는데 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 계층화 방식의 리퀘스트 처리회로가 구비된 시스템 회로의 회로 블럭도, 제4도는 제3도에서 리퀘스트 처리회로를 좀더 구체적으로 나타낸 참고도.
Claims (2)
- 마스터 보드와 슬레이브 보드 간의 리퀘스트 처리 수단에 있어서, 시스템의 각 슬레이브 보드(31~3N) 측에서의 인터럽트 라인(IL1~ILN)과 마스터 보드(13)와의 인터럽트 포트(INT) 및 데이타버스(DB) 사이에는 슬레이브 보드(31~3N) 측에서 인터럽트 발생시에 이를 중재 처리하여 주는 계층화 리퀘스트 로직(1)을 구비시킨 구성을 특징으로 하는 계층화 방식의 리퀘스트 처리회로.
- 제1항에 있어서, 상기 계층화 리퀘스트 로직(1)은 마스터보드(13)의 데이타버스(DB)와 논리곱 게이트(12) 사이에 데이타를 일시 저장하는 데이타 버퍼부(11;11a,11b)와, 이 데이타 버퍼부(11)의 출력과 각 슬레이브 보드(31~3N) 측의 인터럽트 라인(IL1~ILN)이 연결되어져 있는 게이트(12)와의 관련 구성으로 이뤄져 있는 것을 특징으로 하는 계층화 방식의 리퀘스트 처리 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037209A KR960024792A (ko) | 1994-12-27 | 1994-12-27 | 계층화 방식의 리퀘스트 처리 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037209A KR960024792A (ko) | 1994-12-27 | 1994-12-27 | 계층화 방식의 리퀘스트 처리 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960024792A true KR960024792A (ko) | 1996-07-20 |
Family
ID=66769228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940037209A KR960024792A (ko) | 1994-12-27 | 1994-12-27 | 계층화 방식의 리퀘스트 처리 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960024792A (ko) |
-
1994
- 1994-12-27 KR KR1019940037209A patent/KR960024792A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081863A (en) | Method and system for supporting multiple peripheral component interconnect PCI buses by a single PCI host bridge within a computer system | |
| KR950035193A (ko) | 컴퓨터 네트워크 및 음성 정보와 데이타 정보를 통신하는 방법 | |
| EP0382469A3 (en) | Arbitration of bus access in digital computers | |
| CA2037491A1 (en) | System bus control system in a multi-processor system | |
| CA2064162A1 (en) | Personal computer with local bus arbitration | |
| US5121485A (en) | Multi-system bus connected via interface side buffering interstage buffers, and cpu side buffers to cpu i/o bus and slave system | |
| KR960024792A (ko) | 계층화 방식의 리퀘스트 처리 회로 | |
| US20030009532A1 (en) | Multiprocessor system having a shared main memory | |
| KR0158940B1 (ko) | 백플레인보드를 이용한 다중 이더넷 버스 중재 처리 시스템 | |
| US20010032249A1 (en) | Computer system for an internal computer network | |
| KR100307620B1 (ko) | 백플레인버스를시분할방식으로사용하기위한버스용모듈 | |
| KR100231721B1 (ko) | 피억세스장치 공유용 버스애비터(Bus Abitor) | |
| JPS6410377A (en) | Inter-module communication system | |
| RU1835551C (ru) | Устройство дл обработки данных | |
| JP3323656B2 (ja) | 情報処理装置 | |
| JP3200821B2 (ja) | 半導体集積回路システム | |
| KR960027716A (ko) | 전전자교환기에서 직렬버스 이중화 통신 로직 | |
| JPS6379161A (ja) | 半導体記憶装置 | |
| KR20020063365A (ko) | 다중 프로세서의 공유메모리 실시간 공유 사용방법 | |
| JPH08320843A (ja) | コンピュータ装置 | |
| KR910010321A (ko) | CCITT No.7 공통선 신호 방식의 신호 접속 제어부 기능 구현 방법 | |
| JPH04155481A (ja) | マイクロプロセッサ | |
| JPH02128545A (ja) | 端末システム | |
| KR950009426A (ko) | 타이콤(ticom)시스템의 입출력 처리기 내에서의 데이타 경로 제어장치 | |
| JPH05108748A (ja) | 論理回路シミユレーシヨン方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |